JP2011017643A - 試験装置およびその診断方法 - Google Patents
試験装置およびその診断方法 Download PDFInfo
- Publication number
- JP2011017643A JP2011017643A JP2009163051A JP2009163051A JP2011017643A JP 2011017643 A JP2011017643 A JP 2011017643A JP 2009163051 A JP2009163051 A JP 2009163051A JP 2009163051 A JP2009163051 A JP 2009163051A JP 2011017643 A JP2011017643 A JP 2011017643A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pin
- diagnostic
- expected value
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】複数のモジュールmod_pinはそれぞれ、その診断結果を示す診断データRDATA_pinをそれと対応する期待値データEXPと比較する期待値比較部20を含み、期待値比較部20による比較結果を示す比較判定データCDATA_pinを出力する。第1論理ゲート10は、複数のモジュールmod_pinそれぞれの比較判定データCDATA_pin_1〜CDATA_pin_nの論理和を生成する。論理和CDATA_mod_topにもとづいて、試験装置100全体が診断される。
【選択図】図2
Description
i番目(1≦i≦n)のピンモジュールmod_pin−iの下層には、サブモジュールmod_i−A〜mod_i−Dが設けられ、サブモジュールmod_i−A〜mod_i−Dも同様に構成される。
この試験装置200において、すべてのサブモジュールを診断する場合、以下の処理がなされる。
1. 診断対象としてひとつのサブモジュールを選択する。
たとえば1番ピンモジュールmod_pin−1のサブモジュールmod_1−AのイネーブルデータENをアサート(1)し、その他のサブモジュールのイネーブルデータENをネゲート(0)する。
あるいは比較判定データが、期待値データと診断データが一致したときに1、不一致のときに0をとるよう設計され、第1論理ゲートがANDゲートの場合にも、少なくともひとつのモジュールにおいて、不一致(エラー)が発生していると、複数の比較判定データの論理和にも”0”が発生し、全体としてフェイルと診断することができる。
この態様によれば、モジュールごとの制御データを制御することにより、任意のモジュールを同時に診断したり、あるいは個別に診断したりを切り替えることができる。
この態様によれば、フェイル判定されたモジュールを特定することができる。
試験装置100は、複数n個のピンモジュールmod_pin−1〜mod_pin−nと、第1論理ゲート10を備える。
比較判定データRDATA_pin_iの上位第jビット目は、診断データRDATA_pin_iの上位第jビット目が期待値データEXP_i’の上位第jビット目と一致するとき”0”、不一致のとき”1”となる。
テストシステムの起動(S100)、試験装置100のイニシャライズ(S102)を経て、診断が開始し(S104)、テストパターンの生成がスタートする(S106)。
複数のピンモジュールpin_modはそれぞれ、複数のサブモジュールsmod_1−A〜smod_1−D、smod_2、smod_3に分割されている。サブモジュールsmodは、ピンモジュールが有する複数の機能ごとに割り当てられる。たとえばあるサブモジュールは、タイミングコンパレータであり、別のサブモジュールはドライバである。図2において、サブモジュールsmod_3は、上述した同時診断読み出し機能(同時読み出し制御部50)に対応している。
各サブモジュールsmodは、第4論理ゲート30およびデコーダ32を含む。デコーダ32は、そのサブモジュールsmodを診断の対象とするか否かを設定するイネーブルデータREAD_ENを生成する。診断対象のときイネーブルデータは”1”であり、対象でないとき”0”である。第4論理ゲート30は、そのサブモジュールsmodの診断データread_dataとイネーブルデータREAD_ENの論理積(診断データORDATA_smod)を生成する。
すなわち、第1論理ゲート10をANDゲートとするとともに、比較判定データCDATA_pinが、期待値データEXPと診断データRDATA_pinが一致したときに1、不一致のときに0となるように設計してもよい。
Claims (5)
- それぞれが、その診断結果を示す診断データをそれと対応する期待値データを比較する期待値比較部を含み、期待値比較部による比較結果を示す比較判定データを出力する複数のモジュールと、
前記複数のモジュールそれぞれの比較判定データの論理和を生成する第1論理ゲートと、
を備えることを特徴とする試験装置。 - 各モジュールの前記期待値比較部は、そのモジュールを診断対象とするか否かを設定する制御データと前記期待値データとの論理積を生成する第2論理ゲートを含み、前記第2論理ゲートの出力データを、前記診断データと比較することを特徴とする請求項1に記載の試験装置。
- 前記複数のモジュールはそれぞれ、
それぞれが、その診断結果を示す診断データを出力する複数のサブモジュールと、
前記複数のサブモジュールの診断データの論理和を生成する第3論理ゲートと、
を含み、各サブモジュールは、診断対象のときに前記診断データを出力し、非診断対象のときにゼロデータを出力し、かつ前記期待値比較部は、前記第3論理ゲートの出力信号を期待値データと比較することを特徴とする請求項1または2に記載の試験装置。 - 複数のモジュールを備える試験装置の診断方法であって、
共通の期待値データが予定される少なくとも2個のモジュールにおいて診断を実行するステップと、
前記少なくとも2個のモジュールの診断結果を示す診断データをそれぞれ、前記共通の期待値データと比較するステップと、
各モジュールの比較結果を示す比較判定データの論理和を生成するステップと、
前記論理和にもとづいて前記試験装置のパスフェイルを判定するステップと、
を備えることを特徴とする診断方法。 - 前記試験装置がフェイル判定されたとき、前記少なくとも2個のモジュールを順に個別に診断し、各モジュールについてパスフェイルを判定するステップをさらに備えることを特徴とする請求項4に記載の診断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009163051A JP5279641B2 (ja) | 2009-07-09 | 2009-07-09 | 試験装置およびその診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009163051A JP5279641B2 (ja) | 2009-07-09 | 2009-07-09 | 試験装置およびその診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011017643A true JP2011017643A (ja) | 2011-01-27 |
JP5279641B2 JP5279641B2 (ja) | 2013-09-04 |
Family
ID=43595540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009163051A Expired - Fee Related JP5279641B2 (ja) | 2009-07-09 | 2009-07-09 | 試験装置およびその診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5279641B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107255785A (zh) * | 2017-04-28 | 2017-10-17 | 南京邮电大学 | 基于改进mRMR的模拟电路故障诊断方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0337582A (ja) * | 1989-07-03 | 1991-02-18 | Mitsubishi Electric Corp | Icテスタ |
JPH0682533A (ja) * | 1992-09-03 | 1994-03-22 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
-
2009
- 2009-07-09 JP JP2009163051A patent/JP5279641B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0337582A (ja) * | 1989-07-03 | 1991-02-18 | Mitsubishi Electric Corp | Icテスタ |
JPH0682533A (ja) * | 1992-09-03 | 1994-03-22 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107255785A (zh) * | 2017-04-28 | 2017-10-17 | 南京邮电大学 | 基于改进mRMR的模拟电路故障诊断方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5279641B2 (ja) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3878062B2 (ja) | メモリテスト情報を記憶する方法および装置 | |
US7490276B1 (en) | Testing self-repairing memory of a device | |
JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
JP2010123159A (ja) | 半導体集積回路 | |
JP4353329B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
JP5611916B2 (ja) | 半導体集積回路 | |
US20130051158A1 (en) | Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit | |
JP3842971B2 (ja) | テスト装置およびデジタル半導体回路装置の検査方法 | |
US7013414B2 (en) | Test method and test system for semiconductor device | |
JP5279641B2 (ja) | 試験装置およびその診断方法 | |
JP2013131273A (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
JP2008082976A (ja) | Fbm生成装置、fbm生成方法 | |
US8320207B2 (en) | Integrated solution for identifying malfunctioning components within memory devices | |
JP2010282689A (ja) | 半導体メモリ装置およびメモリテスト方法 | |
JP5210262B2 (ja) | メモリテスト回路 | |
CN110827878B (zh) | 存储器装置 | |
US7716549B2 (en) | Semiconductor apparatus and testing method | |
JPWO2002037504A1 (ja) | メモリの不良救済解析処理方法及びメモリ試験装置 | |
US20240160547A1 (en) | Systems and methods for reducing error log required space in semiconductor testing | |
JP3538334B2 (ja) | メモリテスト方法、メモリテスト回路及び半導体集積回路 | |
KR102408165B1 (ko) | 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터 | |
JP2003297100A (ja) | 半導体装置 | |
JP2012099603A (ja) | ウェハテスト装置、ウェハテスト方法およびプログラム | |
JP6749965B2 (ja) | メモリデバイス | |
TW201928981A (zh) | 記憶體整體測試之系統及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |