JP5032395B2 - テスト条件の生成方法およびテスト条件生成装置 - Google Patents
テスト条件の生成方法およびテスト条件生成装置 Download PDFInfo
- Publication number
- JP5032395B2 JP5032395B2 JP2008129494A JP2008129494A JP5032395B2 JP 5032395 B2 JP5032395 B2 JP 5032395B2 JP 2008129494 A JP2008129494 A JP 2008129494A JP 2008129494 A JP2008129494 A JP 2008129494A JP 5032395 B2 JP5032395 B2 JP 5032395B2
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- test
- timing
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 297
- 238000000034 method Methods 0.000 title claims description 20
- 238000004088 simulation Methods 0.000 claims description 91
- 230000007704 transition Effects 0.000 claims description 53
- 238000001514 detection method Methods 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000013500 data storage Methods 0.000 description 24
- 238000012937 correction Methods 0.000 description 12
- 230000000873 masking effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000013100 final test Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
"Low Cost Delay Testing of Nanometer SoCs Using On―Chip Clocking and Test Compression"[Asian Test Symposium,December 2005、p.156―161]
第1のエンド側フリップフロップに供給される出力データの論理値の遷移が期待される、第1のスタート側フリップフロップに供給する入力データの論理値の遷移を含むテストパターンを生成し、
上記複数のスタート側フリップフロップのいずれかをスタートポイントとし、上記第1のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と上記論理回路の実動作のタイミングとの差として、もしくは、上記第1のスタート側フリップフロップをスタートポイントとして共有し、上記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と上記実動作のタイミングとの差として、最小スラックマージンを把握し、
上記論理回路の実動作のタイミングに比較して速いテストタイミングを設定し、
上記第1のスタート側フリップフロップに供給される入力データの論理値の遷移による上記第1のエンド側フリップフロップに供給される出力データの論理値の遷移、および、その遷移の後の出力データの上記第1のエンド側フリップフロップへの取り込みのシミュレーションを、上記第1のスタート側フリップフロップと第1のエンド側フリップフロップとの間の信号経路の遅延時間に上記最小スラックマージンを加えて行い、
上記シミュレーションによって、上記テストタイミングで、上記期待される論理値の遷移の後の出力データを上記第1のエンド側フリップフロップに取り込むことができないと判断された場合に、上記第1のエンド側フリップフロップに保持されたデータを、上記テストパターンとテストタイミングを用いたテストにおける判定の対象から除外するマスクデータを生成し、上記テスト条件データベースに格納することを特徴とする。
上記最小スラックマージンの把握において、さらに、上記複数のスタート側フリップフロップのいずれかをスタートポイントとし、上記第2のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と上記実動作のタイミングとの差として、もしくは、上記第2のスタート側フリップフロップをスタートポイントとして共有し、上記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と上記実動作のタイミングとの差として、第2の最小スラックマージンを把握し、
上記シミュレーションにおいて、さらに、上記第2のスタート側フリップフロップに供給される第2の入力データの論理値の遷移による上記第2のエンド側フリップフロップに供給される第2の出力データの論理値の遷移、および、その遷移の後の第2の出力データの上記第2のエンド側フリップフロップへの取り込みのシミュレーションを、上記第2のスタート側フリップフロップと第2のエンド側フリップフロップとの間の信号経路の遅延時間に上記第2の最小スラックマージンを加えて行うことが好ましい。
上記テストタイミングを緩和し、その緩和したテストタイミングを用いて、上記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの格納を行うことも好ましい。
第1のエンド側フリップフロップに供給される出力データの論理値の遷移が期待される、第1のスタート側フリップフリップに供給する入力データの論理値の遷移を含むテストパターンを生成するテストパターン生成部と、
上記複数のスタート側フリップフロップのいずれかをスタートポイントとし、上記第1のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と上記論理回路の実動作のタイミングとの差として、もしくは、上記第1のスタート側フリップフロップをスタートポイントとして共有し、上記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と上記実動作のタイミングとの差として、最小スラックマージンを把握する最小スラックマージン把握部と、
上記論理回路の実動作のタイミングに比較して速いテストタイミングを設定するテストタイミング設定部と、
上記第1のスタート側フリップフロップに供給される入力データの論理値の遷移による上記第1のエンド側フリップフロップに供給される出力データの論理値の遷移、および、その遷移の後の出力データの上記第1のエンド側フリップフロップへの取り込みのシミュレーションを、上記第1のスタート側フリップフロップと第1のエンド側フリップフロップとの間の信号経路の遅延時間に上記最小スラックマージンを加えて行うシミュレーション部と、
上記シミュレーションによって、上記テストタイミングで上記期待される論理値の遷移の後の出力データを上記第1のエンド側フリップフロップに取り込むことができないと判断された場合に、上記第1のエンド側フリップフロップに保持されたデータを、上記テストパターンとテストタイミングとを用いたテストにおける判定の対象から除外するマスクデータを生成し、上記テスト条件データベースに記憶するマスクデータ生成部とを有することを特徴とする。
上記最小スラックマージン把握部が、さらに、上記複数のスタート側フリップフロップのいずれかをスタートポイントとし、上記第2のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と上記実動作のタイミングとの差として、もしくは、上記第2のスタート側フリップフロップをスタートポイントとして共有し、上記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と上記実動作のタイミングとの差として、第2の最小スラックマージンを把握し、
上記シミュレーション部が、さらに、上記第2のスタート側フリップフロップに供給される第2の入力データの論理値の遷移による上記第2のエンド側フリップフロップに供給される第2の出力データの論理値の遷移、および、その遷移の後の第2の出力データの上記第2のエンド側フリップフロップへの取り込みのシミュレーションを、上記第2のスタート側フリップフロップと第2のエンド側フリップフロップとの間の信号経路の遅延時間に上記第2の最小スラックマージンを加えて行うことが好ましい。
上記故障検出率把握部が把握した検出率が目標値を下回るときに、上記テストタイミング設定部が上記テストタイミングを緩和し、上記シミュレーション部とマスクデータ生成部が、上記緩和したテストタイミングを用いて、上記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの記憶を行うことも好ましい。
上記テストパターン生成部が、テストパターンを再生成し、
上記シミュレーション部とマスクデータ生成部が、上記再生成したテストパターンおよび緩和したテストタイミングを用いて、上記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの記憶を行うことも好ましい。
11 最小スラックマージン把握部
12 ネットリスト記憶部
13 遅延情報ファイル
14 最小スラックマージン記憶部
15 SDF補正部
16 遅延情報ファイル
17 データ生成部
18 パターンデータ記憶部
19 故障データ記憶部
20 テストパターン生成部
21 テストパターン(一時的)
22 テストタイミングデータ記憶部
23 テストタイミング補正部
24 論理シミュレーション部
25 フェイルFFリスト(マスクFFリスト)
26 マスキング部
27 マスクデータ記憶部
28 データ保存部
29 テスト条件データベース部
30 故障検出率チェック部
31 最終テストパターン生成部
Claims (11)
- 複数のスタート側フリップフロップと複数のエンド側フリップフロップとの間に、組合せ論理回路を介した複数の信号経路が形成された論理回路を含む半導体集積回路の、遅延性故障検出のためのテスト条件を生成し、テスト条件データベースに格納する方法において、
第1のエンド側フリップフロップに供給される出力データの論理値の遷移が期待される、第1のスタート側フリップフロップに供給する入力データの論理値の遷移を含むテストパターンを生成し、
前記複数のスタート側フリップフロップのいずれかをスタートポイントとし、前記第1のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と前記論理回路の実動作のタイミングとの差として、もしくは、前記第1のスタート側フリップフロップをスタートポイントとして共有し、前記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と前記実動作のタイミングとの差として、最小スラックマージンを把握し、
前記論理回路の実動作のタイミングに比較して速いテストタイミングを設定し、
前記第1のスタート側フリップフロップに供給される入力データの論理値の遷移による前記第1のエンド側フリップフロップに供給される出力データの論理値の遷移、および、該遷移の後の出力データの前記第1のエンド側フリップフロップへの取り込みのシミュレーションを、前記第1のスタート側フリップフロップと第1のエンド側フリップフロップとの間の信号経路の遅延時間に前記最小スラックマージンを加えて行い、
前記シミュレーションによって、前記テストタイミングで、前記期待される論理値の遷移の後の出力データを前記第1のエンド側フリップフロップに取り込むことができないと判断された場合に、前記第1のエンド側フリップフロップに保持されたデータを、前記テストパターンとテストタイミングを用いたテストにおける判定の対象から除外するマスクデータを生成し、前記テスト条件データベースに格納することを特徴とするテスト条件の生成方法。 - 前記生成したテストパターンが、さらに、前記第1のエンド側フリップフロップとは異なる、第2のエンド側フリップフロップに供給される第2の出力データの論理値の遷移が期待される、前記第1のスタート側フリップフロップとは異なる、第2のスタート側フリップフロップに供給する第2の入力データの論理値の遷移を含み、
前記最小スラックマージンの把握において、さらに、前記複数のスタート側フリップフロップのいずれかをスタートポイントとし、前記第2のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と前記実動作のタイミングとの差として、もしくは、前記第2のスタート側フリップフロップをスタートポイントとして共有し、前記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と前記実動作のタイミングとの差として、第2の最小スラックマージンを把握し、
前記シミュレーションにおいて、さらに、前記第2のスタート側フリップフロップに供給される第2の入力データの論理値の遷移による前記第2のエンド側フリップフロップに供給される第2の出力データの論理値の遷移、および、該遷移の後の第2の出力データの前記第2のエンド側フリップフロップへの取り込みのシミュレーションを、前記第2のスタート側フリップフロップと第2のエンド側フリップフロップとの間の信号経路の遅延時間に前記第2の最小スラックマージンを加えて行うことを特徴とする請求項1記載のテスト条件の生成方法。 - 前記最小スラックマージンを、前記第1のスタート側フリップフロップと第1のエンド側フリップフロップとの間の信号経路の、該最小スラックマージンの把握において考慮した、エンドポイントを共有する複数の信号経路、もしくは、スタートポイントを共有する複数の信号経路の、全てに共有される部分の遅延時間に加えて、前記シミュレーションを行うことを特徴とする請求項1または2記載のテスト条件の生成方法。
- 前記マスクデータを格納したときに、前記テスト条件データベースに格納されたマスクデータに基づいて、前記論理回路内に存在する遅延性故障のうちの、前記テストパターンを用いて検出が行えるものの割合である検出率を把握し、該把握した検出率が目標値を下回るときに、
前記テストタイミングを緩和し、該緩和したテストタイミングを用いて、前記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの格納を行うことを特徴とする請求項1ないし3のいずれかに記載のテスト条件の生成方法。 - 前記緩和したテストタイミングを用いて行うシミュレーションを、前記生成したテストパターンを用いて行うことを特徴とする請求項4記載のテスト条件の生成方法。
- 前記把握した検出率が目標値を下回るときに、テストパターンを再生成し、該再生成したテストパターンおよび緩和したテストタイミングを用いて、前記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの格納を行うことを特徴とする請求項4記載のテスト条件の生成方法。
- 複数のスタート側フリップフロップと複数のエンド側フリップフロップとの間に、組合せ論理回路を介した複数の信号経路が形成された論理回路を含む半導体集積回路の、遅延性故障検出のためのテスト条件を生成し、テスト条件データベースに格納する装置において、
第1のエンド側フリップフロップに供給される出力データの論理値の遷移が期待される、第1のスタート側フリップフリップに供給する入力データの論理値の遷移を含むテストパターンを生成するテストパターン生成部と、
前記複数のスタート側フリップフロップのいずれかをスタートポイントとし、前記第1のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と前記論理回路の実動作のタイミングとの差として、もしくは、前記第1のスタート側フリップフロップをスタートポイントとして共有し、前記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と前記実動作のタイミングとの差として、最小スラックマージンを把握する最小スラックマージン把握部と、
前記論理回路の実動作のタイミングに比較して速いテストタイミングを設定するテストタイミング設定部と、
前記第1のスタート側フリップフロップに供給される入力データの論理値の遷移による前記第1のエンド側フリップフロップに供給される出力データの論理値の遷移、および、該遷移の後の出力データの前記第1のエンド側フリップフロップへの取り込みのシミュレーションを、前記第1のスタート側フリップフロップと第1のエンド側フリップフロップとの間の信号経路の遅延時間に前記最小スラックマージンを加えて行うシミュレーション部と、
前記シミュレーションによって、前記テストタイミングで、前記期待される論理値の遷移の後の出力データを前記第1のエンド側フリップフロップに取り込むことができないと判断された場合に、前記第1のエンド側フリップフロップに保持されたデータを、前記テストパターンとテストタイミングとを用いたテストにおける判定の対象から除外するマスクデータを生成し、前記テスト条件データベースに格納するマスクデータ生成部とを有することを特徴とするテスト条件生成装置。 - 前記テストパターン生成部が、さらに、前記第1のエンド側フリップフロップとは異なる、第2のエンド側フリップフロップに供給される第2の出力データの論理値の遷移が期待される、前記第1のスタート側フリップフロップとは異なる、第2のスタート側フリップフロップに供給する第2の入力データの論理値の遷移を含むテストパターンを生成し、
前記最小スラックマージン把握部が、さらに、前記複数のスタート側フリップフロップのいずれかをスタートポイントとし、前記第2のエンド側フリップフロップをエンドポイントとして共有する複数の信号経路の遅延時間のうちの最長の遅延時間と前記実動作のタイミングとの差として、もしくは、前記第2のスタート側フリップフロップをスタートポイントとして共有し、前記複数のエンド側フリップフロップのいずれかをエンドポイントとする複数の信号経路の遅延時間のうちの最長の遅延時間と前記実動作のタイミングとの差として、第2の最小スラックマージンを把握し、
前記シミュレーション部が、さらに、前記第2のスタート側フリップフロップに供給される第2の入力データの論理値の遷移による前記第2のエンド側フリップフロップに供給される第2の出力データの論理値の遷移、および、該遷移の後の第2の出力データの前記第2のエンド側フリップフロップへの取り込みのシミュレーションを、前記第2のスタート側フリップフロップと第2のエンド側フリップフロップとの間の信号経路の遅延時間に前記第2の最小スラックマージンを加えて行うことを特徴とする請求項7記載のテスト条件生成装置。 - 前記シミュレーション部が、前記最小スラックマージンを、前記第1のスタート側フリップフロップと第1のエンド側フリップフロップとの間の信号経路の、該最小スラックマージンの把握において考慮した、エンドポイントを共有する複数の信号経路、もしくは、スタートポイントを共有する複数の信号経路の、全てに共有される部分の遅延時間に加えて、前記シミュレーションを行うことを特徴とする請求項7または8記載のテスト条件生成装置。
- 前記マスクデータの格納が行われたときに、前記テスト条件データベースに格納されたマスクデータに基づいて、前記論理回路内に存在する遅延性故障のうちの、前記テストパクーンを用いて検出が行えるものの割合である検出率を把握する故障検出率把握部をさらに有し、
前記故障検出率把握部が把握した検出率が目標値を下回るときに、前記テストタイミング設定部が前記テストタイミングを緩和し、前記シミュレーション部とマスクデータ生成部が、前記緩和したテストタイミングを用いて、前記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの格納を行うことを特徴とする請求項7ないし9のいずれかに記載のテスト条件生成装置。 - 前記把握した検出率が目標値を下回るときに、
前記テストパターン生成部がテストパターンを再生成し、
前記シミュレーション部とマスクデータ生成部が、前記再生成したテストパターンおよび緩和したテストタイミングを用いて、前記シミュレーションと、マスクデータの生成およびテスト条件データベースヘの格納を行うことを特徴とする請求項10記載のテスト条件生成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008129494A JP5032395B2 (ja) | 2008-05-16 | 2008-05-16 | テスト条件の生成方法およびテスト条件生成装置 |
US12/453,612 US8006156B2 (en) | 2008-05-16 | 2009-05-15 | Method of generating test condition for detecting delay faults in semiconductor integrated circuit and apparatus for generating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008129494A JP5032395B2 (ja) | 2008-05-16 | 2008-05-16 | テスト条件の生成方法およびテスト条件生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009276278A JP2009276278A (ja) | 2009-11-26 |
JP5032395B2 true JP5032395B2 (ja) | 2012-09-26 |
Family
ID=41317303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008129494A Expired - Fee Related JP5032395B2 (ja) | 2008-05-16 | 2008-05-16 | テスト条件の生成方法およびテスト条件生成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8006156B2 (ja) |
JP (1) | JP5032395B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
JP5476954B2 (ja) | 2009-12-04 | 2014-04-23 | 富士通株式会社 | 移動端末、基地局、通信システムおよび通信方法 |
US8776006B1 (en) | 2013-02-27 | 2014-07-08 | International Business Machines Corporation | Delay defect testing of power drop effects in integrated circuits |
US9768762B2 (en) | 2014-09-25 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method of testing |
FR3047565B1 (fr) * | 2016-02-05 | 2018-03-09 | Stmicroelectronics (Crolles 2) Sas | Procede et dispositif de test d'une chaine de bascules |
TWI727478B (zh) * | 2019-10-31 | 2021-05-11 | 瑞昱半導體股份有限公司 | 測試圖樣產生方法以及失效模型產生方法 |
CN112765928A (zh) * | 2019-11-06 | 2021-05-07 | 瑞昱半导体股份有限公司 | 测试图样产生方法以及失效模型产生方法 |
JP2022187741A (ja) * | 2021-06-08 | 2022-12-20 | 富士通株式会社 | 解析プログラム、解析方法及び解析装置 |
CN116187237B (zh) * | 2023-04-27 | 2023-08-08 | 芯耀辉科技有限公司 | 用于芯片设计的检查方法、设备及介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11142482A (ja) * | 1997-11-13 | 1999-05-28 | Fujitsu Ltd | タイミング故障診断方法及び装置 |
US6708139B2 (en) * | 2002-04-30 | 2004-03-16 | Agilent Technologies, Inc. | Method and apparatus for measuring the quality of delay test patterns |
JP3833984B2 (ja) * | 2002-10-28 | 2006-10-18 | 株式会社東芝 | テストベクタの生成装置、テストベクタの生成方法、半導体集積回路の故障解析装置、およびテストベクタを生成するためのプログラム |
JP2005326203A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路の実速度検査方法 |
US7546500B2 (en) * | 2006-03-02 | 2009-06-09 | Synopsys, Inc. | Slack-based transition-fault testing |
US8051352B2 (en) * | 2006-04-27 | 2011-11-01 | Mentor Graphics Corporation | Timing-aware test generation and fault simulation |
-
2008
- 2008-05-16 JP JP2008129494A patent/JP5032395B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-15 US US12/453,612 patent/US8006156B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090287974A1 (en) | 2009-11-19 |
US8006156B2 (en) | 2011-08-23 |
JP2009276278A (ja) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032395B2 (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
US7596731B1 (en) | Test time reduction algorithm | |
JP4031954B2 (ja) | 集積回路の診断装置および診断方法 | |
JP2003294813A (ja) | 組込み自己テスト回路及び設計検証方法 | |
JP4482622B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
US7107502B2 (en) | Diagnostic method for detection of multiple defects in a Level Sensitive Scan Design (LSSD) | |
US11815555B2 (en) | Universal compactor architecture for testing circuits | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
US20100262876A1 (en) | Test circuit and method for testing of infant mortality related defects | |
US20080098267A1 (en) | Semiconductor IC and testing method thereof | |
US7058909B2 (en) | Method of generating an efficient stuck-at fault and transition delay fault truncated scan test pattern for an integrated circuit design | |
JP2008082976A (ja) | Fbm生成装置、fbm生成方法 | |
KR101619741B1 (ko) | 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치 | |
US11092645B2 (en) | Chain testing and diagnosis using two-dimensional scan architecture | |
JP5727358B2 (ja) | 半導体装置 | |
JP2006349548A (ja) | 組み込み自己検査回路 | |
JP5158087B2 (ja) | 半導体集積回路装置および半導体集積回路装置の試験方法 | |
JP2006286030A (ja) | 半導体装置 | |
US8055467B2 (en) | Method of generating a restricted inline resistive fault pattern and a test pattern generator | |
JP5151216B2 (ja) | 論理機能回路と自己診断回路とからなる統合回路の設計方法 | |
US8539327B2 (en) | Semiconductor integrated circuit for testing logic circuit | |
Sargsyan et al. | Unified Test Generation and Application Flow for Automotive SoCs | |
JP2005156479A (ja) | 半導体集積回路装置およびそのテスト方法 | |
JP2005303189A (ja) | 半導体集積回路およびその救済方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |