KR101619741B1 - 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치 - Google Patents

Abstract

본 발명은 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치로서, 반도체 소자의 기능을 수행하는 다수의 기능블록들 사이에 삽입되어, 상기 기능블록들에 오류 신호를 입력하는 다수의 오류 생성기와, 반도체 소자의 외부 입출력 핀을 통해 상기 오류 생성기를 제어하고, 상기 기능블록들의 출력 신호를 모니터링하여, 반도체 소자의 자체 진단 기능을 확인하는 외부 오류제어기를 포함하여 이루어지고, 상기 오류 생성기는 상기 외부 오류제어기로부터 제1 오류제어신호를 받아 상기 오류 생성기의 동작 여부를 결정하는 제어부와, 상기 외부 오류제어기로부터 제2 오류제어신호를 받아 오류 생성기가 생성할 오류패턴에 대한 정보인 오류코드 신호를 상기 제어부로 전송하는 오류코드 수신부와, 다수의 오류패턴을 저장하고 있으며, 상기 제어부로부터 오류코드 신호를 입력받아 오류코드에 해당하는 오류패턴을 출력하는 오류패턴 저장부와, 상기 제어부로부터의 선택신호에 따라, 상기 기능블록으로부터의 기능신호와 상기 오류패턴 저장부로부터의 오류패턴 신호 중 하나를 출력하는 출력 선택부 포함하고, 상기 외부 오류제어기로부터의 제2 오류제어신호는 오류코드 신호, 클록신호 및 유효신호를 포함하여, 반도체 소자에 내장된 오류 검출 기능을 정확하게 검증할 수 있다.

Description

자체 진단 기능이 내장된 반도체 소자를 시험하는 장치{Apparatus for testing semiconductor chip having built-in test function}

본 발명은 반도체 소자의 시험 장치에 관한 것으로서, 특히 반도체 소자에 내장된 자체 진단 기능을 시험할 수 있는 반도체 소자의 시험 장치에 관한 것이다.

반도체 소자와 같은 회로의 집적도 및 복잡도가 급격히 증가함에 따라, 완성된 제품의 시험 또는 진단을 위한 방법도 더욱 복잡해지고 있다. 생산된 제품의 정상 동작 여부를 판별하기 위한 여러 가지 시험 방법들이 제공되고 있으며, 시험 기능을 내부에 포함시킨 내장형 자체 진단(BIST) 방식도 많이 사용되고 있다.

일반적으로, 반도체 칩의 외부 핀에서의 오동작 시험은 직접적인 연결 오류를 발생시켜 진행하고 있으며, 칩 내부의 고장 검출 기능의 동작을 검사하기 위해서는 CPU나 메모리를 사용한 방식으로 실행되고 있다.

예를 들어, CPU 디버깅 기능(JTAG: Joint Test Action Group)을 이용하여 칩 내부에 연산 오류가 발생한다고 가정하여 메모리의 값을 손상시키거나, CPU의 레지스터(register)값을 손상시켜(임의의 값을 씀) 소프트웨어의 복귀나 고장 대응 모드로의 천이를 확인하는 방법을 사용하고 있다. 또한, 각 중요 블록에 오류를 발생시키는 기능을 만들고 CPU가 프로그램으로 임의의 시간에 오류 발생 시나리오를 동작시켜, 이에 따른 칩의 오동작과 준비된 대응 동작을 확인하는 방법을 사용하고 있다.

한국등록특허 제10-0267096호에 의하면, 집적회로 칩 디버깅 목적을 위한 JTAG 환경에 사용하기 위한 선택된 단일 스캔 체인 또는 동시에 병렬인 모든 스캔 체인 중 어느 하나를 스캔할 수 있는 방법에 대해 제시하고 있다.

그러나 상기한 같이 CPU 디버깅 기능 등을 이용한 시뮬레이션만으로는 반도체 소자에 내장된 자체 진단 기능이 정상적으로 동작하는지를 정확히 확인할 수 없다. 즉, 상기와 같이 시뮬레이션을 통한 간접적인 시험으로는 반도체 소자의 오류 검출 기능의 완벽한 검증이 곤란하다.

안전과 관련이 없는 장치나 시스템의 경우에는 상기한 시뮬레이션을 통한 시험 방법만으로도 충분하다고 할 수 있으나, 차량이나 철도, 항공기 등에 사용되는 반도체 소자에 고장이 발생하여 비정상적인 신호를 출력하는 경우에는 돌이킬 수 없는 피해를 줄 수 있다.

따라서 반도체 소자에 내장된 고장 검출 기능이 정상적으로 동작하는지에 대한 보다 확실한 시험을 할 수 있는 시험 장치의 개발이 절실히 요구되고 있다.

한국등록특허 제10-0267096호 공보

본 발명은 반도체 소자에 내장된 오류 검출 기능을 정확하게 검증할 수 있는 시험 장치를 제공하는 것을 목적으로 한다.

삭제

삭제

삭제

본 발명은 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치로서, 상기 반도체 소자의 기능을 수행하는 다수의 기능블록들 사이에 삽입되어, 상기 기능블록들에 오류 신호를 입력하는 다수의 오류 생성기와, 상기 반도체 소자의 외부 입출력 핀을 통해 상기 오류 생성기를 제어하고, 상기 기능블록들의 출력 신호를 모니터링하여, 상기 반도체 소자의 자체 진단 기능을 확인하는 외부 오류제어기를 포함하고, 상기 오류 생성기는 상기 외부 오류제어기로부터 제1 오류제어신호를 받아 상기 오류 생성기의 동작 여부를 결정하는 제어부와, 상기 외부 오류제어기로부터 제2 오류제어신호를 받아 오류 생성기가 생성할 오류패턴에 대한 정보인 오류코드 신호를 상기 제어부로 전송하는 오류코드 수신부와, 다수의 오류패턴을 저장하고 있으며, 상기 제어부로부터 오류코드 신호를 입력받아 오류코드에 해당하는 오류패턴을 출력하는 오류패턴 저장부와, 상기 제어부로부터의 선택신호에 따라, 상기 기능블록으로부터의 기능신호와 상기 오류패턴 저장부로부터의 오류패턴 신호 중 하나를 출력하는 출력 선택부 포함하고, 상기 외부 오류제어기로부터의 제2 오류제어신호는 오류코드 신호, 클록신호 및 유효신호를 포함하는 것을 특징으로 하는 반도체 소자의 시험 장치.
바람직하게는, 상기 오류코드 수신부는, 상기 클록신호에 동기하여 상기 오류코드 신호를 입력받아 저장하는 다수의 오류코드 저장부와, 상기 오류코드 신호의 유효성을 판별하여, 유효한 오류코드만이 상기 오류코드 저장부에 저장되도록 하는 유효신호 판별부를 포함하여 이루어진다.
상기 오류코드 저장부는 서로 직렬로 연결되어, 상기 오류코드 신호가 시프트 방식으로 전달되는 것이 바람직하고, 상기 오류코드 수신부는 다른 오류 생성기의 오류코드 수신부와 직렬로 연결되어, 상기 오류코드 신호가 시프트 방식으로 전달되는 것이 바람직하다.

본 발명의 시험장치에 의하면 다음과 같은 효과가 있다.

첫째, 반도체 소자 내부의 오류 검출 기능에 대한 상세한 검증이 가능하다.

둘째, 반도체 소자 외부에서 오류 검출 시나리오와 시점을 변경할 수 있으므로, 검증 효과 및 효율성이 증가된다.

셋째, 반도체 소자에 내장되는 오류 발생기에 오류 데이터를 직렬로 시프트해서 전송함으로써, 오류 시험을 위한 회로 구조를 단순화하여 복잡도를 최소화할 수 있다.

넷째, 외부 오류제어기와 직렬 인터페이스 사용하여 신호를 입출력함으로써, 외부 반도체 연결 핀을 최소화할 수 있다.

도 1은 반도체 칩이 내부 기능 블록간의 연결 구조를 나타내는 블록도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 시험 장치의 구성을 나타내는 블록도.
도 3은 본 발명의 실시예에 따른 오류 생성기의 기능을 나타내는 블록도.
도 4는 본 발명의 실시예에 따른 오류코드 수신부의 기능을 나타내는 블록도.
도 5는 본 발명의 실시예에 따른 오류코드 수신부의 입력 신호의 타이밍을 나타내는 파형도.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예에 대해 설명한다.

반도체에서 불량은 기본 소자(트랜지스터/와이어)에서 발생할 수 있으나 수십 수백만 개의 회로로 구성된 반도체에서 한 소자씩 불량을 발생시키는 것과 이를 위한 회로를 넣는 것은 크기 제약과 상용화 측면에서 효율성이 낮다. 따라서 반도체를 설계할 때는 적절한 단위 기능 블록으로 나누어 설계하고 블록들간은 신호선으로 연결하게 된다. 이를 도 1에 예시적으로 나타내었다.

오류 발생이 각각의 기능 블록 내부의 임의 부분에서 발생하여도 오류 발생의 효과는 각 블록의 출력에 영향을 주게 되고, 이 부분이 반도체 소자의 최종 출력(칩의 핀)으로 나가게 되어 오류가 외부(시스템)에 영향을 주게 된다. 즉, 오류는 단위 블록 내에서 발생하여 각 블록간 혹은 반도체 소자의 외부 연결부에 영향을 주게 되므로, 불량 발생을 블록간의 연결 신호에 주어서 신호를 변형시키는 것이 효율적인 오류 검증 방법이 될 수 있다.

본 발명에서는 이러한 점에 착안하여, 각 기능 블록의 입출력단에 오류 생성기를 부착하고 이를 통하여 고장을 능동적으로 발생시켜, 반도체 소자의 자체 고장진단 기능을 명확히 검증할 수 있도록 한다.

도 2에 본 발명의 실시예에 따른 자체 진단 기능의 시험 회로가 내장된 반도체 소자의 구성을 블록도로서 나타내었다.

도 2에 나타낸 바와 같이, 본 발명의 자체 진단 기능의 시험 회로가 내장된 반도체 소자(100)는 기능블록들 사이에 오류 생성기(300)를 삽입한 구조로 되어 있다. 각각의 오류 생성기(300)에서 미리 저장된 오류 신호를 기능블록에 입력하게 되고, 그 출력신호를 외부 오류제어기(200)에서 받아서, 반도체 소자(100)의 자체 진단 기능이 정상적으로 동작하는지의 여부를 확인하게 된다. 도 2에서 제1 오류제어신호는 각각의 오류 생성기를 ON/OFF 시키는 제어신호로서 각각의 오류 생성기에 연결된 개별 라인을 통해 전송된다. 반면, 제2 오류제어신호는 오류코드를 전송하는 신호로서 각각의 오류 생성기에 시프트(shift)되어 입력된다.

외부 오류제어기(200)는 오류 생성기들이 기능블록에 입력할 오류 패턴을 선택할 수 있도록 되어 있다. 이에 따라, 반도체 소자(100)의 외부에서 미리 지정된 여러 가지의 오류 시험을 선택적으로 할 수가 있다.

도 3에서 오류 생성기의 구성을 블록도로 나타내었다. 도 3에 나타낸 바와 같이, 오류 생성기(300)는 제어부(310), 오류코드 수신부(320), 오류패턴 저장부(330) 및 출력 선택부(340)를 포함하여 이루어진다.

먼저, 제어부(310)는 외부 오류제어기(200)로부터의 제1 오류제어신호에 따라 오류 생성기(300)의 동작 여부를 결정한다. 즉, 도 2에서 알 수 있듯이, 제1 오류제어신호는 각각의 오류 생성기(300)에 별도의 신호 라인을 통해 입력되고, 오류 생성기(300)가 작동하여 기능블록에 오류 신호를 입력할 것인지의 여부를 제어하게 된다. 이와 같이, 오류 생성기(300)의 활성화 또는 비활성화를 외부에서 개별적으로 제어할 수 있으므로, 반도체 소자(100)의 시험 시점과 시험하고자 기능블록을 선택적으로 정할 수 있다.

제어부(310)에 의해 오류 생성기(300)가 활성화되면, 오류코드 수신부(120)는 외부 오류제어기(200)로부터 제2 오류제어신호를 입력 받는다. 제2 오류제어신호는 도 4에 나타낸 바와 같이, 오류코드 신호, 클록신호 및 유효신호로 이루어지며, 유효신호는 오류코드 신호의 수신을 검증하기 위한 신호이다.

도 4에 나타낸 바와 같이, 오류코드 수신부(320)는 클록신호에 동기하여 오류코드 신호를 입력받아 저장하는 다수의 오류코드 저장부(321, 322, 323)와, 오류코드 신호의 유효성을 판별하여, 유효한 오류코드 신호만이 상기 오류코드 저장부에 저장되도록 하는 유효신호 판별부(324)로 구성된다. 본 실시예에서는 3개의 오류코드 저장부(321, 322, 323)를 예시하고 있지만, 필요에 따라 더 많은 수의 오류코드 저장부를 설치할 수도 있다.

오류 코드 저장부(321, 322, 323)는 연쇄적으로 직렬 연결되어, 오류코드 신호가 시프트 방식으로 입력 및 출력된다. 최종 오류코드 저장부(323)의 출력은 다음 오류 생성기의 오류코드 수신부에 입력된다. 즉, 반도체 소자(100)에 내장된 모든 오류 생성기(300)의 오류코드 수신부들은 서로 직렬로 연결되어, 외부 오류 제어기(200)로부터 입력되는 오류코드 신호를 시프트하여 전달하게 된다.

유효신호 판별부(324)는 제2 오류제어신호의 유효 신호에 근거하여 입력되는 오류코드 신호가 유효한 것인지 아닌지를 판별하여, 유효한 오류코드만을 오류코드 저장부(321, 322, 323)에 입력시킨다. 즉, 유효신호 판별부(324)는 오류코드 신호가 시프트되어 입력되므로, 유효신호를 이용하여 입력되는 오류코드 신호의 시작과 끝을 식별하는 기능을 한다.

오류코드 저장부(321, 322, 323)로부터 출력되는 오류코드들은 제어부(310)로 입력된다. 제어부(310)는 상기 오류코드를 오류패턴 저장부(330)로 보내서 오류코드에 해당하는 오류패턴을 오류패턴 저장부(330)가 출력하게 한다. 오류패턴 저장부(330)는 미리 다수의 오류패턴을 저장하고 있으며, 제어부로부터 입력된 오류코드에 따라 저장된 오류패턴을 출력하여, 출력 선택부(340)로 입력한다.

오류패턴 저장부(340)에 저장되는 오류패턴은 설계 시에 미리 설정된 시나리오로 저장된다. 예를 들어, 디지털 신호의 경우 정상 신호는 High(1)/Low(0)의 2가지 값을 가지고 이 두 신호의 조합으로 움직이기 때문에, 오류 코드로서 1고정 / 0고정 / 단선 / 소프트 에러(순간신호 오염(펄스 형태)) 등이 입력되면, 이에 따라 미리 정의된 오류패턴을 출력하게 된다.

출력 선택부(340)는 제어부(310)로부터의 선택신호에 따라, 기능블록 1로부터의 기능신호(정상동작 신호)와 오류패턴 저장부(330)로부터의 오류패턴 신호(오류동작 신호) 중 하나를 선택하여 기능블록 3으로 출력한다. 즉, 오류 생성기(300)가 비활성일 상태일 경우에는 출력 선택부(140)에서 정상 신호가 출력되고, 오류 생성기(300)가 활성일 경우에는 지정된 오류 신호가 출력되어, 기능블록들 사이의 연결값에 오류가 발생하도록 한다.

본 발명의 실시예에 따르면, 반도체 소자(100)의 외부에서 오류코드를 입력하여 다양한 오류패턴을 선택적으로 기능블록에 인가할 수 있도록 하고 있으므로, 오류패턴을 변경하면서 반도체 소자의 자체진단 기능을 시험할 수 있다. 이에 따라 다양한 시험 시나리오를 적용하여 반도체 소자를 시험할 수 있다.

본 발명은 상기한 바람직한 실시예와 첨부한 도면을 참조하여 설명되었지만, 본 발명의 사상 및 범위 내에서 상이한 실시예를 구성할 수도 있다. 따라서 본 발명의 범위는 첨부된 청구범위에 의해 정해지며, 본 명세서에 기재된 특정 실시예에 의해 한정되지 않는 것으로 해석되어야 한다.

100: 반도체 소자 200: 외부 오류제어기
300: 오류 생성기 310: 제어부
320: 오류코드 수신부 321, 322, 323: 오류코드 저장부
324: 유효신호 판별부 330: 오류패턴 저장부
340: 출력 선택부

Claims (6)

1. 삭제
2. 삭제
3. 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치에 있어서,
   상기 반도체 소자의 기능을 수행하는 다수의 기능블록들 사이에 삽입되어, 상기 기능블록들에 오류 신호를 입력하는 다수의 오류 생성기와,
   상기 반도체 소자의 외부 입출력 핀을 통해 상기 오류 생성기를 제어하고, 상기 기능블록들의 출력 신호를 모니터링하여, 상기 반도체 소자의 자체 진단 기능을 확인하는 외부 오류제어기를 포함하고,
   상기 오류 생성기는
   상기 외부 오류제어기로부터 제1 오류제어신호를 받아 상기 오류 생성기의 동작 여부를 결정하는 제어부와,
   상기 외부 오류제어기로부터 제2 오류제어신호를 받아 오류 생성기가 생성할 오류패턴에 대한 정보인 오류코드 신호를 상기 제어부로 전송하는 오류코드 수신부와,
   다수의 오류패턴을 저장하고 있으며, 상기 제어부로부터 오류코드 신호를 입력받아 오류코드에 해당하는 오류패턴을 출력하는 오류패턴 저장부와,
   상기 제어부로부터의 선택신호에 따라, 상기 기능블록으로부터의 기능신호와 상기 오류패턴 저장부로부터의 오류패턴 신호 중 하나를 출력하는 출력 선택부 포함하고,
   상기 외부 오류제어기로부터의 제2 오류제어신호는 오류코드 신호, 클록신호 및 유효신호를 포함하는 것을 특징으로 하는 반도체 소자의 시험 장치.
   
4. 제3항에 있어서,
   상기 오류코드 수신부는
   상기 클록신호에 동기하여 상기 오류코드 신호를 입력받아 저장하는 다수의 오류코드 저장부와,
   상기 오류코드 신호의 유효성을 판별하여, 유효한 오류코드만이 상기 오류코드 저장부에 저장되도록 하는 유효신호 판별부를 포함하는 것을 특징으로 하는 반도체 소자의 시험 장치.
   
5. 제4항에 있어서,
   상기 오류코드 저장부는 서로 직렬로 연결되어, 상기 오류코드 신호가 시프트 방식으로 전달되는 것을 특징으로 하는 반도체 소자의 시험 장치.
   
6. 제5항에 있어서,
   상기 오류코드 수신부는 다른 오류 생성기의 오류코드 수신부와 직렬로 연결되어, 상기 오류코드 신호가 시프트 방식으로 전달되는 것을 특징으로 하는 반도체 소자의 시험 장치.

Images