KR101482940B1 - 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 - Google Patents

내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 Download PDF

Info

Publication number
KR101482940B1
KR101482940B1 KR1020140018427A KR20140018427A KR101482940B1 KR 101482940 B1 KR101482940 B1 KR 101482940B1 KR 1020140018427 A KR1020140018427 A KR 1020140018427A KR 20140018427 A KR20140018427 A KR 20140018427A KR 101482940 B1 KR101482940 B1 KR 101482940B1
Authority
KR
South Korea
Prior art keywords
test
functional block
mode
signal
functional blocks
Prior art date
Application number
KR1020140018427A
Other languages
English (en)
Inventor
배정양
Original Assignee
주식회사 아이에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에이 filed Critical 주식회사 아이에이
Application granted granted Critical
Publication of KR101482940B1 publication Critical patent/KR101482940B1/ko
Priority to US14/709,143 priority Critical patent/US10147476B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 내장형 자체 진단(BIST: Bulit In Self Test) 기능을 갖는 반도체 소자에 관한 것으로서, 동일한 회로 기능을 수행하는 2개의 기능 블록이 본래의 회로 기능을 수행하도록 동작하는 정규 모드(normal mode)와 자체 시험을 위해 동작하는 시험 모드(test mode)를 번갈아서 실행함으로써, 소자가 동작 중에도 상시 혹은 정해진 시간 간격으로 충분한 진단 또는 시험을 가능하게 하여, 제품의 불량을 더욱 확실하게 검출할 수 있다.

Description

내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법{Semiconductor Device having Built In Self Test Function and Built In Self Test Method using the same}
본 발명은 내장형 자체 진단(BIST: Bulit In Self Test) 기능을 갖는 반도체 소자에 관한 것으로서, 특히 반도체 소자가 동작 중에도 자체 시험 또는 자체 진단이 가능하도록 하는 장치 및 방법에 관한 것이다.
반도체 소자와 같은 회로의 집적도 및 복잡도가 급격히 증가함에 따라, 완성된 제품의 시험 또는 진단을 위한 방법도 더욱 복잡해지고 있다. 생산된 제품의 정상 동작 여부를 판별하기 위한 여러 가지 시험 방법들이 제공되고 있으며, 설계 단계에서부터의 시험을 가능하게 하는 방법으로서 DFT(Design For Testability)가 있다.
DFT의 대표적인 방법으로서, 소자 외부에서 시험 패턴을 입력하여 소자 내부의 조합회로와 순차회로의 동작을 확인하는 스캔(Scan) 방식이 있으며, 이 방식은 시험 소프트웨어로 자동화가 가능하기 때문에 널리 사용되고 있다.
도 1에 생산 단계에서 스캔 방식을 이용한 시험 방법을 개념적으로 나타내었다. 도 1에 나타낸 바와 같이, 시험 장비(110)를 이용하여 시험 패턴을 반도체 소자(111)에 입력하고, 시험 출력신호를 확인하여 반도체 소자(111)의 이상 유무를 판단한다. 이러한 스캔 방식 시험의 구체적 일례로서, 한국 공개특허 제10-2010-0132267호(특허문헌 1)에 의하면, 스캔 플립플롭을 이용한 스캔 시험 회로에 대해 제시하고 있다.
한편, 반도체 소자의 고장 진단을 위해, 시험 기능을 내부에 포함시킨 내장형 자체 진단(BIST) 방식도 많이 사용되고 있는데, 이 방식에서는 시험 패턴을 생성하는 회로와 그 응답을 압축하는 회로를 소자 내부에 둠으로써, 시험 패턴을 외부에서 인가하지 않으면서 회로의 고장 유무를 판단할 수 있다.
도 2에 BIST 방식을 이용한 종래의 반도체 소자의 시험 방법을 개념적으로 나타내었다. 도 2에 나타낸 바와 같이, 시험용 패턴을 생성하는 시험 회로(121)가 반도체 소자(120)에 내장되어서, 반도체 소자(120)의 원래 기능을 수행하는 기능 회로(122)의 이상 유무를 판단한다.
BIST 방식은 메모리를 검사하는 MBIST(Memory Built In Self Test)와 논리회로(logic)를 검사하는 LBIST(Logic Built In Self Test)로 나눌 수 있으며, 일례로서 한국 공개특허 제10-2003-0030891호(특허문헌 2)에 의하면 MBIST와 LBIST를 모두 포함하는 이중 방식 BIST에 대해 제시하고 있다.
그러나 상기한 종래의 반도체 소자의 시험 방법은, 반도체 소자의 생산 후 출하되기 전에 일회성으로 진행되며, 최종 사용자에게 전달된 후에는 거의 실행되지 않는다. 또한, 시험을 진행하게 되면 회로에 임의의 값을 넣게 되어 내부의 조합회로나 순차회로의 상태값이 임의로 변경되게 되므로, 시험 완료 후에는 해당 회로의 초기화를 진행하거나 특정한 순서대로 회로를 재동작 시켜주어야 한다.
즉, 종래의 시험 방법에서는, 시험 중에는 회로가 정상적으로 동작할 수 없으며, 회로가 동작 중에는 시험이 불가능하다.
안전과 관련이 없는 장치나 시스템의 경우에는, 반도체 소자가 동작 이후에 고장이 발생하더라도 적절히 대처할 수 있으나, 차량이나 철도, 항공기 등에 사용되는 반도체 소자가 동작 이후에 고장을 일으킬 경우에는 돌이킬 수 없는 피해를 줄 수 있다는 문제점이 있다. 따라서 반도체 소자가 사용 중인 상태에서도 고장에 대한 진단을 할 수 있어서, 고장이 발생했을 때 신속히 대처할 수 있도록 하는 시험 또는 진단 방법이나 이를 구현하는 장치의 개발이 절실히 요구되고 있다.
특허문헌 1: 한국 공개특허공보 제10-2010-0132267호 특허문헌 2: 한국 공개특허공보 제10-2003-0030891호
본 발명은 상기한 종래의 반도체 소자의 시험 방법에서의 문제점을 해결하기 위한 것으로서, 소자가 동작 중에도 상시 혹은 정해진 시간 간격으로 충분한 진단 또는 시험을 가능하게 하여, 제품의 불량을 더욱 확실하게 검출할 수 있는 반도체 소자용 내장형 자체 진단 장치 또는 방법을 제공하기 위한 것이다.
상기한 과제를 해결하기 위한 본 발명에 따른 내장형 자체 진단 기능을 갖는 반도체 소자는, 동일한 회로 기능을 수행하는 제1 기능 블록 및 제2 기능 블록; 상기 제1 및 제2 기능 블록을 시험하는 시험패턴 신호를 생성하는 시험패턴 생성부; 상기 제1 및 제2 기능 블록의 시험 결과를 판정하는 시험결과 판정부; 상기 반도체 소자에 입력되는 정규 입력신호와 상기 시험패턴 생성부에서 생성된 시험패턴 신호를, 상기 제1 및 제2 기능 블록에 선택적으로 전달하는 입력신호 선택부; 상기 제1 및 제2 기능 블록으로부터 출력되는 신호를, 상기 반도체 소자의 출력단자와 상기 시험결과 판정부에 선택적으로 전달하는 출력신호 선택부; 상기 제1 및 제2 기능 블록의 상태신호를 저장하는 상태신호 저장부; 및 상기 제1 및 제2 기능 블록이, 본래의 회로 기능을 수행하도록 동작하는 정규 모드(normal mode)와 자체 시험을 위해 동작하는 시험 모드(test mode)를 번갈아서 실행하도록, 상기 제1 및 제2 기능 블록, 시험패턴 생성부, 시험결과 판정부, 입력신호 선택부, 출력신호 선택부 및 상태신호 저장부를 제어하는 제어신호를 발생하는 시험 제어부를 포함하여 이루어진다.
상기 제1 및 제2 기능 블록의 시험 모드 동작을 위한 스캔 회로부가 상기 제1 및 제2 기능 블록에 각각 포함되는 것이 바람직하다.
상기 시험 제어부는, 상기 제1 및 제2 기능 블록이 정규 모드로 동작하기 전에 상기 제1 및 제2 기능 블록이 초기화되도록 제어하는 것이 바람직하다.
상기 시험 제어부는, 상기 시험결과 판정부로부터 시험 모드로 동작한 기능 블록이 정상 상태인지 비정상 상태인지에 대한 결과를 받고, 그 결과에 따라 해당 기능 블록의 추가 시험을 진행하거나 고장에 대한 보고 또는 표시를 하는 것이 바람직하다.
상기 시험 제어부는, 정규 모드로 동작하는 기능 블록에는 반도체 소자의 입력단자로부터의 정규 입력신호가 입력되어 반도체 소자의 출력단자로 신호가 출력되고, 시험 모드로 동작하는 기능 블록에는 시험패턴 신호가 입력되어 상기 시험결과 판정부로 시험결과 신호가 출력되도록, 상기 입력신호 선택부와 출력신호 선택부를 제어하는 것이 바람직하다.
상기 시험 제어부는 상기 제1 및 제2 기능 블록이 상기 상태신호 저장부를 통해 상태신호를 주고 받도록, 상기 제1 및 제2 기능 블록과 상기 상태신호 저장부를 제어하는 것이 바람직하다.
상기한 내장형 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법은, (a) 상기 제1 및 제2 기능 블록 중 하나는 정규 모드로 다른 하나는 시험 모드로 동작하도록 동작 모드를 선택하는 단계; (b) 상기 선택된 동작 모드에 따라, 상기 제1 및 제2 기능 블록에 입력될 신호를 선택하는 단계; (c) 상기 제1 및 제2 기능 블록 중에서, 정규 모드로 선택된 기능 블록에는 정규입력 신호를, 시험 모드로 선택된 기능 블록에는 시험패턴 신호를 입력하는 단계; (d) 상기 정규 모드로 선택된 기능 블록은 정규 동작을 실행하고, 상기 시험 모드로 선택된 기능 블록은 시험 동작을 실행하는 단계; (e) 상기 시험 모드로 선택된 기능 블록에서 시험이 종료되면 시험결과를 판정하는 단계를 포함하고,
(f) 상기 시험결과를 판정한 결과, 해당 기능 블록이 정상이면, (f1) 상기 정규 모드로 선택된 기능 블록의 상태신호를 저장하는 단계; (f2) 상기 정규 모드로 선택된 기능 블록은 시험 모드로 변경하고, 상기 시험 모드로 선택된 기능 블록은 정규 모드로 변경하는 단계; (f3) 상기 정규 모드로 변경된 기능 블록에서 상기 저장된 상태신호를 판독하는 단계를 포함하고,
(g) 상기 시험결과를 판정한 결과, 해당 기능 블록이 비정상이면, 상기 시험결과를 외부에 보고 혹은 표시하는 단계를 포함하여 이루어진다.
상기 시험 모드는 미리 정해진 시험 주기로 실행되며, 상기 시험 주기 전에 시험이 종료되면, 상기 시험결과를 판정하는 단계 (e) 후에 상기 주기가 끝날 때까지 대기하는 것이 바람직하다.
상기 시험결과를 판정한 결과, 해당 기능 블록이 비정상이면, 상기 시험결과를 외부에 보고 혹은 표시하는 단계 (g) 전에, 상기 시험 모드로 선택된 기능 블록에 대해 시험 동작을 미리 정해진 횟수만큼 추가로 실행하는 것이 바람직하다.
상기 시험 모드로 선택된 기능 블록이 상기 정규 모드로 변경되기 전에, 기능 블록에 대한 초기화를 실행하는 것이 바람직하다.
상기 시험결과를 외부에 보고 혹은 표시하는 단계 (g) 후에, 상기 정규 모드로 선택된 기능 블록은, 정해진 기간 동안 계속해서 정상 동작을 실행하는 것이 바람직하다.
본 발명에 따른 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법은 다음과 같은 유리한 효과를 나타낸다.
첫째, 반도체 소자가 동작 중에도 자체 시험이 가능하므로, 시험으로 인해 기능이 정지되는 시간이 거의 없다.
둘째, 기능 블록간에 상태신호를 주고 받음으로써, 동일한 기능 블록을 이중으로 사용하더라도 반도체 소자 전체로서는 기능의 중단 없이 연속적으로 동작할 수 있다. 즉, 재시작을 위한 별도의 제어 동작이 필요 없다.
셋째, 동일한 기능 블록을 이중으로 사용하기 때문에, 하나의 기능 블록에 오류가 발생했을 때, 나머지 기능 블록만으로 소정 기간 동안 정상 동작을 수행할 수 있다. 이에 따라, 반도체 소자가 적용된 장치 또는 시스템에 대해 충분한 안정성을 보장할 수 있다.
넷째, 반도체 소자에 내장된 자체 진단 기능을 반도체 소자의 생산 단계에서의 시험에도 이용할 수 있다.
도 1은 스캔 방식을 이용한 종래의 반도체 소자의 시험 방법을 개념적으로 나낸 블록도.
도 2는 BIST 방식을 이용한 종래의 반도체 소자의 시험 방법을 개념적으로 나타낸 블록도.
도 3은 본 발명의 실시예에 따른 내장형 자체 진단 기능을 갖는 반도체 소자의 구성을 개략적으로 나타낸 블록도.
도 4는 본 발명의 실시예에 따른 내장형 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법을 개략적으로 나타낸 흐름도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 3은 본 발명의 실시예에 따른 내장형 자체 진단 기능을 갖는 반도체 소자를 개략적으로 나타낸 블록도이다.
도 3에 나타낸 바와 같이, 본 발명의 내장형 자체 진단 기능을 갖는 반도체 소자는 제1 기능 블록(210) 및 제2 기능 블록(211), 시험패턴 생성부(220), 시험결과 판정부(230), 입력신호 선택부(240), 출력신호 선택부(241), 상태신호 저장부(250), 시험 제어부(260)를 포함하여 구성된다. 이러한 구성에 의해, 동일한 기능을 수행하는 블록을 2개 운용함으로써, 하나의 기능 블록이 본래의 기능을 수행하는 동안 나머지 하나의 기능 블록은 고장 진단 혹은 시험 기능을 수행하도록 동작한다. 이하에서는, 상기 기능 블록(210, 211)이 본래의 회로 기능을 수행하도록 동작하는 것을 정규 모드(normal mode)라고 하고, 자체 시험을 위해 동작하는 것을 시험 모드(test mode)라고 한다.
구체적으로 설명하면, 제1 기능 블록(210)과 제2 기능 블록(211)은 동일한 기능을 수행하는 동일한 회로로 구성된다. 제1 및 제2 기능 블록(210, 211)은 특정 기능을 실행하는 반도체 회로로서, 메모리 회로일 수도 있고 논리 회로일 수도 있다.
시험패턴 생성부(220)는 제1 및 제2 기능 블록(210, 211)을 시험하는 시험패턴 신호를 생성한다. 시험패턴 생성부(220)는 시험 제어부(260)의 제어에 따라 시험패턴 신호를 생성한다.
시험결과 판정부(230)는 시험패턴 신호에 의해 제1 및 제2 기능 블록(210, 211)의 시험이 종료되었을 때, 시험 결과를 판정하고 판정 결과를 시험 제어부(260)로 전달한다. 즉, 시험결과 판정부(230)는 시험패턴 신호의 입력에 따른 제1 및 제2 기능 블록(210, 211)의 출력신호를 평가하여, 제1 및 제2 기능 블록(210, 211)이 정상 상태인지 고장 상태인지를 확인하고 그 결과를 시험 제어부(260)로 송신한다.
입력신호 선택부(240)는 반도체 소자의 입력단자로부터 입력되는 정규 입력신호와 시험패턴 생성부(220)에서 생성된 시험패턴 신호를 선택적으로 제1 및 제2 기능 블록(210, 211)에 전달한다. 여기서, 정규 입력신호는 상기 기능 블록(210, 211)을 정규 모드로 동작시키기 위해 외부 소자로부터의 입력되는 신호를 의미한다. 즉, 입력신호 선택부(240)는, 시험 제어부(260)의 제어에 따라, 정규 모드 동작하는 기능 블록에는 정규 입력신호가 입력되도록 하고, 시험 모드로 동작하는 기능 블록에는 시험패턴 신호가 입력되도록 한다.
출력신호 선택부(241)는 제1 및 제2 기능 블록(210, 211)으로부터 출력되는 신호를 반도체 소자의 출력단자로 내보내거나, 시험결과 판정부(230)로 전달한다. 즉, 출력신호 선택부(241)는, 시험 제어부(260)의 제어에 따라, 제1 및 제2 기능 블록(210, 211)으로부터 입력된 신호가, 기능 블록의 정규 모드 동작에 따른 정규 출력신호인 경우에는 이 신호를 반도체 소자의 출력단자로 전달하고, 입력된 신호가 시험 모드 동작에 따른 시험 출력신호인 경우에는 시험결과 판정부(230)로 전달한다.
상태신호 저장부(250)는 제1 및 제2 기능 블록의 상태신호(레지스터 값)를 저장한다. 즉, 제1 기능 블록(210)과 제2 기능 블록(211)이 정규 모드와 시험 모드로 번갈아서 동작하지만 반도체 소자 전체의 입출력 관계로 보면 정규 모드 동작이 연속해서 실행되도록, 제1 기능 블록(210)과 제2 기능 블록(211) 간에 동작 중의 레지스터 값을 송수신할 필요가 있다.
예를 들어, 제1 기능 블록(210)이 정규 모드로 동작하고 제2 기능 블록(211)이 시험 모드로 동작하는 경우에, 제1 기능 블록(210)이 정규 모드에서 시험 모드로 변경되기 전에, 실행 중이던 정규 모드 동작의 상태신호를 상태신호 저장부(250)에 저장한다. 또한, 제2 기능 블록(211)은 시험 모드를 종료하고 정규 모드로 전환했을 때 상태신호 저장부(250)에 저장되어 있는 상태신호를 전달받아, 제1 기능 블록(210)과 동일한 상태로 된다. 이에 따라, 제1 기능 블록(210)이 실행하던 기능을 제2 기능 블록(211)에서 끊김 없이 연속적으로 실행할 수 있다. 이때 제2 기능 블록(211)은 정규 모드로 동작하기 전에 초기화를 실행하는 것이 바람직하다. 즉, 제2 기능 블록(211)은 초기화 후에 상태신호 저장부(250)로부터 상태신호를 판독하는 것이 안정성 면에서 바람직하다.
시험 제어부(250)는 상기한 제1 기능 블록(210)과 제2 기능 블록(211), 시험패턴 생성부(220), 시험결과 판정부(230), 입력신호 선택부(240), 출력신호 선택부(241) 및 상태신호 저장부(250)의 동작을 제어한다. 즉, 시험 제어부(250)는 제1 및 제2 기능 블록(250)이 정규 모드와 시험 모드로 번갈아서 동작하도록, 적절한 제어신호를 발생하여 반도체 소자에 내장되어 있는 각 구성요소를 제어한다.
구체적으로, 시험 제어부(250)는 각 기능 블록(210, 211)을 정규 모드로 동작시킬 것인지 시험 모드로 동작시킬 것인지를 선택하는 모드선택 신호를 각 기능 블록(210, 211)에 입력한다. 또한, 각 기능 블록(210, 211)이 정규 모드로 동작하기 전에 초기화될 수 있도록 초기화 신호를 각 기능 블록(210, 211)에 입력한다. 이러한 초기화는 각 기능 블록(210, 211)에 리셋(reset) 신호를 입력함으로써 실행될 수 있다.
또한, 시험 제어부(250)는 시험패턴 신호의 발생 시점과 종료 시점을 제어하는 신호를 시험패턴 생성부(220)에 입력한다. 또한, 시험결과 판정부(230)로부터 시험 모드로 동작한 기능 블록이 정상 상태인지 비정상 상태인지에 대한 결과를 받고, 그 결과에 따라 해당 기능 블록의 추가 시험을 진행하거나, 고장에 대한 보고 또는 표시를 한다. 고장에 대한 보고 또는 표시는, 상기한 반도체 소자의 출력단자나 혹은 별도의 외부 출력단자를 통해, 반도체 소자의 외부로 오류 정보를 송신함으로써 실행될 수 있다.
또한, 시험 제어부(250)는 입력신호 선택부(240)와 출력신호 선택부(241)를 제어하여, 정규 모드로 동작하는 기능 블록에는, 반도체 소자의 입력단자로부터의 정규 입력신호가 입력되어 반도체 소자의 출력단자로 신호가 출력되도록 하고, 시험 모드로 동작하는 기능 블록에는, 시험패턴 신호가 입력되어 시험결과 판정부(230)로 시험결과 신호가 출력되도록 한다.
또한, 시험 제어부(250)는 상태신호 저장부(250)를 제어하는 제어신호를 발생한다. 이러한 제어신호에 따라, 제1 기능 블록(210)과 제2 기능 블록(211)은 상태신호 저장부(250)를 통해 상태신호를 주고 받는다.
한편, 상기 제1 및 제2 기능 블록(210, 211)의 시험을 위해서 스캔 기법을 적용할 수 있으며, 이를 위해 상기 제1 및 제2 기능 블록(210, 211)에 제1 및 제2 스캔 회로부(270, 271)가 각각 부가될 수 있다. 스캔 회로부(270, 271)는 플립플롭 등을 이용하여 스캔 체인(scan chain)으로 구성할 수 있으며, 기능 블록(210, 211)에 포함되는 회로로 볼 수도 있다. 본 실시예에서는 논리회로(logic)를 검사하는 LBIST(Logic Built In Self Test)용 스캔 체인 회로로 스캔 회로부(270, 271)를 구성하였다.
이러한 스캔 회로부(270, 271)에는 시험패턴 생성부(220)로부터의 시험패턴 신호가 입력되고, 시험결과 판정부(230)에서 스캔 체인 회로(270, 271)의 출력값을 미리 설정된 예상값과 비교하여 제1 및 제2 기능 블록(270, 271)의 고장 여부를 판단한다. 판단 결과가 시험 제어부(260)로 전송되면, 시험 제어부(260)는 앞서 설명한 바와 같이, 판단 결과에 따라 추가 시험을 진행하거나 해당 기능 블록의 고장 표시를 한다.
다음으로, 상기한 본 발명의 실시예에 따른 내장형 자체 진단 기능을 갖는 반도체 소자를 이용하여 자체 진단 시험을 시행하는 방법에 대해 설명한다. 도 4에 본 발명의 실시예에 따른 자체 진단 방법을 흐름도로써 나타내었다.
도 4에 나타낸 바와 같이, 먼저 제1 및 제2 기능 블록(210, 211) 중 하나는 정규 모드로 다른 하나는 시험 모드로 동작하도록 동작 모드를 선택한다(단계 300). 본 실시예에서는 제1 기능 블록(210)은 정규 모드로, 제2 기능 블록(211)은 시험 모드로 선택된 것으로 한다.
다음으로, 상기 선택된 동작 모드에 따라, 상기 제1 및 제2 기능 블록(210, 211)에 입력될 신호를 선택한다(단계 310). 이러한 신호선택은 상기한 입력신호 선택부(240)에서 실행된다.
다음으로, 정규 모드로 선택된 제1 기능 블록(210)에는 정규입력 신호를, 시험 모드로 선택된 제2 기능 블록(211)에는 시험패턴 신호를 입력한다(단계 320).
다음으로, 상기한 선택적인 신호 입력에 따라, 정규 모드로 선택된 제1 기능 블록(210)은 정규 동작을 실행하고, 시험 모드로 선택된 제2 기능 블록(211)은 시험 동작을 실행한다(단계 330).
다음으로, 시험 모드로 선택된 제2 기능 블록(211)에 대한 시험이 완료되면 시험결과가 정상인지 비정상인지를 판정한다(단계 340 및 350). 이러한 판정은 시험결과 판정부(230)에서 실행된다.
상기 시험 모드는 미리 정해진 시험 주기로 실행될 수 있다. 즉, 미리 정해진 시험 주기 전에 시험이 종료되면, 상기 시험결과를 판정하는 단계(350) 후에 상기 주기가 끝날 때까지 모드 변경을 위한 동작을 실행하지 않고 대기한다(단계 360). 이러한 시험 주기는 반도체 소자의 특성에 따라 정해지며, 예를 들어, 제2 기능 블록(211)에서 한 번의 시험 동작이 실행될 동안에, 제1 기능 블록(210)에서는 여러 번의 정규 모드 동작이 실행될 수도 있다.
상기 시험결과를 판정한 결과, 제2 기능 블록(211)이 정상이면, 정규 모드로 선택된 제1 기능 블록(210)의 상태신호를 상태신호 저장부(250)에 저장한다(단계 370).
이어서 정규 모드로 선택된 제1 기능 블록(210)은 시험 모드로 변경하고, 시험 모드로 선택된 제2 기능 블록(211)은 정규 모드로 변경한다(단계 380). 이때, 제2 기능 블록(211)은 정규 모드로 변경하기 전에 초기화를 실행할 수도 있다. 이것은 시험 동작이 실행된 제2 기능 블록(211)의 상태를 초기 상태로 바꾸어, 제2 기능 블록(211)이 정규 모드로 동작할 때 오동작을 일으키지 않도록 하기 위한 것이다.
이어서 정규 모드로 변경된 제2 기능 블록(211)은 상기 상태신호 저장부(250)에 저장된 상태신호를 판독한다(단계 390). 이에 따라, 제1 기능 블록(210)은 시험 모드로 선택되고 제2 기능 블록은 정규 모드로 선택되어, 앞서 설명한 단계 310부터의 과정을 다시 반복하게 된다.
한편, 앞서 설명한 단계 350에서 시험결과를 판정한 결과, 제2 기능 블록(211)이 비정상이면, 시험결과를 외부에 보고 혹은 표시한다(단계 410). 이때, 시험 모드로 선택된 제2 기능 블록(211)에 대해 시험 동작을 미리 정해진 횟수만큼 추가로 실행(단계 400)한 후에, 상기 시험결과를 외부에 보고 혹은 표시하도록 할 수도 있다. 이와 같이 기능 블록의 시험 동작을 수차례 반복하게 되면, 더욱 정확한 고장 판단이 이루어질 수 있다.
상기 오류 보고 또는 표시(단계 410) 이후에는, 상기 정규 모드로 동작하는 제1 기능 블록(210)의 동작을 중단시킬 수도 있으나, 정해진 기간 동안 제1 기능 블록(210)이 계속해서 정상 동작을 실행하도록 하는 것이 바람직하다. 즉, 기능 블록 중 어느 하나가 고장 났을 때, 나머지 기능 블록만으로 소정 기간 동안 정상 동작을 수행함으로써, 반도체 소자가 적용된 장치 또는 시스템이 급격하게 중단되지 않도록 하고, 적절한 조치 후에 안전하게 중단되도록 할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법에 의하면, 반도체 소자가 동작 중에도 충분한 진단 또는 시험을 가능하게 하여, 제품의 불량을 더욱 확실하게 검출할 수 있다. 본 발명의 이와 같은 진단 또는 시험 기능은 제품의 생산 단계에서의 시험을 위해서 사용될 수도 있다.
본 발명의 따른 내장형 자체 진잔 기능을 갖는 반도체 소자는 동일한 기능 블록을 이중으로 사용하기 때문에 제조 비용이 상승할 우려가 있으나, 반도체 소자가 동작 이후에 고장을 일으킬 경우에 돌이킬 수 없는 피해를 줄 수 있는 장치 또는 시스템에 적용할 경우에는, 이러한 비용 상승을 능가하는 충분한 안정성을 보장할 수 있다.
본 발명은 상기한 바람직한 실시예와 첨부한 도면을 참조하여 설명되었지만, 본 발명의 사상 및 범위 내에서 상이한 실시예를 구성할 수도 있다. 따라서 본 발명의 범위는 첨부된 청구범위에 의해 정해지며, 본 명세서에 기재된 특정 실시예에 의해 한정되지 않는 것으로 해석되어야 한다.
210: 제1 기능 블록 211: 제2 기능 블록
220: 시험패턴 생성부 230: 시험결과 판정부
240: 입력신호 선택부 241: 출력신호 선택부
250: 상태신호 저장부 260: 시험 제어부
270: 제1 스캔회로부 271: 제2 스캔회로부

Claims (11)

  1. 내장형 자체 진단 기능을 갖는 반도체 소자에 있어서,
    상기 반도체 소자는
    동일한 회로 기능을 수행하는 제1 기능 블록 및 제2 기능 블록;
    상기 제1 및 제2 기능 블록을 시험하는 시험패턴 신호를 생성하는 시험패턴 생성부;
    상기 제1 및 제2 기능 블록의 시험 결과를 판정하는 시험결과 판정부;
    상기 반도체 소자에 입력되는 정규 입력신호와 상기 시험패턴 생성부에서 생성된 시험패턴 신호를, 상기 제1 및 제2 기능 블록에 선택적으로 전달하는 입력신호 선택부;
    상기 제1 및 제2 기능 블록으로부터 출력되는 신호를, 상기 반도체 소자의 출력단자와 상기 시험결과 판정부에 선택적으로 전달하는 출력신호 선택부;
    상기 제1 및 제2 기능 블록의 상태신호를 저장하는 상태신호 저장부; 및
    상기 제1 및 제2 기능 블록이, 본래의 회로 기능을 수행하도록 동작하는 정규 모드(normal mode)와 자체 시험을 위해 동작하는 시험 모드(test mode)를 번갈아서 실행하도록, 상기 제1 및 제2 기능 블록, 시험패턴 생성부, 시험결과 판정부, 입력신호 선택부, 출력신호 선택부 및 상태신호 저장부를 제어하는 제어신호를 발생하는 시험 제어부를 포함하는 것을 특징으로 하는 내장형 자체 진단 기능을 갖는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 제1 및 제2 기능 블록의 시험 모드 동작을 위한 스캔 회로부가 상기 제1 및 제2 기능 블록에 각각 포함되어 있는 것을 특징으로 하는 내장형 자체 진단 기능을 갖는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 시험 제어부는, 상기 제1 및 제2 기능 블록이 정규 모드로 동작하기 전에 상기 제1 및 제2 기능 블록이 초기화되도록 제어하는 것을 특징으로 하는 내장형 자체 진단 기능을 갖는 반도체 소자.
  4. 청구항 1에 있어서,
    상기 시험 제어부는, 상기 시험결과 판정부로부터 시험 모드로 동작한 기능 블록이 정상 상태인지 비정상 상태인지에 대한 결과를 받고, 그 결과에 따라 해당 기능 블록의 추가 시험을 진행하거나 고장에 대한 보고 또는 표시를 하는 것을 특징으로 하는 내장형 자체 진단 기능을 갖는 반도체 소자.
  5. 청구항 1에 있어서,
    상기 시험 제어부는, 정규 모드로 동작하는 기능 블록에는 반도체 소자의 입력단자로부터의 정규 입력신호가 입력되어 반도체 소자의 출력단자로 신호가 출력되고, 시험 모드로 동작하는 기능 블록에는 시험패턴 신호가 입력되어 상기 시험결과 판정부로 시험결과 신호가 출력되도록, 상기 입력신호 선택부와 출력신호 선택부를 제어하는 것을 특징으로 하는 내장형 자체 진단 기능을 갖는 반도체 소자.
  6. 청구항 1에 있어서,
    상기 시험 제어부는 상기 제1 및 제2 기능 블록이 상기 상태신호 저장부를 통해 상태신호를 주고 받도록, 상기 제1 및 제2 기능 블록과 상기 상태신호 저장부를 제어하는 것을 특징으로 하는 내장형 자체 진단 기능을 갖는 반도체 소자.
  7. 청구항 1 내지 6 중 어느 하나에 기재된 내장형 자체 진단 기능을 갖는 반도체 소자의 자체 진단 방법으로서,
    (a) 상기 제1 및 제2 기능 블록 중 하나는 정규 모드로 다른 하나는 시험 모드로 동작하도록 동작 모드를 선택하는 단계;
    (b) 상기 선택된 동작 모드에 따라, 상기 제1 및 제2 기능 블록에 입력될 신호를 선택하는 단계;
    (c) 상기 제1 및 제2 기능 블록 중에서, 정규 모드로 선택된 기능 블록에는 정규입력 신호를, 시험 모드로 선택된 기능 블록에는 시험패턴 신호를 입력하는 단계;
    (d) 상기 정규 모드로 선택된 기능 블록은 정규 동작을 실행하고, 상기 시험 모드로 선택된 기능 블록은 시험 동작을 실행하는 단계;
    (e) 상기 시험 모드로 선택된 기능 블록에서 시험이 종료되면 시험결과를 판정하는 단계;
    (f) 상기 시험결과를 판정한 결과, 해당 기능 블록이 정상이면,
    (f1) 상기 정규 모드로 선택된 기능 블록의 상태신호를 저장하는 단계;
    (f2) 상기 정규 모드로 선택된 기능 블록은 시험 모드로 변경하고, 상기 시험 모드로 선택된 기능 블록은 정규 모드로 변경하는 단계;
    (f3) 상기 정규 모드로 변경된 기능 블록에서 상기 저장된 상태신호를 판독하는 단계:
    (g) 상기 시험결과를 판정한 결과, 해당 기능 블록이 비정상이면, 상기 시험결과를 외부에 보고 혹은 표시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
  8. 청구항 7에 있어서,
    상기 시험 모드는 미리 정해진 시험 주기로 실행되며, 상기 시험 주기 전에 시험이 종료되면, 상기 시험결과를 판정하는 단계 (e) 후에 상기 주기가 끝날 때까지 대기하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
  9. 청구항 7에 있어서,
    상기 시험결과를 판정한 결과, 해당 기능 블록이 비정상이면,
    상기 시험결과를 외부에 보고 혹은 표시하는 단계 (g) 전에, 상기 시험 모드로 선택된 기능 블록에 대해 시험 동작을 미리 정해진 횟수만큼 추가로 실행하는 것을 특징으로 하는 반도체 소자의 진단 방법.
  10. 청구항 7에 있어서,
    상기 시험 모드로 선택된 기능 블록이 상기 정규 모드로 변경되기 전에, 기능 블록에 대한 초기화를 실행하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
  11. 청구항 7에 있어서,
    상기 시험결과를 외부에 보고 혹은 표시하는 단계 (g) 후에,
    상기 정규 모드로 선택된 기능 블록은, 정해진 기간 동안 계속해서 정상 동작을 실행하는 것을 특징으로 하는 반도체 소자의 자체 진단 방법.
KR1020140018427A 2013-09-24 2014-12-19 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 KR101482940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/709,143 US10147476B2 (en) 2014-12-19 2015-05-11 Semiconductor device, semiconductor system with the semiconductor device and method of driving the semiconductor system capable of performing refresh operations in units of groups of semiconductor devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130113358 2013-09-24
KR20130113358 2013-09-24

Publications (1)

Publication Number Publication Date
KR101482940B1 true KR101482940B1 (ko) 2015-01-14

Family

ID=52589075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018427A KR101482940B1 (ko) 2013-09-24 2014-12-19 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법

Country Status (1)

Country Link
KR (1) KR101482940B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529858B1 (ko) * 2022-09-26 2023-05-08 한화시스템 주식회사 도심 항공 모빌리티를 위한 전자장비 진단장치, 이를 포함하는 비행운송체 제어시스템, 및 전자장비 진단방법
WO2024147381A1 (ko) * 2023-01-05 2024-07-11 엘지전자 주식회사 전자 장치 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217077A (ja) * 2000-12-28 2002-08-02 Applied Materials Inc 情報提供装置、半導体製造システム、および半導体装置を製造する方法
KR20030030891A (ko) * 2001-10-12 2003-04-18 선 마이크로시스템즈 인코퍼레이티드 이중 방식 주문형 반도체 내장형 자기진단 제어기
KR20090111324A (ko) * 2007-03-29 2009-10-26 가부시키가이샤 어드밴티스트 시험 장치 및 전자 디바이스
US20110302467A1 (en) * 2010-06-03 2011-12-08 Sunplus Technology Co., Ltd. Memory test system with advance features for completed memory system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217077A (ja) * 2000-12-28 2002-08-02 Applied Materials Inc 情報提供装置、半導体製造システム、および半導体装置を製造する方法
KR20030030891A (ko) * 2001-10-12 2003-04-18 선 마이크로시스템즈 인코퍼레이티드 이중 방식 주문형 반도체 내장형 자기진단 제어기
KR20090111324A (ko) * 2007-03-29 2009-10-26 가부시키가이샤 어드밴티스트 시험 장치 및 전자 디바이스
US20110302467A1 (en) * 2010-06-03 2011-12-08 Sunplus Technology Co., Ltd. Memory test system with advance features for completed memory system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529858B1 (ko) * 2022-09-26 2023-05-08 한화시스템 주식회사 도심 항공 모빌리티를 위한 전자장비 진단장치, 이를 포함하는 비행운송체 제어시스템, 및 전자장비 진단방법
WO2024147381A1 (ko) * 2023-01-05 2024-07-11 엘지전자 주식회사 전자 장치 및 그 동작 방법

Similar Documents

Publication Publication Date Title
CN103197232B (zh) 用于诊断集成电路的方法和装置
KR100989084B1 (ko) 제어 장치
US10281525B2 (en) Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests
JP5608409B2 (ja) 自己診断システム及び検査回路判定方法
KR101482940B1 (ko) 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법
US5613064A (en) Output network for a fault tolerant control system
US7895489B2 (en) Matrix system and method for debugging scan structure
JPS626247B2 (ko)
JP4842876B2 (ja) 故障診断装置及び故障診断方法
JP2003068865A (ja) 半導体デバイスの自己診断方法および装置
KR101619741B1 (ko) 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치
US7847574B2 (en) Semiconductor device
US20020149980A1 (en) Built-in programmable self-diagnostic circuit for SRAM unit
US20160187424A1 (en) Apparatus for fault injection to semiconductor chip having diagnostic function
KR101482941B1 (ko) 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법
KR101756721B1 (ko) 엔진 제어장치의 고장코드 제어시스템 및 제어방법
KR102087343B1 (ko) FPGA(field programmable gate array)를 이용한 정밀 하네스 검사 방법
KR20120127044A (ko) 제어봉제어계통 고장진단 장치 및 그 방법
KR101072810B1 (ko) 자동차용 ａｓｉｃ의 자가 진단 장치
JP7554686B2 (ja) プログラマブルロジックデバイス診断方法および診断装置
JP2005121399A (ja) バーンインシステムおよびバーンイン試験方法
US20200300915A1 (en) Semiconductor device, method for diagnosing semiconductor device, and diagnosis program for semiconductor device
JP2008203073A (ja) 半導体試験装置
KR100829548B1 (ko) 웨이퍼 번인 시스템의 ｄｃ 아웃 릴레이의 자가 진단 장치
JPH052044A (ja) 半導体試験装置の自己診断装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140218

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190103

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200106

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210105

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220104

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230103

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240103

Start annual number: 10

End annual number: 10