JPH052044A - 半導体試験装置の自己診断装置 - Google Patents
半導体試験装置の自己診断装置Info
- Publication number
- JPH052044A JPH052044A JP3153140A JP15314091A JPH052044A JP H052044 A JPH052044 A JP H052044A JP 3153140 A JP3153140 A JP 3153140A JP 15314091 A JP15314091 A JP 15314091A JP H052044 A JPH052044 A JP H052044A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- control circuit
- diagnosis
- pulse
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【構成】 半導体素子の動作を試験するために用いられ
制御手段(汎用コントロール回路9及び制御回路12)
を有する半導体試験装置1と、半導体試験装置1に接続
され制御手段の指令に従って半導体試験装置1の機能を
診断する診断ボード2′とを備えた半導体試験装置の自
己診断装置において、診断ボード2′が、内部の論理が
変更可能な可変論理回路素子13を有することを特徴と
している。 【効果】 診断が短時間に行え、故障箇所の特定と故障
の種類の特定とが容易な半導体試験装置の自己診断装置
が得られる効果がある。
制御手段(汎用コントロール回路9及び制御回路12)
を有する半導体試験装置1と、半導体試験装置1に接続
され制御手段の指令に従って半導体試験装置1の機能を
診断する診断ボード2′とを備えた半導体試験装置の自
己診断装置において、診断ボード2′が、内部の論理が
変更可能な可変論理回路素子13を有することを特徴と
している。 【効果】 診断が短時間に行え、故障箇所の特定と故障
の種類の特定とが容易な半導体試験装置の自己診断装置
が得られる効果がある。
Description
【0001】
【産業上の利用分野】この発明は、接続される診断手段
によって自己診断を行う半導体試験装置の自己診断装置
に関するものである。
によって自己診断を行う半導体試験装置の自己診断装置
に関するものである。
【0002】
【従来の技術】図3は一般的な半導体試験装置を示す構
成図である。図において、2aは動作を試験される半導
体素子(以下、供試半導体素子という)を半導体試験装
置に接続するためのIC試験用ボード、3は半導体試験
装置とIC試験用ボード2aとを接続するポゴピン、8
は回路を搭載するパフォーマンスボード、14は供試半
導体素子が挿入されるICソケット、15はICソケッ
ト14を搭載するD.U.T.ボード、16はパフォーマ
ンスボード8及びD.U.T.ボード15の間の配線、1
7は半導体試験装置のテストヘッドである。
成図である。図において、2aは動作を試験される半導
体素子(以下、供試半導体素子という)を半導体試験装
置に接続するためのIC試験用ボード、3は半導体試験
装置とIC試験用ボード2aとを接続するポゴピン、8
は回路を搭載するパフォーマンスボード、14は供試半
導体素子が挿入されるICソケット、15はICソケッ
ト14を搭載するD.U.T.ボード、16はパフォーマ
ンスボード8及びD.U.T.ボード15の間の配線、1
7は半導体試験装置のテストヘッドである。
【0003】続いて、一般的な半導体試験装置が供試半
導体素子の試験をする際の動作について説明する。ま
ず、供試半導体素子をICソケット14に挿入し、半導
体試験装置側からテストヘッド17を介して、供試半導
体素子の入力端子に適当な信号を送出する。この信号に
応答して、供試半導体素子は出力端子からテストヘッド
17に信号を送出してくる。半導体試験装置は、この信
号をテストヘッド17から受け取り、供試半導体素子の
機能が正常であると仮定した場合の信号と比較すること
により、供試半導体素子が正常か否かを判定する。
導体素子の試験をする際の動作について説明する。ま
ず、供試半導体素子をICソケット14に挿入し、半導
体試験装置側からテストヘッド17を介して、供試半導
体素子の入力端子に適当な信号を送出する。この信号に
応答して、供試半導体素子は出力端子からテストヘッド
17に信号を送出してくる。半導体試験装置は、この信
号をテストヘッド17から受け取り、供試半導体素子の
機能が正常であると仮定した場合の信号と比較すること
により、供試半導体素子が正常か否かを判定する。
【0004】図4は従来の半導体試験装置の自己診断装
置を示す構成図であり、8は前述と同様のものである。
図において、1は前述の半導体試験装置と同様のもので
あり、自己診断を施される。2は半導体試験装置1に接
続される診断ボードであり、診断手段を構成している。
診断ボード2は、前述のIC試験用ボード2aと同じ形
をしており、IC試験用ボード2aと入れ換えて使用さ
れる。
置を示す構成図であり、8は前述と同様のものである。
図において、1は前述の半導体試験装置と同様のもので
あり、自己診断を施される。2は半導体試験装置1に接
続される診断ボードであり、診断手段を構成している。
診断ボード2は、前述のIC試験用ボード2aと同じ形
をしており、IC試験用ボード2aと入れ換えて使用さ
れる。
【0005】3a〜3fは半導体試験装置1及び診断ボ
ード2を接続し、両者の間でパルス信号の受け渡しを行
うポゴピン(内部にあるバネの接触圧により接続される
ピン)であり、以下では、ポゴピン3a〜3fに接続さ
れる、あるいは対応する部品を、それぞれ添字a〜fに
よって示す。4a〜4fは半導体試験装置1側から診断
ボード2側にパルス信号を送出するパルスドライバ、5
a〜5fは診断ボード2側から送出されてくるパルス信
号を取り込むコンパレータ、6a〜6fはそれぞれポゴ
ピン3a〜3fを他のポゴピンと接続するリレー、7a
〜7fはそれぞれリレー6a〜6fを駆動する駆動コイ
ルである。
ード2を接続し、両者の間でパルス信号の受け渡しを行
うポゴピン(内部にあるバネの接触圧により接続される
ピン)であり、以下では、ポゴピン3a〜3fに接続さ
れる、あるいは対応する部品を、それぞれ添字a〜fに
よって示す。4a〜4fは半導体試験装置1側から診断
ボード2側にパルス信号を送出するパルスドライバ、5
a〜5fは診断ボード2側から送出されてくるパルス信
号を取り込むコンパレータ、6a〜6fはそれぞれポゴ
ピン3a〜3fを他のポゴピンと接続するリレー、7a
〜7fはそれぞれリレー6a〜6fを駆動する駆動コイ
ルである。
【0006】9はパフォーマンスボード8に搭載されて
いるリレー6a〜6f等の回路を制御する汎用コントロ
ール回路、10はパルスドライバ4a〜4fに信号を送
出する信号発生器、11はコンパレータ5a〜5fから
受け取る信号がハイレベルかローレベルかを判別する信
号判別器である。12は汎用コントロール回路9、信号
発生器10及び信号判別器11を制御する制御回路であ
り、内部にCPU、メモリ等を備えている。汎用コント
ロール回路9及び制御回路12は制御手段を構成してい
る。なお、汎用コントロール回路9の出力信号はポゴピ
ンを介して診断ボード2側に送出されており、診断ボー
ド2の接地線もポゴピンを介して半導体試験装置1側で
接地されている。
いるリレー6a〜6f等の回路を制御する汎用コントロ
ール回路、10はパルスドライバ4a〜4fに信号を送
出する信号発生器、11はコンパレータ5a〜5fから
受け取る信号がハイレベルかローレベルかを判別する信
号判別器である。12は汎用コントロール回路9、信号
発生器10及び信号判別器11を制御する制御回路であ
り、内部にCPU、メモリ等を備えている。汎用コント
ロール回路9及び制御回路12は制御手段を構成してい
る。なお、汎用コントロール回路9の出力信号はポゴピ
ンを介して診断ボード2側に送出されており、診断ボー
ド2の接地線もポゴピンを介して半導体試験装置1側で
接地されている。
【0007】次に、図4に示した従来の半導体試験装置
の自己診断装置の動作について、図5のフローチャート
を参照しながら説明する。
の自己診断装置の動作について、図5のフローチャート
を参照しながら説明する。
【0008】まず、制御回路12内のメモリに、図示し
ない手段によって診断プログラムをロードする(ステッ
プS1)。続いて、半導体試験装置1に診断ボード2を
装着し(図4は装着された状態を示す)、診断プログラ
ムを実行する(ステップS2)。
ない手段によって診断プログラムをロードする(ステッ
プS1)。続いて、半導体試験装置1に診断ボード2を
装着し(図4は装着された状態を示す)、診断プログラ
ムを実行する(ステップS2)。
【0009】診断プログラムの実行は次のように行われ
る。制御回路12の指令を受けた汎用コントロール回路
9によって、駆動コイル7a〜7fのうちのいくつかが
励磁されリレー6a〜6fが駆動されて、パルスドライ
バ4a〜4f及びコンパレータ5a〜5fの間が適当に
接続される。また、制御回路12の指令を受けた図示し
ない回路によって、パルスドライバ4a〜4f及びコン
パレータ5a〜5fのうちのいくつかがアクティブにさ
れる。続いて、アクティブにされたパルスドライバから
パルス信号を出力し、そのパルスドライバに接続されア
クティブにされたコンパレータによって取り込み、元の
パルス信号の波形と取り込み後のパルス信号の波形とを
比較することにより、動作したパルスドライバ、コンパ
レータ等の機能を診断する。
る。制御回路12の指令を受けた汎用コントロール回路
9によって、駆動コイル7a〜7fのうちのいくつかが
励磁されリレー6a〜6fが駆動されて、パルスドライ
バ4a〜4f及びコンパレータ5a〜5fの間が適当に
接続される。また、制御回路12の指令を受けた図示し
ない回路によって、パルスドライバ4a〜4f及びコン
パレータ5a〜5fのうちのいくつかがアクティブにさ
れる。続いて、アクティブにされたパルスドライバから
パルス信号を出力し、そのパルスドライバに接続されア
クティブにされたコンパレータによって取り込み、元の
パルス信号の波形と取り込み後のパルス信号の波形とを
比較することにより、動作したパルスドライバ、コンパ
レータ等の機能を診断する。
【0010】たとえば、駆動コイル7a及び7bのみが
励磁され、パルスドライバ4a及びコンパレータ5aの
うちパルスドライバ4aのみがアクティブにされ、パル
スドライバ4b及びコンパレータ5bのうちコンパレー
タ5bのみがアクティブにされる。続いて、制御回路1
2の指令を受けた信号発生器10が発生した信号がパル
スドライバ4aから出力され、ポゴピン3a、リレー6
a、リレー6b及びポゴピン3bを介してコンパレータ
5bに取り込まれる。信号判別器11は、制御回路12
の指令によって、コンパレータ5bが取り込んだパルス
信号のレベルを判別する。さらに、制御回路12は、パ
ルスドライバ4aが出力したパルス信号の波形とコンパ
レータ5bが取り込んだパルス信号の波形とを比較し、
これらのパルス信号の波形が異なっていれば、パルスド
ライバ4a、コンパレータ5b、ポゴピン3a、3b、
信号発生器10の動作箇所あるいは信号判別器11の動
作箇所のどれかが正常でないと判定する。
励磁され、パルスドライバ4a及びコンパレータ5aの
うちパルスドライバ4aのみがアクティブにされ、パル
スドライバ4b及びコンパレータ5bのうちコンパレー
タ5bのみがアクティブにされる。続いて、制御回路1
2の指令を受けた信号発生器10が発生した信号がパル
スドライバ4aから出力され、ポゴピン3a、リレー6
a、リレー6b及びポゴピン3bを介してコンパレータ
5bに取り込まれる。信号判別器11は、制御回路12
の指令によって、コンパレータ5bが取り込んだパルス
信号のレベルを判別する。さらに、制御回路12は、パ
ルスドライバ4aが出力したパルス信号の波形とコンパ
レータ5bが取り込んだパルス信号の波形とを比較し、
これらのパルス信号の波形が異なっていれば、パルスド
ライバ4a、コンパレータ5b、ポゴピン3a、3b、
信号発生器10の動作箇所あるいは信号判別器11の動
作箇所のどれかが正常でないと判定する。
【0011】そして、制御回路12は、この一連の作業
をパルスドライバ4a〜4f及びコンパレータ5a〜5
fの全ての組み合わせ(この組み合わせは非常に多い)
について実行し、パルスドライバ4a〜4f、コンパレ
ータ5a〜5f、ポゴピン3a〜3f、信号発生器10
及び信号判別器11の機能を診断する。このとき、リレ
ー6a〜6fの各一端が接続されているので、この診断
を並列に同時進行的に行うことはできず、図4に示した
リレー接続関係は変更できない。また、この一連の作業
中には、パルスドライバ4a〜4f及びコンパレータ5
a〜5fの組み合わせ毎に、診断結果メッセージが図示
しない表示装置より表示される。
をパルスドライバ4a〜4f及びコンパレータ5a〜5
fの全ての組み合わせ(この組み合わせは非常に多い)
について実行し、パルスドライバ4a〜4f、コンパレ
ータ5a〜5f、ポゴピン3a〜3f、信号発生器10
及び信号判別器11の機能を診断する。このとき、リレ
ー6a〜6fの各一端が接続されているので、この診断
を並列に同時進行的に行うことはできず、図4に示した
リレー接続関係は変更できない。また、この一連の作業
中には、パルスドライバ4a〜4f及びコンパレータ5
a〜5fの組み合わせ毎に、診断結果メッセージが図示
しない表示装置より表示される。
【0012】ステップS2の結果に応じて(ステップ
S3)、「故障なし」と判定された場合には自己診断動
作は終了する。一方、「故障あり」と判定された場合に
は、人手によって、診断結果メッセージを元に故障箇所
が推測、判断され、さらに修理される(ステップ
S4)。
S3)、「故障なし」と判定された場合には自己診断動
作は終了する。一方、「故障あり」と判定された場合に
は、人手によって、診断結果メッセージを元に故障箇所
が推測、判断され、さらに修理される(ステップ
S4)。
【0013】
【発明が解決しようとする課題】従来の半導体試験装置
の自己診断装置は以上のように構成されているので、故
障箇所を特定するためには非常に多くの診断回数が必要
であり、長時間を要するという問題点があった。また、
故障しているパルスドライバを用いて診断されたコンパ
レータその他の部分は故障していると判定され、同様
に、故障しているコンパレータを用いて診断されたパル
スドライバその他の部分は故障していると判定されてし
まうため、故障箇所の特定が困難であるという問題点も
あった。
の自己診断装置は以上のように構成されているので、故
障箇所を特定するためには非常に多くの診断回数が必要
であり、長時間を要するという問題点があった。また、
故障しているパルスドライバを用いて診断されたコンパ
レータその他の部分は故障していると判定され、同様
に、故障しているコンパレータを用いて診断されたパル
スドライバその他の部分は故障していると判定されてし
まうため、故障箇所の特定が困難であるという問題点も
あった。
【0014】この発明は上記のような問題点を解決する
ためになされたもので、診断が短時間に行え、故障箇所
の特定と故障の種類の特定とが容易な半導体試験装置の
自己診断装置を得ることを目的とする。
ためになされたもので、診断が短時間に行え、故障箇所
の特定と故障の種類の特定とが容易な半導体試験装置の
自己診断装置を得ることを目的とする。
【0015】
【課題を解決するための手段】この発明に係る半導体試
験装置の自己診断装置は、診断手段が、内部の論理が変
更可能な可変論理回路を有するものである。
験装置の自己診断装置は、診断手段が、内部の論理が変
更可能な可変論理回路を有するものである。
【0016】
【作用】この発明においては、半導体試験装置内の制御
手段がプログラムに従って、先ず、可変論理回路の論理
を変更し、次に、半導体試験装置及び診断手段の間で適
当な信号の送受信を行わせて半導体試験装置の診断を行
う。
手段がプログラムに従って、先ず、可変論理回路の論理
を変更し、次に、半導体試験装置及び診断手段の間で適
当な信号の送受信を行わせて半導体試験装置の診断を行
う。
【0017】
実施例1.図1はこの発明の実施例1を示す構成図であ
る。1、3a〜3f、4a〜4f、5a〜5f、8〜1
2は前述と同様のものであり、2′は診断ボード2に対
応している。13は、汎用コントロール回路9の指令に
よって内部に任意の論理回路を構成できる可変論理回路
素子であり、ポゴピン3a〜3fが接続されており、ま
た、可変論理回路を構成している
る。1、3a〜3f、4a〜4f、5a〜5f、8〜1
2は前述と同様のものであり、2′は診断ボード2に対
応している。13は、汎用コントロール回路9の指令に
よって内部に任意の論理回路を構成できる可変論理回路
素子であり、ポゴピン3a〜3fが接続されており、ま
た、可変論理回路を構成している
【0018】次に、図1に示したこの発明の実施例1の
動作について、図2のフローチャートを参照しながら説
明する。
動作について、図2のフローチャートを参照しながら説
明する。
【0019】前述と同様に、制御回路12内のメモリに
図示しない手段によって診断プログラムをロードし(ス
テップS1)、半導体試験装置1に診断ボード2を装着
する(ステップS2′)。診断プログラムによって以下
の動作が行われる。
図示しない手段によって診断プログラムをロードし(ス
テップS1)、半導体試験装置1に診断ボード2を装着
する(ステップS2′)。診断プログラムによって以下
の動作が行われる。
【0020】まず、パルスドライバ4a〜4fから信号
を送出し、診断ボード2′は通さずに、それぞれコンパ
レータ5a〜5fによって取り込み、このときの信号の
送受信が正確に行われたかを判定することにより、パル
スドライバ4a〜4f及びコンパレータ5a〜5fの基
本的な動作の診断を行う(ステップS5)。
を送出し、診断ボード2′は通さずに、それぞれコンパ
レータ5a〜5fによって取り込み、このときの信号の
送受信が正確に行われたかを判定することにより、パル
スドライバ4a〜4f及びコンパレータ5a〜5fの基
本的な動作の診断を行う(ステップS5)。
【0021】ステップS5の結果、正常と判定された1
つあるいは複数のパルスドライバからシリアルあるいは
パラレルのパルス信号を送出し、可変論理回路素子13
を標準の論理回路の構成にする(ステップS6)。以下
では、可変論理回路素子13の構成を所定の論理回路の
構成にすることを「ダウンロード」という。
つあるいは複数のパルスドライバからシリアルあるいは
パラレルのパルス信号を送出し、可変論理回路素子13
を標準の論理回路の構成にする(ステップS6)。以下
では、可変論理回路素子13の構成を所定の論理回路の
構成にすることを「ダウンロード」という。
【0022】続いて、上記の標準の論理回路用に作成さ
れた標準診断サブプログラムが次のように実行される
(ステップS7)。前述と同様に、制御回路12の指令
を受けた図示しない回路によって、パルスドライバ4a
〜4f及びコンパレータ5a〜5fのうちのいくつかが
アクティブにされる。アクティブにされたパルスドライ
バから出力されるパルスの波形を、そのパルスドライバ
に接続されているアクティブにされたコンパレータによ
って受け取り、送信波形及び受信波形を比較することに
より、このとき動作したポゴピン、パルスドライバ、コ
ンパレータ並びに信号発生器10及び信号判別器11の
動作箇所の機能を診断する。この診断は、パルスドライ
バ4a〜4f及びコンパレータ5a〜5fの複数の組に
おいて、前述とは異なり、同時進行的に行われる。
れた標準診断サブプログラムが次のように実行される
(ステップS7)。前述と同様に、制御回路12の指令
を受けた図示しない回路によって、パルスドライバ4a
〜4f及びコンパレータ5a〜5fのうちのいくつかが
アクティブにされる。アクティブにされたパルスドライ
バから出力されるパルスの波形を、そのパルスドライバ
に接続されているアクティブにされたコンパレータによ
って受け取り、送信波形及び受信波形を比較することに
より、このとき動作したポゴピン、パルスドライバ、コ
ンパレータ並びに信号発生器10及び信号判別器11の
動作箇所の機能を診断する。この診断は、パルスドライ
バ4a〜4f及びコンパレータ5a〜5fの複数の組に
おいて、前述とは異なり、同時進行的に行われる。
【0023】例えば、可変論理回路素子13を、ポゴピ
ン3aへの入力をポゴピン3bから、ポゴピン3cへの
入力をポゴピン3dから、また、ポゴピン3eへの入力
をポゴピン3fから、そのまま出力するような構成に
し、パルスドライバ4a、4c、4eからのパルス信号
を、それぞれコンパレータ5b、5d、5fから、同時
進行的に取り込む。
ン3aへの入力をポゴピン3bから、ポゴピン3cへの
入力をポゴピン3dから、また、ポゴピン3eへの入力
をポゴピン3fから、そのまま出力するような構成に
し、パルスドライバ4a、4c、4eからのパルス信号
を、それぞれコンパレータ5b、5d、5fから、同時
進行的に取り込む。
【0024】ステップS7の診断の結果(ステップ
S8)、「故障なし」と判定されたときには、診断プロ
グラムの動作は終了する。一方、「故障あり」と判定さ
れたときには、制御回路12は、ステップS7の結果か
ら故障箇所を推測する(ステップS9)。
S8)、「故障なし」と判定されたときには、診断プロ
グラムの動作は終了する。一方、「故障あり」と判定さ
れたときには、制御回路12は、ステップS7の結果か
ら故障箇所を推測する(ステップS9)。
【0025】制御回路12は、ステップS9の結果、故
障していると推測された箇所の詳細な診断するのに最適
な論理回路を、ステップS5及びS7で正常と判定された
パルスドライバを用いてダウンロードする(ステップS
10)。続いて、この論理回路用に作成された詳細診断サ
ブプログラムを実行し、故障箇所と故障の種類とを特定
する(ステップS11)。ステップS9〜S11は、故障箇
所と故障の種類とが特定されるまで必要に応じて何回か
実行される。
障していると推測された箇所の詳細な診断するのに最適
な論理回路を、ステップS5及びS7で正常と判定された
パルスドライバを用いてダウンロードする(ステップS
10)。続いて、この論理回路用に作成された詳細診断サ
ブプログラムを実行し、故障箇所と故障の種類とを特定
する(ステップS11)。ステップS9〜S11は、故障箇
所と故障の種類とが特定されるまで必要に応じて何回か
実行される。
【0026】以上で診断プログラムの実行が終了し、人
手によって故障箇所が修理される(ステップS12)。
手によって故障箇所が修理される(ステップS12)。
【0027】
【発明の効果】以上のようにこの発明によれば、診断手
段が、内部の論理が変更可能な可変論理回路を有するの
で、診断が短時間に行え、故障箇所の特定と故障の種類
の特定とが容易な半導体試験装置の自己診断装置が得ら
れる効果がある。
段が、内部の論理が変更可能な可変論理回路を有するの
で、診断が短時間に行え、故障箇所の特定と故障の種類
の特定とが容易な半導体試験装置の自己診断装置が得ら
れる効果がある。
【図1】この発明の実施例1を示す構成図である。
【図2】この発明の実施例1の動作を示すフローチャー
トである。
トである。
【図3】一般的な半導体試験装置を示す構成図である。
【図4】従来の半導体試験装置の自己診断装置を示す構
成図である。
成図である。
【図5】従来の半導体試験装置の自己診断装置の動作を
示すフローチャートである。
示すフローチャートである。
1 半導体試験装置 2′ 診断ボード 9 汎用コントロール回路 12 制御回路 13 可変論理回路素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年1月27日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】9はパフォーマンスボード8に搭載されて
いるリレー6a〜6f等の回路を制御する汎用コントロ
ール回路、10はパルスドライバ4a〜4fに信号を送
出する信号発生器、11はコンパレータ5a〜5fから
受け取る信号がハイレベルかローレベルかを判別する信
号判別器である。12は汎用コントロール回路9、信号
発生器10及び信号判別器11を制御する制御回路であ
り、内部にCPU、メモリ等を備えている。汎用コント
ロール回路9及び制御回路12は汎用制御手段を構成し
ている。なお、汎用コントロール回路9の出力信号はポ
ゴピンを介して診断ボード2側に送出されており、診断
ボード2の接地線もポゴピンを介して半導体試験装置1
側で接地されている。
いるリレー6a〜6f等の回路を制御する汎用コントロ
ール回路、10はパルスドライバ4a〜4fに信号を送
出する信号発生器、11はコンパレータ5a〜5fから
受け取る信号がハイレベルかローレベルかを判別する信
号判別器である。12は汎用コントロール回路9、信号
発生器10及び信号判別器11を制御する制御回路であ
り、内部にCPU、メモリ等を備えている。汎用コント
ロール回路9及び制御回路12は汎用制御手段を構成し
ている。なお、汎用コントロール回路9の出力信号はポ
ゴピンを介して診断ボード2側に送出されており、診断
ボード2の接地線もポゴピンを介して半導体試験装置1
側で接地されている。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】
【発明が解決しようとする課題】従来の半導体試験装置
の自己診断装置は以上のように構成されているので、故
障箇所を特定するためには非常に多くの診断回数と組み
合わせとが必要であり、長時間を要するという問題点が
あった。また、故障しているパルスドライバを用いて診
断されたコンパレータその他の部分は故障していると判
定され、同様に、故障しているコンパレータを用いて診
断されたパルスドライバその他の部分は故障していると
判定されてしまうため、故障箇所の特定が困難であると
いう問題点もあった。
の自己診断装置は以上のように構成されているので、故
障箇所を特定するためには非常に多くの診断回数と組み
合わせとが必要であり、長時間を要するという問題点が
あった。また、故障しているパルスドライバを用いて診
断されたコンパレータその他の部分は故障していると判
定され、同様に、故障しているコンパレータを用いて診
断されたパルスドライバその他の部分は故障していると
判定されてしまうため、故障箇所の特定が困難であると
いう問題点もあった。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】
【作用】この発明においては、半導体試験装置内の汎用
制御手段がプログラムに従って、先ず、可変論理回路の
論理を変更し、次に、半導体試験装置及び診断手段の間
で適当な信号の送受信を行わせて半導体試験装置の診断
を行う。
制御手段がプログラムに従って、先ず、可変論理回路の
論理を変更し、次に、半導体試験装置及び診断手段の間
で適当な信号の送受信を行わせて半導体試験装置の診断
を行う。
Claims (1)
- 【特許請求の範囲】 【請求項1】 半導体素子の動作を試験するために用い
られ制御手段を有する半導体試験装置と、前記半導体試
験装置に接続され前記制御手段の指令に従って前記半導
体試験装置の機能を診断する診断手段とを備えた半導体
試験装置の自己診断装置において、前記診断手段が、内
部の論理が変更可能な可変論理回路を有することを特徴
とする半導体試験装置の自己診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3153140A JPH052044A (ja) | 1991-06-25 | 1991-06-25 | 半導体試験装置の自己診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3153140A JPH052044A (ja) | 1991-06-25 | 1991-06-25 | 半導体試験装置の自己診断装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH052044A true JPH052044A (ja) | 1993-01-08 |
Family
ID=15555889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3153140A Pending JPH052044A (ja) | 1991-06-25 | 1991-06-25 | 半導体試験装置の自己診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH052044A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009264817A (ja) * | 2008-04-23 | 2009-11-12 | Yokogawa Electric Corp | 半導体試験装置の診断ボード |
JP2020134157A (ja) * | 2019-02-13 | 2020-08-31 | 株式会社デンソーウェーブ | Plc用リレーの故障診断回路 |
KR102326670B1 (ko) * | 2020-07-14 | 2021-11-16 | 주식회사 엑시콘 | 진단 디바이스가 구비된 반도체 디바이스 테스트 장치 |
-
1991
- 1991-06-25 JP JP3153140A patent/JPH052044A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009264817A (ja) * | 2008-04-23 | 2009-11-12 | Yokogawa Electric Corp | 半導体試験装置の診断ボード |
JP2020134157A (ja) * | 2019-02-13 | 2020-08-31 | 株式会社デンソーウェーブ | Plc用リレーの故障診断回路 |
KR102326670B1 (ko) * | 2020-07-14 | 2021-11-16 | 주식회사 엑시콘 | 진단 디바이스가 구비된 반도체 디바이스 테스트 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6393591B1 (en) | Method for remotely testing microelectronic device over the internet | |
EP0087212B1 (en) | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like | |
JP3252907B2 (ja) | 車両における複数の制御装置の機能監視装置 | |
US20070061621A1 (en) | Fault diagnosis apparatus and method for system-on-chip (SoC) and SoC in which fault is capable of being diagnosed | |
US4551837A (en) | High speed operational recurring signature evaluator for digital equipment tester | |
JPH052044A (ja) | 半導体試験装置の自己診断装置 | |
JP2003068865A (ja) | 半導体デバイスの自己診断方法および装置 | |
JPH10115662A (ja) | 半導体集積論理回路のテスト回路 | |
JP3237584B2 (ja) | Fpga/pldの信号まわり込みチェック回路 | |
US7721260B2 (en) | Embedded Test I/O Engine | |
JP2003027981A (ja) | 車両用故障診断装置 | |
US7243318B1 (en) | Integrated test processor (ITP) for a system on chip (SOC) that includes a network on chip (NOC) | |
KR101482940B1 (ko) | 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 | |
KR101619741B1 (ko) | 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치 | |
US6367028B1 (en) | Self diagnosing communications bus and method of operating same | |
EP3040730A2 (en) | Apparatus for testing semiconductor chip having built-in self test function | |
JPH1164450A (ja) | 半導体試験装置 | |
JPH04313084A (ja) | 半導体テストシステム | |
KR19990024602A (ko) | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 | |
CN213092163U (zh) | 一种基于ecu测试主板的应用扩展板卡 | |
JPH04198733A (ja) | 車両用故障診断装置 | |
JPS5810853A (ja) | 集積回路 | |
JP2585839Y2 (ja) | 半導体試験装置 | |
JPH08278924A (ja) | アダプタ診断システム | |
KR20000041836A (ko) | 무선반송장비의 자기 진단 방법 |