JP2009264817A - 半導体試験装置の診断ボード - Google Patents

半導体試験装置の診断ボード Download PDF

Info

Publication number
JP2009264817A
JP2009264817A JP2008112218A JP2008112218A JP2009264817A JP 2009264817 A JP2009264817 A JP 2009264817A JP 2008112218 A JP2008112218 A JP 2008112218A JP 2008112218 A JP2008112218 A JP 2008112218A JP 2009264817 A JP2009264817 A JP 2009264817A
Authority
JP
Japan
Prior art keywords
connector
path
power supply
board
measurement card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008112218A
Other languages
English (en)
Other versions
JP5040790B2 (ja
Inventor
Akira Moriyama
顕 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008112218A priority Critical patent/JP5040790B2/ja
Publication of JP2009264817A publication Critical patent/JP2009264817A/ja
Application granted granted Critical
Publication of JP5040790B2 publication Critical patent/JP5040790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】接点不良を精度良く検出することが可能な半導体試験装置の診断ボードを実現する。
【解決手段】出力電流の供給経路が独立していると共に戻り経路が共通化された複数の電源を有する測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、電源毎に電気的に独立した出力電流用の経路を設ける。
【選択図】 図1

Description

本発明は、複数の電源をパフォーマンスボード(PFB:Performance Board)へ供給し、これら電源の戻り経路を共通としている測定カードと前記パフォーマンスボードとの経路診断に使用される半導体試験装置の診断ボードに関し、特に接点不良を精度良く検出することが可能な半導体試験装置の診断ボードに関する。
半導体試験装置はその機能が正常に動作するか否かの診断を定期的に行う。一般に、被試験デバイス(以下、DUT(Device Under Test)という)を試験する時にはパフォーマンスボードをテストヘッドに実装するが、診断時には診断ボードをテストヘッドに実装して診断を行う。
従来の半導体試験装置の診断ボードに関連する先行技術文献としては次のようなものがある。
特開平5−002044号公報
図4はこのような従来の半導体試験装置のテストヘッド部を説明する説明図である。図4(A)を用いてテストヘッド部の構成を説明する。パフォーマンスボード1はDUT(図示せず)とテストヘッド2に実装されるカード間で授受される信号を中継する。テストヘッド2には測定カード3が実装される。測定カード3はコネクタCN1およびコネクタCN2を経由してパフォーマンスボード1へ電力を供給し、供給された電力はコネクタCN3を経由して測定カード3へ戻る。パフォーマンスボード1へ供給された電力は、パフォーマンスボード1上の回路で使用されたり、パフォーマンスボード1を経由してDUT(図示せず)へ供給される。
図4(B)にパフォーマンスボード1と測定カード3の回路の一例を示す。パフォーマンスボード1には負荷Load1および負荷Load2が実装されている。負荷Load1の一端はコネクタCN1の2つの接点に接続され、負荷Load2の一端はコネクタCN2の2つの接点に接続される。負荷Load1の他端および負荷Load2の他端はコネクタCN3の4つの接点に接続される。コネクタCN1〜CN3はパフォーマンスボード1と測定カード3とを電気的に接続する。
コネクタCN1〜CN3は、測定カード3上の配線とは半田または圧入により電気的に接続される。コネクタCN3は、例えば、4個の接点を持ち、各接点間は電気的に絶縁されている。これらの接点は測定カード3上の配線によって、共通化されている。
測定カード3には電源E1および電源E2が実装されている。電源E1の正側端子はコネクタCN1の2つの接点に接続され、電源E2の正側端子はコネクタCN2の2つの接点に接続される。電源E1の負側端子および電源E2の負側端子はコネクタCN3の4つの接点に接続される。
このような半導体試験装置の動作について説明する。
電源E1はコネクタCN1を経由してパフォーマンスボード1上の負荷Load1へ電力を供給し、電源E2はコネクタCN2を経由してパフォーマンスボード1上の負荷Load2へ電力を供給する。電源E1からは電流I1が出力され、電源E2からは電流I2が出力される。
そして、電流I1はコネクタCN1を経由してパフォーマンスボード1上の負荷Load1へ入力され、電流I2はコネクタCN2を経由してパフォーマンスボード1上の負荷Load2へ入力される。負荷Load1から電源E1へ戻る電流I1および負荷Load2から電源E2へ戻る電流I2はコネクタCN3に入力される前に合流して電流I3となる。出力電流I3はコネクタCN3で4つの経路に分岐され、コネクタCN3を経由した後に測定カード3上の配線で再び合流する。
コネクタCN1およびコネクタCN2は複数の接点を有する。これは、コネクタ自体の小型化によって、端子それぞれの電流容量が小さくなっているため、接点を複数にすることにより、電流容量を増やしている。また、パフォーマンスボード1から電源E1および電源E2へ戻る経路として、コネクタCN3を共通で使用することで、コネクタ数を減らすことができる。ここで、コネクタCN1、コネクタCN2のように測定カード3の電源から出力電流がパフォーマンスボードへ供給される経路に使用されるコネクタを供給側コネクタ、コネクタCN3のように出力電流が測定カード3の電源へ戻る経路に使用されるコネクタを戻り側コネクタとする。
半導体試験装置の運用においては、試験前にコネクタCN1、コネクタCN2およびコネクタCN3の経路がそれぞれ正しく接続されているかを診断する。具体的には、それぞれのコネクタと測定カード3の配線を接続している半田の不良を診断する。なお、コネクタが圧入式の場合は、測定カード3の配線に接続されているスルーホールとコネクタとの接触不良を診断する。これら経路の診断を行う際にはパフォーマンスボード1の替わりに診断ボードを使用する。
図5は診断ボードの概略回路図例である。図5(A)に示す診断ボードは、図4(B)に示すパフォーマンスボード1の負荷Load1を抵抗R1に、負荷Load2を抵抗R2にそれぞれ置き換えたものである。この診断ボードを用いて、電源E1から出力される電流I1、電源E2から出力される電流I2を測定カード3上の電流計(図示せず)でそれぞれ測定することにより、測定カード3上に実装されている各コネクタがそれぞれ正しく測定カード3上の配線と電気的に接続されているかを診断する。
また、図5(B)に示す診断ボードは、図5(A)の診断ボードの抵抗R1および抵抗R2の電源E1および電源E2の正極側に接続される端子の電位を測定する経路Vdiag1および経路Vdiag2を設けたものである。この診断ボードを用いて、抵抗R1および抵抗R2の電源E1および電源E2の正極側に接続される端子の電位を測定カード3上の電圧計(図示せず)またはパフォーマンスボード1上の電圧計(図示せず)でそれぞれ測定することにより、測定カード3上に実装されている各コネクタがそれぞれ正しく測定カード3上の配線と電気的に接続されているかを診断する。
図5に示すような診断ボードを用いて経路診断を行った場合、コネクタCN3の接点が1極でも接続されていれば、診断結果は「良」判定、すなわち、経路は正常に接続されているという判定となる。例えば、コネクタCN3が1極しか接続されていない状態でDUTの試験を行うと、電流容量が不足して、パフォーマンスボード1や測定カード3のコネクタCN3が焼損するという問題があった。
従って本発明が解決しようとする課題は、接点不良を精度良く検出することが可能な半導体試験装置の診断ボードを実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
複数の電源をパフォーマンスボードへ供給すると共に前記パフォーマンスボードからの前記複数の電源の戻り経路を共通としている測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、前記複数の電源の戻り経路を分けていることを特徴とする。
本発明によれば次のような効果がある。複数の電源をパフォーマンスボードへ供給すると共に前記パフォーマンスボードからの前記複数の電源の戻り経路を共通としている測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、前記複数の電源の戻り経路を分けていることにより、電源毎の経路で接点不良を判定することができるので、従来と比較して接点不良を精度良く検出することが可能になる。
以下、本発明を図面を用いて詳細に説明する。図1は本発明に係る半導体試験装置の診断ボードの概略回路図と診断結果を説明する説明図である。
図1(A)に示す診断ボードは図5(A)に示す従来の診断ボードとほぼ同じ構成をしているが、異なる点はコネクタCN3に至る経路を分けていることである。すなわち、測定カード上の電源E1からコネクタCN1、抵抗R1を経由して戻る経路と電源E2からコネクタCN2、抵抗R2を経由して戻る経路を分けている。
具体的には、コネクタCN1−抵抗R1−経路S1−コネクタCN3の端子P1および端子P2という経路とコネクタCN2−抵抗R2−経路S2−コネクタCN3の端子P3および端子P4という経路である。なお、経路S1は抵抗R1からコネクタCN3までの経路、経路S2は抵抗R2からコネクタCN3までの経路のことをいう。また、端子P1〜P4はコネクタCN3の4つの端子のそれぞれを指している。
このような半導体試験装置の動作について説明する。
電源E1から出力した電流I1はコネクタCN1を経由して診断ボードに入り、抵抗R1、経路S1を通ってコネクタCN3の端子P1および端子P2に入る。同様に、電源E2から出力した電流I2はコネクタCN2を経由して診断ボードに入り、抵抗R2、経路S2を通ってコネクタCN3の端子P3および端子P4に入る。電流I1および電流I2は測定カードのコネクタCN3を経由して測定カード3上の配線で電流I3として合流する。
電源E1から出力される電流I1、電源E2から出力される電流I2を測定カード3上の電流計(図示せず)でそれぞれ測定することにより、測定カード3上に実装されている各コネクタがそれぞれ正しく測定カード3上の配線と電気的に接続されているかを診断する。
図1(B)に従来の診断ボードを使用した時と本発明の診断ボードを使用した時でのコネクタCN3の経路診断の結果を示す。従来は、コネクタCN3の4つの端子全てが接点不良でなければ、経路診断で「NG」の判定がされなかった。
しかし、本発明の診断ボードを使用することにより、電源E1の経路と電源E2の経路でコネクタCN3を2極ずつに分けた形での経路診断が可能になる。図1(B)では電源E1の1,2と電源E2の3,4で示されている。
具体的には、図1(B)に示すように、電源E1の端子P1,端子P2の両方が接点不良の時、または、電源E2の端子P3,端子P4の両方が接点不良の時に経路診断で「NG」と判定される。従来ではNG検出数が1に対して、本発明ではNG検出数が7となる。
なお、この経路診断ではコネクタCN3の端子P1〜端子P4が接点不良の場合、コネクタCN3の端子P1〜端子P4から配線の合流点までが電気的に導通しない場合を接点不良としている。
この結果、電源E1の経路と電源E2の経路を分けた診断ボードを使用して経路診断することにより、電源E1の経路で2極あるコネクタCN3の両方がNGの時、または、電源E2の経路で2極あるコネクタCN3の両方がNGの時に「不良」と判定されるので、従来と比較して接点不良を精度良く検出することが可能になる。
なお、図1に示す実施例において、診断ボードに抵抗R1および抵抗R2を用いているが、図2に示すように、電源E1および電源E2の出力電流I1および出力電流I2を制限できるのであれば、抵抗R1および抵抗R2をショートしてもよい。この場合、診断対象は図1に示す実施例と同様に出力電流I1および出力電流I2となる。

また、図3に示すように、電源E1および電源E2が出力電圧制御のために、フィードバック値VFB1およびフィードバック値VFB2を使用する構成であれば、これを診断対象としてもよい。具体的には、フィードバック値VFB1の電位を測定カード3上の電圧計(図示せず)で測定することにより、測定カード3上に実装されているコネクタCN1およびコネクタCN3の端子P1および端子P2がそれぞれ正しく測定カード3上の配線と電気的に接続されているかを診断する。同様に、フィードバック値VFB2の電位を測定カード3上の電圧計(図示せず)で測定することにより、測定カード3上に実装されているコネクタCN2およびコネクタCN3の端子P3および端子P4がそれぞれ正しく測定カード3上の配線と電気的に接続されているかを診断する。
また、図1および図3に示す実施例において、診断ボードに抵抗R1および抵抗R2を用いているが、必ずしもこのように限定される必要はなく、電子負荷等の電流を引けるものであればよい。
また、図1〜図3に示す実施例において、電源E1および電源E2の戻り経路をそれぞれ2つに分けて(コネクタCN3を2極ずつ使用して)いるが、必ずしもこのように限定される必要はなく、戻り経路を3つ以上に分けてもよい。同様に、電源E1および電源E2からの供給経路もそれぞれ2つに分けて(コネクタCN1およびコネクタCN2をそれぞれ2極のものを使用して)いるが、必ずしもこのように限定される必要はなく、供給経路は少なくとも1つあればよい。
また、図1〜図3に示す実施例において、測定カード3上に実装した電源を電源E1および電源E2の2つとしたが、必ずしもこのように限定される必要はなく、1つの電源から複数の電圧を出力するような電源を少なくとも1つ以上用いてもよいし、単出力の電源を3つ以上用いてもよい。
また、図1〜図3に示す実施例において、コネクタCN3を4極のコネクタとしているが、特にコネクタの極数や個数には限定されない。例えば、2極コネクタを2個用いてもよいし、3極コネクタを1ピン+2ピンのように2分割して用いてもよい。
また、図1〜図3に示す実施例において、コネクタCN1〜コネクタCN3はポゴピン(スプリングピン)、少なくとも片側にコネクタを持つケーブルハーネス、または、少なくとも片側にポゴピンを持つケーブルハーネスであってもよい。
本発明に係る半導体試験装置の診断ボードの概略回路図と診断結果を説明する説明図である。 抵抗R1および抵抗R2をショートした場合の本発明に係る半導体試験装置の診断ボードの概略回路図である。 電源E1および電源E2が出力電圧制御のためのフィードバック機能が付いた場合の本発明に係る半導体試験装置の診断ボードの概略回路図である。 従来の半導体試験装置のテストヘッド部を説明する説明図である。 診断ボードの概略回路図である。
符号の説明
1 パフォーマンスボード
2 テストヘッド
3 測定カード
CN1,CN2,CN3,CN4,CN5 コネクタ
E1,E2 電源
Load1,Load2 負荷
R1,R2 抵抗
S1,S2 経路
P1,P2,P3,P4 端子

Claims (3)

  1. 出力電流の供給経路が独立していると共に戻り経路が共通化された複数の電源を有する測定カードの経路診断に使用される半導体試験装置の診断ボードにおいて、
    前記電源毎に電気的に独立した前記出力電流用の経路を設けたことを特徴とする半導体試験装置の診断ボード。
  2. 複数の接点を有する戻り側コネクタを備え、
    前記複数の電源それぞれからの出力電流を、前記戻り側のコネクタを介して前記電源に戻すことを特徴とする請求項1記載の半導体試験装置の診断ボード。
  3. 前記測定カードは、この測定カード上の配線と前記戻り側コネクタの端子とを半田または圧入により電気的に接続されることを特徴とする請求項2記載の半導体試験装置の診断ボード。
JP2008112218A 2008-04-23 2008-04-23 半導体試験装置の診断ボード Expired - Fee Related JP5040790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008112218A JP5040790B2 (ja) 2008-04-23 2008-04-23 半導体試験装置の診断ボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008112218A JP5040790B2 (ja) 2008-04-23 2008-04-23 半導体試験装置の診断ボード

Publications (2)

Publication Number Publication Date
JP2009264817A true JP2009264817A (ja) 2009-11-12
JP5040790B2 JP5040790B2 (ja) 2012-10-03

Family

ID=41390862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008112218A Expired - Fee Related JP5040790B2 (ja) 2008-04-23 2008-04-23 半導体試験装置の診断ボード

Country Status (1)

Country Link
JP (1) JP5040790B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61767A (ja) * 1984-06-13 1986-01-06 Mitsubishi Electric Corp 異常検出装置
JPH052044A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 半導体試験装置の自己診断装置
JP2001021621A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体試験装置
JP2002090427A (ja) * 2000-09-20 2002-03-27 Advantest Corp 半導体試験装置
JP2007278852A (ja) * 2006-04-07 2007-10-25 Seiko Epson Corp 基板検査装置及び基板検査方法
JP2007302087A (ja) * 2006-05-10 2007-11-22 Hitachi Ltd コネクタのフェールセーフ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61767A (ja) * 1984-06-13 1986-01-06 Mitsubishi Electric Corp 異常検出装置
JPH052044A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 半導体試験装置の自己診断装置
JP2001021621A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体試験装置
JP2002090427A (ja) * 2000-09-20 2002-03-27 Advantest Corp 半導体試験装置
JP2007278852A (ja) * 2006-04-07 2007-10-25 Seiko Epson Corp 基板検査装置及び基板検査方法
JP2007302087A (ja) * 2006-05-10 2007-11-22 Hitachi Ltd コネクタのフェールセーフ装置

Also Published As

Publication number Publication date
JP5040790B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP2009204329A (ja) 回路ボード検査システム及び検査方法
WO2010119532A1 (ja) 検出回路及び電気回路の異常検出装置、並びに、その異常検出装置を用いる検出システム及び電子システム
JP4571076B2 (ja) 半導体装置の検査装置
JP6104578B2 (ja) 検査装置および検査方法
CN101825651A (zh) 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法
US20150212186A1 (en) Method of calibrating and operating testing system
US10084214B2 (en) Automatic switchover from cell voltage to interconnect voltage monitoring
JP2007333598A (ja) 基板検査装置
KR20140146535A (ko) 기판검사장치
JP5040790B2 (ja) 半導体試験装置の診断ボード
KR101354031B1 (ko) 임피던스 측정장치
US20120025863A1 (en) Solder joint inspection
US9581676B2 (en) Method of calibrating and debugging testing system
KR101056723B1 (ko) 휴대폰 충전기나 스위칭모드 전원공급장치용 에이징 테스트 장치
JP2009130774A (ja) 異常検知システム
KR102136612B1 (ko) 프로브 카드 모듈
JP4876026B2 (ja) 基板検査装置
JP5135611B2 (ja) テスト装置
JP4863786B2 (ja) 接触試験装置および接触試験方法
US20200386786A1 (en) Test apparatuses including probe card for testing semiconductor devices and operation methods thereof
JP6655932B2 (ja) 自己診断機能付き検査装置
JP6255833B2 (ja) 基板検査方法及び基板検査装置
JP2001242222A (ja) テストボード試験装置、及びテストボード試験方法
KR101578917B1 (ko) 순간단락 검사 장치 및 그의 검사 방법
KR101313555B1 (ko) 인쇄 회로 기판에 실장된 아이솔레이터의 검사 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170720

Year of fee payment: 5

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170720

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees