JP2002090427A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2002090427A JP2002090427A JP2000290358A JP2000290358A JP2002090427A JP 2002090427 A JP2002090427 A JP 2002090427A JP 2000290358 A JP2000290358 A JP 2000290358A JP 2000290358 A JP2000290358 A JP 2000290358A JP 2002090427 A JP2002090427 A JP 2002090427A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diagnosis
- self
- reference ground
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、基準グランドの伝送途中の接続間
違い、接触不良、コネクタの抜け等があった場合に、異
常を直接検出できる半導体試験装置を提供する。 【解決手段】 テストヘッドに自己診断用ボードを搭載
して、プログラムにより自己診断ができる半導体試験装
置において、電源電圧と基準グランド間の電圧を分圧す
る分圧手段と、該分圧手段に与える電源電圧の供給をＯ
Ｎ／ＯＦＦできるスイッチ手段と、を前記自己診断用ボ
ードに設けて、該スイッチ手段をＯＮして分圧手段によ
り分圧した電圧と、該スイッチ手段をＯＦＦした基準グ
ランドの電圧とを測定して基準グランドの伝送系の異常
を検出する解決手段。
違い、接触不良、コネクタの抜け等があった場合に、異
常を直接検出できる半導体試験装置を提供する。 【解決手段】 テストヘッドに自己診断用ボードを搭載
して、プログラムにより自己診断ができる半導体試験装
置において、電源電圧と基準グランド間の電圧を分圧す
る分圧手段と、該分圧手段に与える電源電圧の供給をＯ
Ｎ／ＯＦＦできるスイッチ手段と、を前記自己診断用ボ
ードに設けて、該スイッチ手段をＯＮして分圧手段によ
り分圧した電圧と、該スイッチ手段をＯＦＦした基準グ
ランドの電圧とを測定して基準グランドの伝送系の異常
を検出する解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、基準ＧＮＤ（グラ
ンド）の伝送系の接続状態を自己診断する機能を備えた
半導体試験装置に関する。
ンド）の伝送系の接続状態を自己診断する機能を備えた
半導体試験装置に関する。
【０００２】
【従来の技術】従来技術の例について、図３〜図６を参
照して構成と動作について説明する。最初に半導体試験
装置の全体構成の概要について説明する。図３に示すよ
うに、半導体試験装置の構成は、ワークステーション１
０と、メインフレーム２０と、テストヘッド３０と、パ
フォーマンスボード８０と、ＩＣソケット９０とで構成
している。
照して構成と動作について説明する。最初に半導体試験
装置の全体構成の概要について説明する。図３に示すよ
うに、半導体試験装置の構成は、ワークステーション１
０と、メインフレーム２０と、テストヘッド３０と、パ
フォーマンスボード８０と、ＩＣソケット９０とで構成
している。
【０００３】ワークステーション１０は、半導体試験装
置と人とのインタフェースとなる入出力手段である。メ
インフレーム２０は、半導体試験装置の電源部と、被試
験デバイス（ＤＵＴ）に与える電源発生部と、電圧印加
電流測定または電流印加電圧測定をおこなうＤＣユニッ
トと、測定デバイス試験信号の生成部と、論理比較器等
の各種ユニットを内蔵している。テストヘッド３０は、
ピンエレクトロニクス３１の基板を試験チャンネル数に
対応して多数内蔵している。パフォーマンスボード８０
は、ＤＵＴ試験ボードで、ピンエレクトロニクス３１の
電子回路に電気接続されるＩＣソケット９０を搭載して
いる。ＩＣソケット９０は、被試験デバイス（以下ＤＵ
Ｔと記す）を搭載するソケットである。
置と人とのインタフェースとなる入出力手段である。メ
インフレーム２０は、半導体試験装置の電源部と、被試
験デバイス（ＤＵＴ）に与える電源発生部と、電圧印加
電流測定または電流印加電圧測定をおこなうＤＣユニッ
トと、測定デバイス試験信号の生成部と、論理比較器等
の各種ユニットを内蔵している。テストヘッド３０は、
ピンエレクトロニクス３１の基板を試験チャンネル数に
対応して多数内蔵している。パフォーマンスボード８０
は、ＤＵＴ試験ボードで、ピンエレクトロニクス３１の
電子回路に電気接続されるＩＣソケット９０を搭載して
いる。ＩＣソケット９０は、被試験デバイス（以下ＤＵ
Ｔと記す）を搭載するソケットである。
【０００４】次に、半導体試験装置の論理試験の概要に
ついて、図４のブロック図を参照して説明する。パター
ン発生器５において、タイミング発生器４から出力され
た基本クロック信号に同期して論理データを発生する。
波形整形器６において、パターン発生器からの論理デー
タと、タイミング発生器４からのクロック信号とで試験
パターンを生成する。
ついて、図４のブロック図を参照して説明する。パター
ン発生器５において、タイミング発生器４から出力され
た基本クロック信号に同期して論理データを発生する。
波形整形器６において、パターン発生器からの論理デー
タと、タイミング発生器４からのクロック信号とで試験
パターンを生成する。
【０００５】ピンエレクトロニクス３１において、試験
パターンはドライバＤＲにより所望の電圧レベルに増幅
され、ＤＵＴ９１の入力ピンに出力する。ＤＵＴ９１の
出力ピンからの出力信号は、ピンエレクトロニクス３１
のコンパレータＣＰにより電圧比較して論理信号として
出力する。
パターンはドライバＤＲにより所望の電圧レベルに増幅
され、ＤＵＴ９１の入力ピンに出力する。ＤＵＴ９１の
出力ピンからの出力信号は、ピンエレクトロニクス３１
のコンパレータＣＰにより電圧比較して論理信号として
出力する。
【０００６】論理比較器７において、タイミング発生器
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値と、論
理比較されてパス／フェイル判定をおこなう。
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値と、論
理比較されてパス／フェイル判定をおこなう。
【０００７】次に、半導体試験装置の試験電圧及び測定
電圧の基準となるグランド電位について、図５に示す要
部ブロック図を参照して説明する。
電圧の基準となるグランド電位について、図５に示す要
部ブロック図を参照して説明する。
【０００８】メインフレーム２０において、電源ユニッ
ト１と、ＤＣユニット２と、診断用測定回路３とのグラ
ンドは、グランドＧＮＤ１に接地している。
ト１と、ＤＣユニット２と、診断用測定回路３とのグラ
ンドは、グランドＧＮＤ１に接地している。
【０００９】電源ユニット１は、テストヘッド３０とパ
フォーマンスボード８０とを介して、ＤＵＴ９１に電源
電圧を供給する。
フォーマンスボード８０とを介して、ＤＵＴ９１に電源
電圧を供給する。
【００１０】ＤＣユニット２は、テストヘッド３０とパ
フォーマンスボード８０とを介して、ＤＵＴ９１の試験
ピンに接続している。そして、ＤＣユニット２は、ピン
エレクトロニクス３１のスイッチ手段Ｋ２をＯＮして、
電圧印加の電流測定と、電流印加の電圧測定を行う。
フォーマンスボード８０とを介して、ＤＵＴ９１の試験
ピンに接続している。そして、ＤＣユニット２は、ピン
エレクトロニクス３１のスイッチ手段Ｋ２をＯＮして、
電圧印加の電流測定と、電流印加の電圧測定を行う。
【００１１】診断用測定回路３は、電圧測定手段で、自
己診断に先だって、電源ユニット１及びＤＣユニット２
の出力電圧が正常かどうか測定する。
己診断に先だって、電源ユニット１及びＤＣユニット２
の出力電圧が正常かどうか測定する。
【００１２】テストヘッド３０において、ピンエレクト
ロニクス３１のグランドはテストヘッドのグランドＧＮ
Ｄ２に接地している。
ロニクス３１のグランドはテストヘッドのグランドＧＮ
Ｄ２に接地している。
【００１３】パフォーマンスボード８０において、ＤＵ
Ｔ９１のグランド端子は、ＩＣソケット９０を介して、
近傍に設けた基準グランドＨＧＮＤに接地している。
Ｔ９１のグランド端子は、ＩＣソケット９０を介して、
近傍に設けた基準グランドＨＧＮＤに接地している。
【００１４】半導体試験を行う場合、パフォーマンスボ
ード８０上のＤＵＴ９１の近傍に設けた試験電圧及び測
定電圧の基準となるグランドＨＧＮＤに対して、テスト
ヘッドのグランドＧＮＤ２とメインフレーム２０のグラ
ンドＧＮＤ２とは、配線ケーブルやコネクタを介して、
それぞれ電気的に接続されているが一般的に電位差を持
っている。
ード８０上のＤＵＴ９１の近傍に設けた試験電圧及び測
定電圧の基準となるグランドＨＧＮＤに対して、テスト
ヘッドのグランドＧＮＤ２とメインフレーム２０のグラ
ンドＧＮＤ２とは、配線ケーブルやコネクタを介して、
それぞれ電気的に接続されているが一般的に電位差を持
っている。
【００１５】そのため、メインフレーム２０のグランド
ＧＮＤ１と、テストヘッド３０のグランドＧＮＤ２とを
基準に発生する試験電圧は、パフォーマンスボード８０
に設けた基準グランドＨＧＮＤとの電位差分を補正する
必要がある。例えば、試験電圧及び測定電圧の補正が必
要なものとしては、電源ユニット１、ＤＣユニット２、
ドライバＤＲ、及びコンパレータＣＰ等がある。
ＧＮＤ１と、テストヘッド３０のグランドＧＮＤ２とを
基準に発生する試験電圧は、パフォーマンスボード８０
に設けた基準グランドＨＧＮＤとの電位差分を補正する
必要がある。例えば、試験電圧及び測定電圧の補正が必
要なものとしては、電源ユニット１、ＤＣユニット２、
ドライバＤＲ、及びコンパレータＣＰ等がある。
【００１６】次に、試験電圧の補正回路の一例について
説明する。例えば、図６に示すように、設定データをア
ナログ電圧に変換するＤ／Ａ変換器２１と、補正データ
をアナログ電圧に変換する補正用Ｄ／Ａ変換器２２との
出力電圧を加算回路２３で加算して、グランド電位を補
正した試験電圧を出力している。
説明する。例えば、図６に示すように、設定データをア
ナログ電圧に変換するＤ／Ａ変換器２１と、補正データ
をアナログ電圧に変換する補正用Ｄ／Ａ変換器２２との
出力電圧を加算回路２３で加算して、グランド電位を補
正した試験電圧を出力している。
【００１７】しかし、従来の半導体試験装置において
は、基準グランドＨＧＮＤをパフォーマンスボード８０
に設けて補正が必要なユニットやボードにケーブルやコ
ネクタを介して伝送しているので、伝送途中における接
続間違い、接触不良、コネクタの抜け等があった場合
に、補正が正しくおこなわれない。また、従来の半導体
試験装置において、上記接続不良等による基準グランド
ＨＧＮＤの異常を直接検出していないので、自己診断プ
ログラム等のデータから類推するしか無く容易に発見で
きなかった。
は、基準グランドＨＧＮＤをパフォーマンスボード８０
に設けて補正が必要なユニットやボードにケーブルやコ
ネクタを介して伝送しているので、伝送途中における接
続間違い、接触不良、コネクタの抜け等があった場合
に、補正が正しくおこなわれない。また、従来の半導体
試験装置において、上記接続不良等による基準グランド
ＨＧＮＤの異常を直接検出していないので、自己診断プ
ログラム等のデータから類推するしか無く容易に発見で
きなかった。
【００１８】
【発明が解決しようとする課題】上記説明のように、従
来の半導体試験装置においては、基準グランドＨＧＮＤ
をパフォーマンスボード８０に設けて補正が必要なユニ
ットやボードにケーブルやコネクタを介して伝送してい
るので、伝送途中の接続間違い、接触不良、コネクタの
抜け等があった場合に、補正が正しくおこなわれない
し、また接続不良によるグランド電位の異常を直接検出
していないので、自己診断プログラム等のデータから類
推するしか無く実用上の問題があった。そこで、本発明
は、こうした問題に鑑みなされたもので、その目的は、
基準グランドの伝送途中における接続間違い、接触不
良、コネクタの抜け等があった場合に、異常を直接検出
できる半導体試験装置を提供することにある。
来の半導体試験装置においては、基準グランドＨＧＮＤ
をパフォーマンスボード８０に設けて補正が必要なユニ
ットやボードにケーブルやコネクタを介して伝送してい
るので、伝送途中の接続間違い、接触不良、コネクタの
抜け等があった場合に、補正が正しくおこなわれない
し、また接続不良によるグランド電位の異常を直接検出
していないので、自己診断プログラム等のデータから類
推するしか無く実用上の問題があった。そこで、本発明
は、こうした問題に鑑みなされたもので、その目的は、
基準グランドの伝送途中における接続間違い、接触不
良、コネクタの抜け等があった場合に、異常を直接検出
できる半導体試験装置を提供することにある。
【００１９】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、テストヘッドに自己
診断用ボードを搭載して、プログラムにより自己診断が
できる半導体試験装置において、電源電圧と基準グラン
ド間の電圧を分圧する分圧手段と、該分圧手段に与える
電源電圧の供給をＯＮ／ＯＦＦできるスイッチ手段と、
を前記自己診断用ボードに設けて、該スイッチ手段をＯ
Ｎして分圧手段により分圧した電圧と、該スイッチ手段
をＯＦＦした基準グランドの電圧とを測定して基準グラ
ンドの伝送系の異常を検出することを特徴とした半導体
試験装置を要旨としている。
るためになされた本発明の第１は、テストヘッドに自己
診断用ボードを搭載して、プログラムにより自己診断が
できる半導体試験装置において、電源電圧と基準グラン
ド間の電圧を分圧する分圧手段と、該分圧手段に与える
電源電圧の供給をＯＮ／ＯＦＦできるスイッチ手段と、
を前記自己診断用ボードに設けて、該スイッチ手段をＯ
Ｎして分圧手段により分圧した電圧と、該スイッチ手段
をＯＦＦした基準グランドの電圧とを測定して基準グラ
ンドの伝送系の異常を検出することを特徴とした半導体
試験装置を要旨としている。
【００２０】また、上記目的を達成するためになされた
本発明の第２は、テストヘッドに搭載するＤＵＴ試験ボ
ードに基準グランドを設けて設定電圧の誤差を補正で
き、テストヘッドに自己診断用ボードを搭載して、プロ
グラムにより自己診断ができる半導体試験装置におい
て、前記自己診断ボードに設けて、電源電圧を基準グラ
ンド間の電圧を分圧する分圧手段と、前記自己診断ボー
ドに設けて、該分圧手段に与える電源電圧の供給をＯＮ
／ＯＦＦできるスイッチ手段と、該スイッチ手段をＯＮ
して分圧手段により分圧した電圧と、該スイッチ手段を
ＯＦＦして基準グランドの電圧とを測定する電圧測定手
段と、を具備して、基準グランドの伝送系の異常を検出
することを特徴とした半導体試験装置を要旨としてい
る。
本発明の第２は、テストヘッドに搭載するＤＵＴ試験ボ
ードに基準グランドを設けて設定電圧の誤差を補正で
き、テストヘッドに自己診断用ボードを搭載して、プロ
グラムにより自己診断ができる半導体試験装置におい
て、前記自己診断ボードに設けて、電源電圧を基準グラ
ンド間の電圧を分圧する分圧手段と、前記自己診断ボー
ドに設けて、該分圧手段に与える電源電圧の供給をＯＮ
／ＯＦＦできるスイッチ手段と、該スイッチ手段をＯＮ
して分圧手段により分圧した電圧と、該スイッチ手段を
ＯＦＦして基準グランドの電圧とを測定する電圧測定手
段と、を具備して、基準グランドの伝送系の異常を検出
することを特徴とした半導体試験装置を要旨としてい
る。
【００２１】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００２２】
【実施例】本発明の実施例について、図１と図２とを参
照して構成と動作について説明する。但し、半導体試験
装置の全体構成の概要と論理試験の概要については、従
来技術で説明した図３と図４と同じなので説明を省略す
る。また、半導体試験を行う場合、パフォーマンスボー
ド８０上のＤＵＴ９１の近傍に設けた試験電圧及び測定
電圧の基準となるグランドＨＧＮＤに対して、テストヘ
ッド３０のグランドＧＮＤ２とメインフレーム２０のグ
ランドＧＮＤ１とは、配線ケーブルやコネクタを介し
て、それぞれ電気的に接続されているが一般的に電位差
を生じることも従来と同じである。そのため、メインフ
レームのグランドＧＮＤ１と、テストヘッドのグランド
ＧＮＤ２を基準に発生する試験電圧及び測定電圧は、基
準グランドＨＧＮＤとの電位差分を補正する必要がある
が、対象電圧と各補正回路も従来と同じであるので説明
を省略する。
照して構成と動作について説明する。但し、半導体試験
装置の全体構成の概要と論理試験の概要については、従
来技術で説明した図３と図４と同じなので説明を省略す
る。また、半導体試験を行う場合、パフォーマンスボー
ド８０上のＤＵＴ９１の近傍に設けた試験電圧及び測定
電圧の基準となるグランドＨＧＮＤに対して、テストヘ
ッド３０のグランドＧＮＤ２とメインフレーム２０のグ
ランドＧＮＤ１とは、配線ケーブルやコネクタを介し
て、それぞれ電気的に接続されているが一般的に電位差
を生じることも従来と同じである。そのため、メインフ
レームのグランドＧＮＤ１と、テストヘッドのグランド
ＧＮＤ２を基準に発生する試験電圧及び測定電圧は、基
準グランドＨＧＮＤとの電位差分を補正する必要がある
が、対象電圧と各補正回路も従来と同じであるので説明
を省略する。
【００２３】次に、半導体試験装置の試験電圧及び測定
電圧の基準となるグランド電位について、図１に示す要
部ブロック図を参照して説明する。但し、本実施例で
は、従来のＤＵＴ試験ボードのパフォーマンスボード８
０に替えて自己診断用ボード８１としている。
電圧の基準となるグランド電位について、図１に示す要
部ブロック図を参照して説明する。但し、本実施例で
は、従来のＤＵＴ試験ボードのパフォーマンスボード８
０に替えて自己診断用ボード８１としている。
【００２４】自己診断用ボード８１は、テストヘッド３
０に搭載して、半導体試験装置内の各ユニットや各ボー
ドの動作を自己診断プログラムにより試験するためのボ
ードである。
０に搭載して、半導体試験装置内の各ユニットや各ボー
ドの動作を自己診断プログラムにより試験するためのボ
ードである。
【００２５】メインフレーム２０において、電源ユニッ
ト１と、ＤＣユニット２と、診断用測定回路３とのグラ
ンドは、グランドＧＮＤ１に接地している。電源ユニッ
ト１及びＤＣユニット２の動作については、従来技術に
おいて説明したので説明を省略する。本実施例の診断用
測定回路は、従来同様電源ユニット１等の出力電圧が正
常かどうかを測定して診断するが、さらに基準グランド
診断用回路８２の電圧測定による診断もおこなう。
ト１と、ＤＣユニット２と、診断用測定回路３とのグラ
ンドは、グランドＧＮＤ１に接地している。電源ユニッ
ト１及びＤＣユニット２の動作については、従来技術に
おいて説明したので説明を省略する。本実施例の診断用
測定回路は、従来同様電源ユニット１等の出力電圧が正
常かどうかを測定して診断するが、さらに基準グランド
診断用回路８２の電圧測定による診断もおこなう。
【００２６】テストヘッド３０において、従来同様にピ
ンエレクトロニクス３１のグランドはテストヘッドのグ
ランドＧＮＤ２に接地している。
ンエレクトロニクス３１のグランドはテストヘッドのグ
ランドＧＮＤ２に接地している。
【００２７】本実施例の自己診断用ボード８１は、基準
となるグランドＨＧＮＤに自己診断用回路を追加してい
る。但し、本実施例とは直接関係しないので他の回路に
ついては省略している。
となるグランドＨＧＮＤに自己診断用回路を追加してい
る。但し、本実施例とは直接関係しないので他の回路に
ついては省略している。
【００２８】次に、基準グランド診断用回路８２につい
て、図２を参照して構成を説明する。図２に示すよう
に、基準グランド診断用回路８２は、抵抗Ｒ４、Ｒ５
と、スイッチ手段Ｋ１とで構成している。
て、図２を参照して構成を説明する。図２に示すよう
に、基準グランド診断用回路８２は、抵抗Ｒ４、Ｒ５
と、スイッチ手段Ｋ１とで構成している。
【００２９】抵抗Ｒ４、Ｒ５は、電源電圧Ｖｃの分圧手
段で、例えば、抵抗Ｒ４＝５１Ω、Ｒ５＝１５００Ωと
する。
段で、例えば、抵抗Ｒ４＝５１Ω、Ｒ５＝１５００Ωと
する。
【００３０】電源電圧Ｖｃは、自己診断用ボード８１に
あらかじめ用意されているものから電源電圧として供給
する。
あらかじめ用意されているものから電源電圧として供給
する。
【００３１】スイッチ手段Ｋ１は、プログラムによりＯ
Ｎ／ＯＦＦできるスイッチで、リードリレー等を使用す
る。
Ｎ／ＯＦＦできるスイッチで、リードリレー等を使用す
る。
【００３２】例えば電源電圧５Ｖ供給し、スイッチ手段
Ｋ１をＯＮすると、分圧手段の抵抗Ｒ４＝５１Ω、Ｒ５
＝１５００Ωのとき、分圧された電位は約１６０ｍＶと
なる。
Ｋ１をＯＮすると、分圧手段の抵抗Ｒ４＝５１Ω、Ｒ５
＝１５００Ωのとき、分圧された電位は約１６０ｍＶと
なる。
【００３３】次に、本実施例の基準グランドＨＧＮＤを
診断するプログラムの方法について説明する。 （ａ）スイッチ手段Ｋ１をＯＦＦとし、診断用測定回路
３により電位Ｖ１を測定する。 （ｂ）スイッチ手段Ｋ１をＯＮとし、診断用測定回路３
により電位Ｖ２を測定する。 （ｃ）電位Ｖ２と電位Ｖ１の差が、下記式（１）で示す
上限値と下限値の範囲内であれば、基準グランドＨＧＮ
Ｄは正常であり、上限値と下限値の範囲外であれば、基
準グランドＨＧＮＤは異常と診断する。異常と診断した
場合、基準グランドＨＧＮＤは、伝送途中の接続間違
い、接触不良、コネクタの抜け等がある。ここで、電位
Ｖ２と電位Ｖ１の差の、上限値と下限値の範囲は、下記
式（１）で表される。但し、スイッチ手段Ｋ１のＯＮ抵
抗は、抵抗Ｒ４、Ｒ５に比べて無視できるほど小さく、
基準グランドＨＧＮＤとシステムＧＮＤ間のケーブルや
コネクタ等による伝送系の抵抗も無視できるほど小さい
とする。 （（Ｖcmin×Ｒ５min）／（Ｒ５max＋Ｒ４min）−Ｖｍ）＜（Ｖ２−Ｖ１）＜（ （Ｖcmax×Ｒ４max）／（Ｒ５min＋Ｒ４max））＋Ｖｍ ・・・・（１） ここで、 Ｖcmax：Ｖｃがとりうるバラツキの最大値 Ｖcmin：Ｖｃがとりうるバラツキの最小値 Ｒ４max：Ｒ４がとりうるバラツキの最大値 Ｒ４min：Ｒ４がとりうるバラツキの最小値 Ｒ５max：Ｒ５がとりうるバラツキの最大値 Ｒ５min：Ｒ５がとりうるバラツキの最小値 ±Ｖｍ：診断用測定回路の測定誤差
診断するプログラムの方法について説明する。 （ａ）スイッチ手段Ｋ１をＯＦＦとし、診断用測定回路
３により電位Ｖ１を測定する。 （ｂ）スイッチ手段Ｋ１をＯＮとし、診断用測定回路３
により電位Ｖ２を測定する。 （ｃ）電位Ｖ２と電位Ｖ１の差が、下記式（１）で示す
上限値と下限値の範囲内であれば、基準グランドＨＧＮ
Ｄは正常であり、上限値と下限値の範囲外であれば、基
準グランドＨＧＮＤは異常と診断する。異常と診断した
場合、基準グランドＨＧＮＤは、伝送途中の接続間違
い、接触不良、コネクタの抜け等がある。ここで、電位
Ｖ２と電位Ｖ１の差の、上限値と下限値の範囲は、下記
式（１）で表される。但し、スイッチ手段Ｋ１のＯＮ抵
抗は、抵抗Ｒ４、Ｒ５に比べて無視できるほど小さく、
基準グランドＨＧＮＤとシステムＧＮＤ間のケーブルや
コネクタ等による伝送系の抵抗も無視できるほど小さい
とする。 （（Ｖcmin×Ｒ５min）／（Ｒ５max＋Ｒ４min）−Ｖｍ）＜（Ｖ２−Ｖ１）＜（ （Ｖcmax×Ｒ４max）／（Ｒ５min＋Ｒ４max））＋Ｖｍ ・・・・（１） ここで、 Ｖcmax：Ｖｃがとりうるバラツキの最大値 Ｖcmin：Ｖｃがとりうるバラツキの最小値 Ｒ４max：Ｒ４がとりうるバラツキの最大値 Ｒ４min：Ｒ４がとりうるバラツキの最小値 Ｒ５max：Ｒ５がとりうるバラツキの最大値 Ｒ５min：Ｒ５がとりうるバラツキの最小値 ±Ｖｍ：診断用測定回路の測定誤差
【００３４】従って、本実施例の半導体試験装置におい
ては、基準グランドＨＧＮＤの伝送途中の接続間違い、
接触不良、コネクタの抜け等があった場合に、自己診断
プログラムを実行することにより基準グランドＨＧＮＤ
の異常として直接検出できる。
ては、基準グランドＨＧＮＤの伝送途中の接続間違い、
接触不良、コネクタの抜け等があった場合に、自己診断
プログラムを実行することにより基準グランドＨＧＮＤ
の異常として直接検出できる。
【００３５】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
基準グランドの伝送系における接続間違い、接触不良、
コネクタの抜け等があった場合に、異常を直接検出でき
る効果がある。
施され、以下に記載されるような効果を奏する。即ち、
基準グランドの伝送系における接続間違い、接触不良、
コネクタの抜け等があった場合に、異常を直接検出でき
る効果がある。
【図１】本発明の半導体試験装置の要部ブロック図であ
る。
る。
【図２】本発明の自己診断用回路図である。
【図３】半導体試験装置の構成図である。
【図４】半導体試験装置の論理試験のブロック図であ
る。
る。
【図５】従来の半導体試験装置の要部ブロック図であ
る。
る。
【図６】従来のレベルの補正回路図である。
１ 電源ユニット ２ ＤＣユニット ３ 診断用測定回路 ４ タイミング発生器 ５ パターン発生器 ６ 波形整形器 ７ 論理比較器 １０ ワークステーション ２０ メインフレーム ２１ Ｄ／Ａ変換器 ２２ 補正用Ｄ／Ａ変換器 ２３ 加算回路 ３０ テストヘッド ３１ ピンエレクトロニクス ８０ パフォーマンスボード ８１ 自己診断用ボード ８２ 基準グランド診断用回路 ９０ ＩＣソケット ９１ ＤＵＴ
Claims (2)
- 【請求項１】 テストヘッドに自己診断用ボードを搭載
して、プログラムにより自己診断ができる半導体試験装
置において、 電源電圧と基準グランド間の電圧を分圧する分圧手段
と、 該分圧手段に与える電源電圧の供給をＯＮ／ＯＦＦでき
るスイッチ手段と、 を前記自己診断用ボードに設けて、該スイッチ手段をＯ
Ｎして分圧手段により分圧した電圧と、該スイッチ手段
をＯＦＦして基準グランドの電圧とを測定して基準グラ
ンドの伝送系の異常を検出することを特徴とした半導体
試験装置。 - 【請求項２】 テストヘッドに搭載するＤＵＴ試験ボー
ドに基準グランドを設けて設定電圧の誤差を補正でき、
テストヘッドに自己診断用ボードを搭載して、プログラ
ムにより自己診断ができる半導体試験装置において、前
記自己診断ボードに設けて、電源電圧を基準グランド間
の電圧を分圧する分圧手段と、 前記自己診断ボードに設けて、該分圧手段に与える電源
電圧の供給をＯＮ／ＯＦＦできるスイッチ手段と、 該スイッチ手段をＯＮして分圧手段により分圧した電圧
と、該スイッチ手段をＯＦＦして基準グランドの電圧と
を測定する電圧測定手段と、 を具備して、基準グランドの伝送系の異常を検出するこ
とを特徴とした半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290358A JP2002090427A (ja) | 2000-09-20 | 2000-09-20 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290358A JP2002090427A (ja) | 2000-09-20 | 2000-09-20 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002090427A true JP2002090427A (ja) | 2002-03-27 |
Family
ID=18773596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290358A Pending JP2002090427A (ja) | 2000-09-20 | 2000-09-20 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002090427A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093279A (ja) * | 2005-09-27 | 2007-04-12 | Advantest Corp | パフォーマンスボード、試験装置、試験方法、診断用ボード及び診断方法 |
| JP2009264817A (ja) * | 2008-04-23 | 2009-11-12 | Yokogawa Electric Corp | 半導体試験装置の診断ボード |
| JP2010511869A (ja) * | 2006-11-30 | 2010-04-15 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | グループ化された回路モジュールにおける自己試験、監視、および診断 |
-
2000
- 2000-09-20 JP JP2000290358A patent/JP2002090427A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093279A (ja) * | 2005-09-27 | 2007-04-12 | Advantest Corp | パフォーマンスボード、試験装置、試験方法、診断用ボード及び診断方法 |
| JP2010511869A (ja) * | 2006-11-30 | 2010-04-15 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | グループ化された回路モジュールにおける自己試験、監視、および診断 |
| JP2009264817A (ja) * | 2008-04-23 | 2009-11-12 | Yokogawa Electric Corp | 半導体試験装置の診断ボード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0919823B1 (en) | System for verifying signal timing accuracy on a digital testing device | |
| EP0087212B1 (en) | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like | |
| KR100752448B1 (ko) | 집적 회로 웨이퍼와 웨이퍼 테스터 사이의 신호 경로를테스트하기 위한 방법 및 장치 | |
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
| EP0342784B1 (en) | Program controlled in-circuit test of analog to digital converters | |
| US20030057981A1 (en) | Method and apparatus for in-circuit testing of sockets | |
| US6724209B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JP2002090427A (ja) | 半導体試験装置 | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP2002174674A (ja) | 半導体試験装置及びその予防保守方法 | |
| JPH11304880A (ja) | 半導体試験装置 | |
| JP2540713Y2 (ja) | Ｉｃ試験装置 | |
| JP3698015B2 (ja) | モータ制御システムの自己診断方法 | |
| US20020074992A1 (en) | Method and apparatus for characterization of electronic circuitry | |
| JPH0726682Y2 (ja) | 自動車用電子システムの故障診断装置 | |
| JP2002090414A (ja) | 半導体試験装置 | |
| JPS6317015Y2 (ja) | ||
| JPS6117074A (ja) | 障害検出システム | |
| JP2013238461A (ja) | 試験装置、試験方法、及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |