KR19990024602A - 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 - Google Patents
루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 Download PDFInfo
- Publication number
- KR19990024602A KR19990024602A KR1019970045817A KR19970045817A KR19990024602A KR 19990024602 A KR19990024602 A KR 19990024602A KR 1019970045817 A KR1019970045817 A KR 1019970045817A KR 19970045817 A KR19970045817 A KR 19970045817A KR 19990024602 A KR19990024602 A KR 19990024602A
- Authority
- KR
- South Korea
- Prior art keywords
- parallel port
- personal computer
- pin
- pins
- loopback
- Prior art date
Links
- 238000010998 test method Methods 0.000 title claims description 5
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000005856 abnormality Effects 0.000 claims abstract description 3
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000007689 inspection Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 101150091027 ale1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 개인용 컴퓨터의 생산 공정 중 루프백(Loopback)을 사용하여 병렬포트를 검사하는 방법에 관한 것으로서, 개인용 컴퓨터의 병렬포트를 검사하는 방법은 제어신호들과 데이터신호에 대응하는 핀들을 각각 상태신호들에 대응하는 핀들로 루프백 연결하는 루프백 설정단계; 병렬포트가 존재하는지 여부를 확인하여, 그 존재를 확인할 수 없는 경우에는 검사를 종료하는 병렬포트 존재여부 검사단계; 개인용 컴퓨터가 제어신호를 출력하고, 소정의 시간 후에 루프백된 상태신호를 읽어 이상 유무를 확인하는 제어핀 검사단계; 및 개인용 컴퓨터가 데이터신호를 출력하고, 소정의 시간 후에 루프백된 상태신호를 읽어 이상 유무를 확인하는 데이터핀 검사단계를 포함함을 특징으로 한다.
본 발명에 의하면, 개인용 컴퓨터의 생산 공정 중 병렬 포트를 테스트할 때 종래와 같이 상기 병렬 포트에 프린터를 직접 접속하지 않으므로 생산 라인의 환경이 간단해지고, 직접 프린트하는 수작업이 불필요하므로 테스트 시간이 짧아 제품 생산시간을 절약할 수 있다.
Description
본 발명은 개인용 컴퓨터의 생산 공정 중 병렬포트(Parallel Port)를 검사하는 방법에 관한 것으로서, 특히 루프백(Loopback)을 사용하여 병렬포트를 검사하는 방법 및 상기 병렬포트 검사를 위해 사용되는 루프백 커넥터에 관한 것이다.
도 1에서, 참조번호 100은 후면에서 바라본 개인용 컴퓨터를 나타낸 것으로서, 상기 개인용 컴퓨터는 병렬포트 1개(LPT1)와 직렬 포트 2개(COM1, COM2)를 구비한다. 그리고, 참조번호 110은 상기 개인용 컴퓨터에 접속 가능한 프린터를 표시한 것이다.
상기 개인용 컴퓨터의 병렬포트는 통상 25개의 핀을 지니고 있으며, 상기 개인용 컴퓨터는 상기 핀들을 통하여 상기 프린터의 동작을 제어하기 위한 제어신호와 프린트할 데이터신호를 전달하고, 프린터로부터의 상태신호를 전달받는다. 상기 제어신호에는 데이터 라인에 정당한 데이터가 포함되어 있다는 신호인 Strobe 제어신호, 프린터가 한 라인을 프린트한 후에는 자동적으로 라인 피드(line feed)하도록 하는 A/F 제어신호, 프린터의 동작이 시작되도록 하는 Init 제어신호, 프린터를 선택하도록 하는 Slct in 제어신호 등이 포함된다. 또한, 상기 데이터신호에는 8비트의 데이터신호가 포함된다. 그리고, 상기 상태신호에는 프린터의 에러 발생 여부를 표시하는 Error 상태신호, 프린터가 선택되었다는 Slct 상태신호, 프린터가 종이가 없다는 것을 감지한 P/E 상태신호, 프린터가 데이터를 받았는지 여부를 나타내는 Ack 상태신호, 프린터가 현재 데이터를 받아들일 수 없다는 Busy 상태신호 등을 포함한다. 그리고, 이러한 신호들은 각각 상기 병렬포트의 외부 핀들과 일대일 대응된다.
일반적으로, 완성된 개인용 컴퓨터를 테스트하는 공정 중에는 그 컴퓨터가 구비한 병렬포트를 테스트하는 과정이 포함된다. 그런데, 종래에는 도 1에 도시된 바와 같이 테스트 담당자가 상기 완성된 개인용 컴퓨터의 직렬 포트에 소정의 프린터를 직접 연결한 다음, 상기 완성된 개인용 컴퓨터에서 상기 프린터로 소정의 테스트 신호를 직접 전달하도록 한다. 이후에, 테스트 담당자는 상기 프린터의 상태를 확인함으로써, 상기 병렬포트에 대한 테스트를 수행한다.
그러나, 이와 같이 상기 병렬포트를 테스트하는 방법은 상당히 넓은 테스트 공간을 필요로 하고, 테스트 작업 수행 과정이 번거로울 뿐만 아니라, 테스트 작업 수행에 상당히 많은 시간을 요구한다.
본 발명은 상기의 문제점을 해결하기 위하여 창작된 것으로서, 생산 공정 중에 개인용 컴퓨터의 병렬포트에 대한 검사를 짧은 시간 내에, 간편하고 효율적으로 수행할 수 있는 개인용 컴퓨터의 병렬포트 검사 방법 및 상기 병렬포트 검사를 위해 사용되는 루프백 커넥터를 제공함을 그 목적으로 한다.
도 1은 개인용 컴퓨터의 병렬포트를 검사하는 종래의 방법을 설명하기 위한 도면이다.
도 2a는 본 발명에 의한 병렬포트의 제어핀 검사 과정을 도시한 흐름도이다.
도 2b는 도 2a에 도시된 과정 중 소프트웨어에 의해 구현된 본 발명의 일실시예를 도시한 흐름도이다.
도 2c는 도 2b에 도시된 과정 중 병렬포트의 제어핀 검사단계를 보다 상세히 도시한 흐름도이다.
도 3a은 본 발명에 의한 병렬포트의 제어핀 검사를 위한 제어 루프백을 설명하기 위한 도면이다.
도 3b는 본 발명에 의한 제어 루프백의 연결도이다.
도 3c는 본 발명에 의한 제어 루프백의 구성도이다.
도 4a는 본 발명에 의한 병렬포트 검사 과정을 도시한 흐름도이다.
도 4b는 도 4a에 도시된 과정 중 소프트웨어에 의해 구현된 본 발명의 일실시예를 도시한 흐름도이다.
도 4c는 도 4b에 도시된 과정 중 병렬포트의 데이터핀 검사단계를 보다 상세히 도시한 흐름도이다.
도 5a은 본 발명에 의한 병렬포트의 제어핀 및 데이터핀 검사를 위한 제어 루프백을 설명하기 위한 도면이다.
도 5b는 본 발명에 의한 데이터 루프백의 연결도이다.
도 5c는 본 발명에 의한 데이터 루프백의 구성도이다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 개인용 컴퓨터의 병렬포트를 검사하는 방법은 상기 개인용 컴퓨터가 상기 병렬포트에 접속되는 프린터의 동작을 제어하기 위해 상기 프린터로 전달하는 제어신호들에 대응하는 핀들을 각각 상기 프린터가 자신의 상태를 상기 개인용 컴퓨터에 전달하는 상태신호들에 대응하는 핀들로 루프백 연결하는 제어신호의 루프백 설정단계; 상기 병렬포트가 존재하는지 여부를 확인하여, 그 존재를 확인할 수 없는 경우에는 검사를 종료하는 병렬포트 존재여부 검사단계; 및 상기 개인용 컴퓨터가 상기 제어신호를 출력하고, 소정의 시간 후에 루프백된 상기 상태신호를 읽어 이상 유무를 확인하는 제어핀 검사단계를 포함함을 특징으로 한다.
상기의 다른 목적을 달성하기 위하여, 본 발명에 의한 개인용 컴퓨터의 병렬포트를 접속되는 포트 접속부, 25개의 핀을 구비하고 상호 연결가능하도록 구성된 핀 연결부 및 상기 포트 접속부와 상기 핀 연결부를 보호하는 덮개를 구비한 루프백 커넥터에 있어서, 상기 핀 연결부는 제1번 핀과 제13번 핀을, 제2번 핀 내지 제9번 핀중 하나의 핀과 제15번 핀을, 제10번 핀과 제 16번 핀을, 제11번 핀과 제17번 핀을, 제12번 핀과 제14번 핀을 상호 연결한 것을 특징으로 한다.
상기의 또다른 목적을 달성하기 위하여, 본 발명에 의한 개인용 컴퓨터의 병렬포트를 검사하는 방법은 상기 개인용 컴퓨터가 상기 병렬포트에 접속되는 프린터의 동작을 제어하기 위해 상기 프린터로 전달하는 제어신호들과 상기 개인용 컴퓨터가 상기 프린터에 전달하는 데이터신호에 대응하는 핀들을 각각 상기 프린터가 자신의 상태를 상기 개인용 컴퓨터에 전달하는 상태신호들에 대응하는 핀들로 루프백 연결하는 루프백 설정단계; 상기 병렬포트가 존재하는지 여부를 확인하여, 그 존재를 확인할 수 없는 경우에는 검사를 종료하는 병렬포트 존재여부 검사단계; 상기 개인용 컴퓨터가 상기 제어신호를 출력하고, 소정의 시간 후에 루프백된 상기 상태신호를 읽어 이상 유무를 확인하는 제어핀 검사단계; 및 상기 개인용 컴퓨터가 상기 데이터신호를 출력하고, 소정의 시간 후에 루프백된 상태신호를 읽어 이상 유무를 확인하는 데이터핀 검사단계를 포함함을 특징으로 한다.
상기의 또다른 목적을 달성하기 위하여, 본 발명에 의한 개인용 컴퓨터의 병렬포트를 접속되는 포트 접속부, 25개의 핀을 구비하고 상호 연결가능하도록 구성된 핀 연결부 및 상기 포트 접속부와 상기 핀 연결부를 보호하는 덮개를 구비한 루프백 커넥터에 있어서, 상기 핀 연결부는 제1번 핀과 제13번 핀을, 제10번 핀과 제 16번 핀을, 제11번 핀과 제17번 핀을, 제12번 핀과 제14번 핀을 상호 연결하고, 제2번 핀 내지 제9번 핀을 와이어드 OR하여 제15번 핀에 연결한 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a는 본 발명에 의한 병렬포트의 제어핀 검사 과정을 도시한 흐름도이다. 도 2a에 의하면, 본 발명에 의한 병렬포트의 제어핀 검사 과정은 먼저 제어신호 루프백 설정단계(2b00 단계), 병렬포트 존재 여부 검사 단계(2b10 단계) 및 병렬포트의 제어핀 검사 단계(2b20 단계)를 포함하여 구성된다.
먼저, 상기 제어신호 루프백 설정단계(2b00단계)는 개인용 컴퓨터의 병렬포트에 있어서, 제어신호들에 대응하는 핀들을 상태신호들에 대응하는 핀들로 컴퓨터 시스템 외부에서 루프백 연결하는 단계이다. 이 때, 루프백시키는 방법은 여러 가지가 가능할 것이나, 본 발명의 바람직한 일실시예에서는 Strobe 제어신호는 Select 상태신호로, 데이터신호는 Error 상태신호로, A/F 제어신호는 P/E 상태신호로, Init 제어신호는 Ack 상태신호로, Slct in 제어신호는 Busy 상태신호로 루프백되도록 대응하는 핀들을 상호 연결한다.
루프백을 위하여, 도 3a에 도시된 바와 같이 루프백 커넥터를 사용한다. 이때 사용되는 루프백 커넥터는 개인용 컴퓨터의 병렬포트를 접속되는 포트 접속부, 25개의 핀을 구비하고 상호 연결가능하도록 구성된 핀 연결부 및 상기 포트 접속부와 상기 핀 연결부를 보호하는 덮개를 구비하고 있으며, 상기 핀 연결부는 제1번 핀과 제13번 핀을, 제2번 핀 내지 제9번 핀 중 하나의 핀과 제15번 핀을, 제10번 핀과 제 16번 핀을, 제11번 핀과 제17번 핀을, 제12번 핀과 제14번 핀을 도 3b에 도시된 바와 같이 연결한 것이다. 이후에는 상기한 바와 같이 연결된 루프백 커넥터를 제어 루프백 커넥터(Control Loopback Connector)라 한다.
도 3c는 본 발명에 의한 제어 루프백 커넥터의 구성도이다. 여기에서, 도면의 우측에는 병렬포트의 25개의 핀 번호를 표시하고 있으며, 가운데에는 상기 각 핀에 대응하는 제어신호, 상태신호, 데이터신호들을 각각 표시하고 있다. 각 신호에 대한 설명은 상기한 바와 같으며, 신호 기호의 앞에 -부호가 있는 것은, 신호의 값이 0일 때 활성화되고, 신호의 값이 1일 때 비활성화된다는 것을 의미한다. 그리고, 도면의 좌측에는 상기 핀들의 상호 연결을 도시한다.
따라서, 상기 제어신호 루프백 설정단계(2b00단계)에서는 상기 제어 루프백 커넥터를 상기 병렬포트에 접속시키는 작업으로 충분하다.
다음, 상기 병렬포트 존재 여부 검사 단계(2b10 단계) 및 상기 병렬포트의 제어핀 검사 단계(2b20 단계)는 소프트웨어에 의해 구현된다. 도 2b는 도 2a에 도시된 과정 중 소프트웨어에 의해 구현된 본 발명의 일실시예를 도시한 흐름도이다.
따라서, 상기 병렬포트의 테스트 담당자는 상기 제어 루프백 커넥터를 상기 병렬포트에 접속시키고, 상기 소프트웨어를 동작시키면 된다. 그러면, 상기 소프트웨어는 먼저 상기 병렬포트의 존재 여부를 확인하여(2b00 단계), 상기 병렬포트가 존재하면 상기 병렬포트의 제어핀을 검사한다(2b10, 2b20 단계).
상기 개인용 컴퓨터는 시스템 초기화 작업 중에 그 시스템이 구비한 각종 자원에 대해 진단을 하고, 그 진단 결과를 메모리의 특정 위치에 저장하게 된다. 따라서, 상기 2b00 단계에서는 상기 메모리의 특정 위치를 검사하여 상기 병렬포트의 존재 여부를 확인할 수 있다. 또는, 상기 병렬포트에 소정의 데이터를 쓰고, 다시 상기 병렬포트에 저장된 내용을 읽어, 두 값을 비교함으로써 상기 병렬포트의 존재 여부를 확인할 수도 있다.
도 2c는 참조번호 2b20 단계인 병렬포트의 제어핀 검사단계를 보다 상세히 도시한 흐름도이다. 도 2c에 있어서, AL과 BL은 개인용 컴퓨터의 8비트 레지스터를 나타낸 것이고, DLP(Parallel Data Latch Port)는 상기 병렬포트를 통해 프린터로 전달할 데이터를 일시 저장하는 레지스터이고, CTP(Parallel Control Port)는 상기 병렬포트를 통해 상기 프린터에 전달할 제어신호를 일시 저장하는 레지스터이고, STP(Parallel Status Port)는 상기 프린터로부터 전달된 상태신호를 일시 저장하는 레지스터이다. 따라서, 도 2c에서는 상기 DLP 및 상기 CTP를 통해 소정의 제어신호를 상기 병렬포트를 통해 출력하고, 소정의 시간이 경과한 후에 출력된 신호가 루프백됨으로써 상기 STP에 저장된 값들을 확인하는 방법에 의해 상기 병렬포트를 테스트한다.
상기 병렬포트의 제어핀 검사 후, 모든 제어핀에 이상이 없으면 Test OK 메시지를 표시하고(2b30, 2b50단계), 하나 이상의 제어핀이 이상이 있는 경우에는 이상이 있는 핀들의 번호와 함께 Test Fail 메시지를 표시한다(2b30, 2b60, 2b70 단계).
한편, 상기 병렬포트의 존재를 확인할 수 없는 경우에는 Port not exist 메시지와 함께 Test Fail 메시지를 표시한다(2b10, 2b40, 2b70 단계).
도 4a는 본 발명에 의한 병렬포트를 검사하는 과정을 도시한 흐름도이다. 도 4a에 의하면, 본 발명에 의한 병렬포트를 검사하는 과정은 먼저 루프백 설정단계(4b00 단계), 병렬포트 존재 여부 검사 단계(4b10 단계), 병렬포트의 제어핀 검사 단계(4b20 단계) 및 병렬포트의 데이터핀 검사 단계(4a30 단계)를 포함하여 구성된다.
먼저, 상기 루프백 설정단계(4b00단계)는 개인용 컴퓨터의 병렬포트에 있어서, 제어신호 및 데이터신호들에 대응하는 핀들을 상태신호들에 대응하는 핀들로 컴퓨터 시스템 외부에서 루프백 연결하는 단계이다. 이 때, 루프백시키는 방법도 여러 가지가 가능할 것이나, 본 발명의 바람직한 일실시예에서는 Strobe 제어신호는 Select 상태신호로, 8비트의 데이터신호는 와이어드 OR되어 Error 상태신호로, A/F 제어신호는 P/E 상태신호로, Init 제어신호는 Ack 상태신호로, Slct in 제어신호는 Busy 상태신호로 루프백되도록 대응하는 핀들을 상호 연결한다.
루프백을 위하여, 도 5a에 도시된 바와 같이 루프백 커넥터를 사용한다. 이때 사용되는 루프백 커넥터는 개인용 컴퓨터의 병렬포트를 접속되는 포트 접속부, 25개의 핀을 구비하고 상호 연결가능하도록 구성된 핀 연결부 및 상기 포트 접속부와 상기 핀 연결부를 보호하는 덮개를 구비하고 있으며, 상기 핀 연결부는 제1번 핀과 제13번 핀을, 제10번 핀과 제 16번 핀을, 제11번 핀과 제17번 핀을, 제12번 핀과 제14번 핀을 연결하고, 제2번 핀 내지 제9번 핀을 와이어드 OR하여 제15번 핀에 도 5b에 도시된 바와 같이 연결한 것이다. 이후에는 상기한 바와 같이 연결된 루프백 커넥터를 데이터 루프백 커넥터(Data Loopback Connector)라 한다.
도 5c는 본 발명에 의한 데이터 루프백 커넥터의 구성도이다. 여기에서, 도면의 우측에는 병렬포트의 25개의 핀 번호를 표시하고 있으며, 가운데에는 상기 각 핀에 대응하는 제어신호, 상태신호, 데이터신호들을 각각 표시하고 있다. 그리고, 도면의 좌측에는 상기 핀들의 상호 연결을 도시한다.
따라서, 상기 루프백 설정단계(4b00 단계)에서도 상기 제어 루프백 설정단계(2b00 단계)와 같이 상기 데이터 루프백 커넥터를 상기 병렬포트에 접속시키는 작업으로 충분하다.
다음, 상기 병렬포트 존재 여부 검사 단계(4b10 단계), 상기 병렬포트의 제어핀 검사 단계(4b20 단계) 및 상기 병렬포트의 데이터핀 검사 단계(4b30 단계)는 소프트웨어에 의해 구현된다. 도 4b는 도 2a에 도시된 과정 중 소프트웨어에 의해 구현된 본 발명의 일실시예를 도시한 흐름도이다.
따라서, 상기 병렬포트의 테스트 담당자는 상기 루프백 커넥터를 상기 병렬포트에 접속시키고, 상기 소프트웨어를 동작시키면 된다. 그러면, 상기 소프트웨어는 먼저 상기 2b00 단계와 동일한 방법으로 상기 병렬포트의 존재 여부를 확인하고(4b00 단계), 상기 병렬포트가 존재하면 상기 병렬포트의 제어핀을 검사한다(4b10, 4b20 단계). 상기 병렬포트의 제어핀 검사단계(4b20 단계)는 상기 도 2b의 병렬포트의 제어핀 검사단계(2b20 단계)와 동일한 과정으로, 상기한 바와 같다.
상기 병렬포트의 제어핀 검사단계(4b20 단계)에서 이상이 없으면, 상기 병렬포트의 데이터핀을 검사한다(4b30, 4b40단계). 도 4c는 참조번호 4b20 단계인 병렬포트의 데이터핀 검사단계를 보다 상세히 도시한 흐름도이다.
상기 병렬포트의 데이터핀 검사단계(4b40단계)는 상기 데이터 레지스터의 첫 번째 비트를 세트하는 제1단계, 소정의 시간동안 기다리는 제2단계, 상기 상태 레지스터의 4번째 비트를 검사하여 이상 유무를 확인하는 제3단계, 상기 데이터 레지스터의 첫 번째 비트를 리셋하는 제4단계, 소정의 시간동안 기다리는 제5단계, 상기 상태 레지스터의 4번째 비트를 검사하여 이상 유무를 확인하는 제6단계 및 상기 데이터 레지스터의 제2번째 비트 내지 제8번째 비트에 대하여, 상기 제1단계 내지 상기 제6단계를 반복하는 제7단계로 이루어진다. 여기에서 AL, BL, DLP, CTP, STP에 대한 설명은 상기 도 2c에서의 설명과 동일하다.
상기 병렬포트의 제어핀과 데이터핀에 대한 검사 후, 모든 핀에 이상이 없으면 Test OK 메시지를 표시하고(4b50, 4b60단계), 하나 이상의 제어핀 또는 하나 이상의 데이터핀에 이상이 있는 경우에는 이상이 있는 핀들의 번호와 함께 Test Fail 메시지를 표시한다(4b30, 4b50, 4b70, 4b80 단계).
한편, 상기 병렬포트의 존재를 확인할 수 없는 경우에는 Port not exist 메시지와 함께 Test Fail 메시지를 표시한다(4b10, 4b80, 2b90 단계).
본 발명에 의하면, 개인용 컴퓨터의 생산 공정 중 병렬 포트를 테스트할 때 종래와 같이 상기 병렬 포트에 프린터를 직접 접속하지 않으므로 생산 라인의 환경이 간단해지고, 직접 프린트하는 수작업이 불필요하므로 테스트 시간이 짧아 제품 생산시간을 절약할 수 있다.
Claims (7)
- 개인용 컴퓨터의 병렬포트를 검사하는 방법에 있어서,상기 개인용 컴퓨터가 상기 병렬포트에 접속되는 프린터의 동작을 제어하기 위해 상기 프린터로 전달하는 제어신호들에 대응하는 핀들을 각각 상기 프린터가 자신의 상태를 상기 개인용 컴퓨터에 전달하는 상태신호들에 대응하는 핀들로 루프백 연결하는 제어신호의 루프백 설정단계;상기 병렬포트가 존재하는지 여부를 확인하여, 그 존재를 확인할 수 없는 경우에는 검사를 종료하는 병렬포트 존재여부 검사단계; 및상기 개인용 컴퓨터가 상기 제어신호를 출력하고, 소정의 시간 후에 루프백된 상기 상태신호를 읽어 이상 유무를 확인하는 제어핀 검사단계를 포함함을 특징으로 하는 개인용 컴퓨터의 병렬포트의 제어핀 검사 방법.
- 제1항에 있어서, 상기 제어신호의 루프백 설정단계는Strobe 제어신호는 Select 상태신호로, 데이터신호는 Error 상태신호로, A/F 제어신호는 P/E 상태신호로, Init 제어신호는 Ack 상태신호로, Slct in 제어신호는 Busy 상태신호로 루프백되도록 대응하는 핀들을 연결하는 것을 특징으로 하는 개인용 컴퓨터의 병렬포트 검사 방법.
- 개인용 컴퓨터의 병렬포트를 접속되는 포트 접속부, 25개의 핀을 구비하고 상호 연결가능하도록 구성된 핀 연결부 및 상기 포트 접속부와 상기 핀 연결부를 보호하는 덮개를 구비한 루프백 커넥터에 있어서,상기 핀 연결부는 제1번 핀과 제13번 핀을, 제2번 핀 내지 제9핀 중 하나의 핀과 제15번 핀을, 제10번 핀과 제16번 핀을, 제11번 핀과 제17번 핀을, 제12번 핀과 제14번 핀을 상호 연결한 것을 특징으로 하는 루프백 커넥터.
- 개인용 컴퓨터의 병렬포트를 검사하는 방법에 있어서,상기 개인용 컴퓨터가 상기 병렬포트에 접속되는 프린터의 동작을 제어하기 위해 상기 프린터로 전달하는 제어신호들과 상기 개인용 컴퓨터가 상기 프린터에 전달하는 데이터신호에 대응하는 핀들을 각각 상기 프린터가 자신의 상태를 상기 개인용 컴퓨터에 전달하는 상태신호들에 대응하는 핀들로 루프백 연결하는 루프백 설정단계;상기 병렬포트가 존재하는지 여부를 확인하여, 그 존재를 확인할 수 없는 경우에는 검사를 종료하는 병렬포트 존재여부 검사단계;상기 개인용 컴퓨터가 상기 제어신호를 출력하고, 소정의 시간 후에 루프백된 상기 상태신호를 읽어 이상 유무를 확인하는 제어핀 검사단계; 및상기 개인용 컴퓨터가 상기 데이터신호를 출력하고, 소정의 시간 후에 루프백된 상태신호를 읽어 이상 유무를 확인하는 데이터핀 검사단계를 포함함을 특징으로 하는 개인용 컴퓨터의 병렬포트 검사 방법.
- 제4항에 있어서, 상기 제어신호의 루프백 설정단계는Strobe 제어신호는 Select 상태신호로, 8비트의 데이터신호는 와이어드 OR되어 Error 상태신호로, A/F 제어신호는 P/E 상태신호로, Init 제어신호는 Ack 상태신호로, Slct in 제어신호는 Busy 상태신호로 루프백되도록 대응하는 핀들을 연결하는 것을 특징으로 하는 개인용 컴퓨터의 병렬포트 검사 방법.
- 제5항에 있어서, 상기 데이터핀 검사단계는상기 데이터 레지스터의 첫 번째 비트를 세트하는 제1단계;소정의 시간동안 기다리는 제2단계;상기 상태 레지스터의 4번째 비트를 검사하여 이상 유무를 확인하는 제3단계;상기 데이터 레지스터의 첫 번째 비트를 리셋하는 제4단계;소정의 시간동안 기다리는 제5단계;상기 상태 레지스터의 4번째 비트를 검사하여 이상 유무를 확인하는 제6단계; 및상기 데이터 레지스터의 제2번째 비트 내지 제8번째 비트에 대하여, 상기 제1단계 내지 상기 제6단계를 반복하는 제7단계로 이루어짐을 특징으로 하는 개인용 컴퓨터의 병렬포트 검사 방법.
- 개인용 컴퓨터의 병렬포트를 접속되는 포트 접속부, 25개의 핀을 구비하고 상호 연결가능하도록 구성된 핀 연결부 및 상기 포트 접속부와 상기 핀 연결부를 보호하는 덮개를 구비한 루프백 커넥터에 있어서,상기 핀 연결부는 제1번 핀과 제13번 핀을, 제10번 핀과 제 16번 핀을, 제11번 핀과 제17번 핀을, 제12번 핀과 제14번 핀을 상호 연결하고, 제2번 핀 내지 제9번 핀을 와이어드 OR하여 제15번 핀에 연결한 것을 특징으로 하는 루프백 커넥터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045817A KR19990024602A (ko) | 1997-09-04 | 1997-09-04 | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 |
| US09/134,149 US6374372B1 (en) | 1997-09-04 | 1998-08-14 | Method of checking parallel port of personal computer using loopback |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045817A KR19990024602A (ko) | 1997-09-04 | 1997-09-04 | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990024602A true KR19990024602A (ko) | 1999-04-06 |
Family
ID=19520871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970045817A KR19990024602A (ko) | 1997-09-04 | 1997-09-04 | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6374372B1 (ko) |
| KR (1) | KR19990024602A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7168019B1 (en) * | 1999-03-04 | 2007-01-23 | Inventec Corp | Method and module for universal test of communication ports |
| US20040215834A1 (en) * | 2003-04-23 | 2004-10-28 | Win-Harn Liu | Method of testing connecting port of printers and fixture thereof |
| CN100428181C (zh) * | 2005-12-22 | 2008-10-22 | 联想(北京)有限公司 | 一种计算机并口的测试方法以及并口数据线的测试方法 |
| US7836372B2 (en) * | 2007-06-08 | 2010-11-16 | Apple Inc. | Memory controller with loopback test interface |
| CN105740109B (zh) * | 2016-01-27 | 2019-02-12 | 珠海全志科技股份有限公司 | 接口信号一致性测试方法和系统 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691513B2 (ja) | 1989-01-27 | 1994-11-14 | 富士通株式会社 | データ伝送誤り検出方式 |
| EP0427407A3 (en) | 1989-11-03 | 1993-03-10 | Compaq Computer Corporation | Parallel port with direct memory access capabilities |
| US5265089A (en) | 1990-01-30 | 1993-11-23 | Nec Corporation | Loopback test circuit |
| US5247690A (en) | 1990-02-27 | 1993-09-21 | Alcatel Network Systems, Inc. | Method for detecting transmitting control code using M our of N detection scheme for initiating a latching loopback test procedure |
| US5161162A (en) | 1990-04-12 | 1992-11-03 | Sun Microsystems, Inc. | Method and apparatus for system bus testability through loopback |
| US5357519A (en) | 1991-10-03 | 1994-10-18 | Apple Computer, Inc. | Diagnostic system |
| EP0640229B1 (en) | 1992-05-15 | 1997-01-29 | Zenith Data Systems Corporation | Enhanced parallel port |
| JPH07160154A (ja) | 1993-12-06 | 1995-06-23 | Minolta Co Ltd | 異常箇所検出方法 |
| US5557741A (en) | 1994-04-28 | 1996-09-17 | Dell Usa, L.P. | Test apparatus and method for a computer parallel port |
| US5694557A (en) | 1994-08-10 | 1997-12-02 | Ati Technologies Incorporated | Time multiplexing address and data on an existing PC parallel port |
| US5586123A (en) | 1994-10-04 | 1996-12-17 | Hewlett-Packard Co | Interface and loopback circuit for character based computer peripheral devices |
| US5754881A (en) | 1995-01-24 | 1998-05-19 | Hewlett-Packard Company | Method of controlling a PC parallel port switch for connecting multiple peripherals to the same parallel port |
| US5588114A (en) | 1995-07-06 | 1996-12-24 | Sun Microsystems, Inc. | Method and apparatus for passive loopback testing of software-controllable parallel ports |
-
1997
- 1997-09-04 KR KR1019970045817A patent/KR19990024602A/ko not_active Application Discontinuation
-
1998
- 1998-08-14 US US09/134,149 patent/US6374372B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6374372B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990024602A (ko) | 루프백을 이용한 개인용 컴퓨터의 병렬포트 검사방법 | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| US5513189A (en) | Boundary scan system with improved error reporting using sentinel bit patterns | |
| US20080068036A1 (en) | Semiconductor test system capable of virtual test and semiconductor test method thereof | |
| US20090182523A1 (en) | Apparatus and method for connection test on printed circuit board | |
| KR20070015984A (ko) | 하드웨어 자가 진단이 가능한 내장형 시스템 및 그시스템에서의 자가 진단 방법 | |
| Larsson et al. | Graceful Degradation of Reconfigurable Scan Networks | |
| JP3698015B2 (ja) | モータ制御システムの自己診断方法 | |
| JP3050303B2 (ja) | Ｌｓｉ論理回路評価装置 | |
| EP0347906B1 (en) | Self-diagnostic circuit for logic circuit block | |
| JPH0257676B2 (ko) | ||
| KR100612576B1 (ko) | 자기진단이 가능한 에이직 | |
| JP2009069036A (ja) | プリント基板の不良解析システム | |
| JPH0789149A (ja) | 印刷装置テストシステムおよび印刷装置テスト方法 | |
| KR0130784Y1 (ko) | 병렬 포트의 루프백 검사장치 | |
| KR100251709B1 (ko) | 교환시스템에서통신채널시험방법 | |
| JP2003162456A (ja) | 半導体集積回路及び電子機器 | |
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPH052044A (ja) | 半導体試験装置の自己診断装置 | |
| KR970002959B1 (ko) | 데이타 생성 장치에 대한 에러 검출용 인터페이스 장치 | |
| KR0182686B1 (ko) | 교환기에 있어서 통화로계 성능측정기에 대한 테스트방법 | |
| JP2603159B2 (ja) | 直列制御装置のノ−ドチェック装置及びその方法 | |
| JP2006208054A (ja) | 機能検査方法 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |