KR102326670B1 - 진단 디바이스가 구비된 반도체 디바이스 테스트 장치 - Google Patents

진단 디바이스가 구비된 반도체 디바이스 테스트 장치 Download PDF

Info

Publication number
KR102326670B1
KR102326670B1 KR1020200086748A KR20200086748A KR102326670B1 KR 102326670 B1 KR102326670 B1 KR 102326670B1 KR 1020200086748 A KR1020200086748 A KR 1020200086748A KR 20200086748 A KR20200086748 A KR 20200086748A KR 102326670 B1 KR102326670 B1 KR 102326670B1
Authority
KR
South Korea
Prior art keywords
test
board
switch
input
path
Prior art date
Application number
KR1020200086748A
Other languages
English (en)
Inventor
신종경
박지만
최재욱
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020200086748A priority Critical patent/KR102326670B1/ko
Application granted granted Critical
Publication of KR102326670B1 publication Critical patent/KR102326670B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Abstract

본 발명은 진단 디바이스가 구비된 반도체 디바이스 테스트 장치에 관한 것으로서, 진단 디바이스는 디바이스 테스트 신호를 생성하는 디바이스 테스트 회로 및 복수개의 스위치로 구성되어 신호의 경로를 제어하는 신호 제어부를 포함하여, 테스트 장치의 테스트 보드 유닛에 디바이스 테스트 신호를 제공하고, 테스트 보드는 진단 디바이스를 통해 보드 테스트 신호를 송수신하여 테스트 보드 유닛 뿐만 아니라 테스트 보드 유닛과 진단 디바이스 사이에 구비된 하이픽스 보드(Hi-Fix), 프로브 인터페이스 보드(PIB), 또는 포고 보드(Pogo board)의 하자(개방, 단락) 여부를 진단할 수 있다.

Description

진단 디바이스가 구비된 반도체 디바이스 테스트 장치{Semiconductor device test apparatus having diagnosis device}
본 문서는 반도체 디바이스의 테스트 장치에 관한 것이고, 특히 진단 디바이스가 구비되어 반도체 디바이스 테스트 장치 자체를 진단 내지 테스트하는 기술에 관련된다.
일반적으로, 반도체 디바이스는 제조 공정 중에 여러 번 테스트 된다. 반도체 디바이스를 성공적으로 테스트하기 위해서, 테스트 장치는 그 디바이스의 동작 환경에 있는 것과 같이 신호를 생성하고 측정하여야 한다.
그런데, 테스트 장치는 반도체 디바이스, 즉 피검사 디바이스의 양불 내지 성능을 테스트하지만, 만일 테스트 장치 자체에 하자가 있으면 피검사 디바이스가 정상이어도 피검사 디바이스를 불량으로 판정하는 등 정상적인 테스트를 수행할 수 없게 된다.
피검사 디바이스가 정상이면, 그 피검사 디바이스를 이용하여 테스트 장치의 양불 내지 성능을 진단할 수 있지만, 반도체 디바이스가 시스템 반도체, SoC로 점점 복잡해지고 집적화됨에 따라 비싼 가격으로 형성되어 테스트 장치의 진단을 위해 실제 반도체 디바이스를 사용하기에는 부담이 될 수 있다. 또한 실제 반도체 디바이스를 사용하여 테스트 장치의 성능을 자가 진단하기에는 기술적으로 한계가 있어, 더 고성능의 진단 디바이스를 별도로 제작하는 것이 필요하다.
도 1은 피검사 디바이스가 실장된 일반적인 반도체 디바이스 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, 반도체 디바이스 테스트 장치(500)는 테스트 보드 유닛(110), 하이픽스 보드(200, Hi-Fix), 프로브 인터페이스 보드(300, PIB), 포고 유닛(400, Pogo unit)을 포함하여 구성되고, 반도체 디바이스 테스트 장치(500) 상에 피검사 디바이스(500)가 실장 된다. 피검사 디바이스(500)는 SoC(System on Chip), 시스템 반도체 등 실제 반도체 디바이스이다.
테스트 보드 유닛(110)은 진단 디바이스와 송수신이 가능한 입출력전용 테스트 보드(111)와 진단 디바이스로부터 수신만 가능한 입력전용 테스트보드(112)로 구성된다. 입출력전용 테스트 보드(111)는 일반적으로 다수개 존재하며, 하나 이상 구비되어 있을 수 있다.
테스트 보드 유닛(110)상에는 하이픽스 보드(200), 프로브 인터페이스 보드(300), 포고 유닛(400), 피검사 디바이스(500)가 순차적으로 실장되는데, 만일 하이픽스 보드(200), 프로브 인터페이스 보드(300), 또는 보드(400)가 하자(Open, Short)가 있으면 입출력전용 테스트 보드(111) 및, 입력전용 테스트보드(112)는 수신되는 신호를 분석하여 그 하자가 있음을 감지할 수 있다.
그러나, 피검사 디바이스(500)가 실장되어 있지 않으면, 입출력전용 테스트 보드(111)가 송수신을 할 수 없게 되고, 입력전용 테스트보드(112)는 수신을 할 수 없게 되어, 하이픽스 보드(200), 프로브 인터페이스 보드(300, PIB), 또는 포고 유닛(400)의 자체 하자를 발견할 수 없다. 이는 하이픽스 보드(200), 프로브 인터페이스 보드(300, PIB), 또는 포고 유닛(400)이 수직 방향으로만 도통이 되어 있고, 수평 방향으로는 도통이 되어 있지 않기 때문이다.
따라서, 피검사 디바이스로서 기능을 수행하는 별도의 디바이스의 개발이 필요하다.
한국특허공보(등록공보번호: 10-1469194, “반도체 설비의 자가 진단 장치 및 방법”)는 자동 반송 장비나 별도의 테스트 장비의 도움 없이도 반도체 설비를 자체적으로 진단할 수 있는 반도체 설비의 자가 진단 장치로서, 내부에 복수개의 통신 인터페이스를 수동 타입 및 능동 타입으로 동작시켜 반도체 설비와 자동 반송 장비 간의 통신에 이상 발생시, 그 원인을 파악하도록 하는 기술을 개시하였으나, 별도의 진단 테스트 디바이스를 통해 테스트 장치의 고장 내지 성능을 진단하는 기술에 대해서는 개시되어 있지 않고, 테스트 장치 내에 다수의 통신 부품을 구비시킴으로 인해 제작 비용이 상승 될 수 있는 문제가 있다.
본 문서는 실제 피검사 디바이스를 사용하지 않고 별도의 진단 피검사 디바이스를 통해 테스트 장치를 자가 진단하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 일 양상에 따라, 반도체 디바이스 테스트 장치는,
진단 디바이스와 송수신이 가능한 입출력전용 테스트 보드와 진단 디바이스로부터 수신만 가능한 입력전용 테스트보드로 구성되는 테스트 보드 유닛;
테스트 보드 유닛 상에 실장된 하이픽스 보드,
하이픽스 보드 상에 실장된 프로브 인터페이스 보드,
프로브 인터페이스 보드 상에 실장된 포고 보드, 및
포고 보드 상에 실장된 진단 디바이스를 포함하고,
상기 진단 디바이스는,
디바이스 테스트 신호를 생성하는 디바이스 테스트 회로, 및
복수개의 스위치로 구성되어 신호의 경로를 제어하는 신호 제어부를 포함하고,
상기 신호 제어부는,
디바이스 테스트 신호를 입력전용 테스트보드로 송신하기 위한 제1 경로,
제1 경로와 병렬로 연결되고, 디바이스 테스트 신호를 입출력전용 테스트보드로 송신하기 위한 제2 경로, 및
제2 경로와 병렬로 연결되고, 입출력전용 테스트보드가 생성하는 보드 테스트 신호를 입출력전용 테스트보드로 송신하기 위한 루프 백 경로(Loop-back path)를 제공하는 제3 경로를 포함하고,
제1 경로, 제2 경로 및 제3 경로에는 제1 스위치, 제2 스위치 및 제3 스위치가 각각 포함되어 자가 진단을 수행할 수 있다.
본 발명은 진단 디바이스를 이용함으로써, 고가의 실제 피검사 디바이스를 이용하지 않고도 테스트 장치를 저비용으로 간편하게 자가 진단할 수 있고, 테스트 장치 내부에 복잡한 통신 부품을 구비시켜 자가 진단을 수행할 필요가 없다.
또한, 진단 디바이스가 실제 피검사 디바이스와는 다르게 양불(Pass/fail)의 신호를 자체적으로 송신함으로써, 테스트 보드의 성능 내지 하자 여부를 진단할 수 있다.
도 1은 피검사 디바이스가 실장된 일반적인 반도체 디바이스 테스트 장치를 설명하는 도면이다.
도 2는 일 실시예에 따라 진단 디바이스가 구비된 반도체 디바이스 테스트 장치를 설명하는 도면이다.
도 3은 일 실시예에 따라 진단 디바이스가 구비된 반도체 디바이스 테스트 장치의 동작을 설명하는 도면이다.
도 4는 또 다른 일 실시예에 따라 진단 디바이스가 구비된 반도체 디바이스 테스트 장치의 동작을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 2는 일 실시예에 따라 진단 디바이스가 구비된 반도체 디바이스 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, 반도체 디바이스 테스트 장치(2000)는, 테스트 보드 유닛(110), 하이픽스 보드(200, Hi-Fix), 프로브 인터페이스 보드(300, PIB), 포고 유닛(400, Pogo unit), 진단 디바이스(600)를 포함하여 구성될 수 있다.
테스트 보드 유닛(110)은, 진단 디바이스와 송수신이 가능한 적어도 하나 이상의 입출력전용 테스트 보드(111)와 진단 디바이스로부터 수신만 가능한 적어도 하나 이상의 입력전용 테스트보드(112)로 구성될 수 있다. 따라서 입출력전용 테스트 보드(111)는 보드 테스트 신호(리턴 신호)가 입출력되고, 입력전용 테스트보드(112)는 디바이스 테스트 신호(일방 신호)가 입력될 수 있다. 입출력전용 테스트 보드(111)는 제1 입출력전용 테스트 보드가 송신을 하고 제2 입출력전용 테스트 보드가 수신할 수도 있다.
테스트 보드 유닛(110) 하부에는 백 플레인 보드(도시 안됨)가 구비되어 테스트 보드 유닛(110)에 테스트 제어 신호를 제공할 수 있다.
하이픽스 보드(200)는 테스트 보드 유닛 상에 실장될 수 있다. 하이픽스 보드(200)는 프로브 인터페이스 보드(300)와 테스트 보드 유닛(110)을 인터페이싱하고, 프로브 인터페이스 보드(300)를 지지하는 기능을 수행할 수 있다.
프로브 인터페이스 보드(300)는 하이픽스 보드 상에 실장될 수 있다. 프로브 인터페이스 보드(300)는 포고 유닛(400)와 하이픽스 보드(200)를 인터페이싱하고, 포고 유닛(400)을 지지하는 기능을 수행할 수 있다.
포고 유닛(400)는 프로브 인터페이스 보드 상에 실장될 수 있다. 포고 유닛(400)는 포고 핀이 구비되어 진단 디바이스(600)와 프로브 인터페이스 보드(300)를 인터페이싱하고, 진단 디바이스(600)를 지지하는 기능을 수행할 수 있다.
진단 디바이스(600)는 포고 유닛(400) 상에 실장되어 입출력전용 테스트 보드(110)로부터 보드 테스트 신호를 수신하여 입출력전용 테스트 보드(111)로 전송할 수 있고, 입출력전용 테스트 보드(111)와 입력전용 테스트보드(112)로 디바이스 테스트 신호를 제공할 수 있다. 디바이스 테스트 신호는 양불 신호로서 정상 및 비정상 디바이스 테스트 신호를 주기적으로 테스트 보드 유닛(110)에 제공할 수 있다. 이로 인해 작업자는 테스트 보드 유닛(110)이 정상적으로 Pass/fail 동작을 하는지 확인할 수 있다. 만일 진단 디바이스(600)가 테스트 보드 유닛(110)에 정상 신호를 송신하였는데 테스트 보드 유닛(110)이 fail로 인식하거나 그 반대의 경우라면 작업자는 테스트 보드 유닛(110)이 고장인 것으로 보고 수리작업을 할 수 있다. 테스트 보드는 일련 번호가 부여되어 있어 특정 테스트 보드의 고장이 검출될 수 있다.
진단 디바이스(600)는 실제 피검사 디바이스는 아니며, 테스트 시스템의 일 구성으로서 외부 진단 보드(External diagnosis board)이다. 진단 디바이스(600)는 백 플레인 보드(도시 안됨)로부터 전원을 공급 받을 수 있다.
도 3은 일 실시예에 따라 진단 디바이스가 구비된 반도체 디바이스 테스트 장치의 동작을 설명하는 도면이다. 도시된 바와 같이, 진단 디바이스(600)는 디바이스 테스트 신호를 생성하는 디바이스 테스트 회로(610), 및 복수개의 스위치로 구성되어 신호의 경로를 제어하는 신호 제어부(620)를 포함할 수 있다.
신호 제어부(620)는, 제1 경로와 병렬로 연결되고, 디바이스 테스트 신호를 입력전용 테스트보드(112)로 송신하기 위한 제1 경로(621), 제1 경로와 병렬로 연결되고, 디바이스 테스트 신호를 입출력전용 테스트보드로 송신하기 위한 제2 경로(622) 및, 제2 경로와 병렬로 연결되고, 입출력전용 테스트보드가 생성하는 보드 테스트 신호를 입출력전용 테스트보드로 송신하기 위한 루프 백 경로(Loop-back path)를 제공하는 제3 경로(623)를 포함할 수 있다.
제1 경로, 제2 경로 및 제3 경로에는 각각 제1 스위치(621-1), 제2 스위치(622-1) 및 제3 스위치(623-1)를 포함할 수 있다. On/off 스위칭 제어하는 제어부(도시 안됨)는 반도체 디바이스 테스트 장치(2000) 내에 별도 구비될 수 있다. 각 스위치의 제어 동작은 아래 표 1과 같이 4가지 모드로 진행될 수 있다.
일 실시예에 따른 반도체 디바이스 테스트 장치에 있어서, 제1 스위치가 On일 때, 제2 스위치 및 제3 스위치는 Off로 제어되는 제어될 수 있다(제1 모드). 이로 인해, 진단 디바이스(600)가 송신하는 디바이스 테스트 신호를 통해 입력전용 테스트보드(112)를 진단할 수 있다.
더 나아가, 일 실시예에 따른 반도체 디바이스 테스트 장치에 있어서, 제3 스위치가 On일 때, 제1 스위치 및 제2 스위치는 Off로 제어될 수 있다(제2 모드). 이로 인해, 입출력전용 테스트보드(111)가 송신하는 보드 테스트 신호를 통해 하이픽스 보드(Hi-Fix), 프로브 인터페이스 보드(PIB), 또는 포고 유닛(Pogo unit)의 하자(개방, 단락) 여부를 진단할 수 있다.
더 나아가, 일 실시예에 따른 반도체 디바이스 테스트 장치에 있어서, 제2 스위치가 On일 때, 제1 스위치 및 제3 스위치는 Off로 제어될 수 있다(제3 모드).
이로 인해, 진단 디바이스(600)가 송신하는 디바이스 테스트 신호를 통해 입출력전용 테스트보드(111)를 진단할 수 있다.
더 나아가, 일 실시예에 따른 반도체 디바이스 테스트 장치에 있어서, 제1 스위치 및 제2 스위치가 On일 때, 제3 스위치는 Off로 제어될 수 있다(제4 모드). 이로 인해 입출력전용 테스트보드(111)와 입력전용 테스트보드(112)가 동시에 진단될 수 있으며, 제1 모드와 제3 보드의 각 진단 결과값을 상호 비교해 볼 수 있다.
진단 모드 스위칭 동작 제어
스위치 1 스위치 2 스위치 3
제1 모드 On(Close) Off(Open) Off(Open)
제2 모드 Off(Open) Off(Open) On(Close)
제 3모드 Off(Open) On(Close) Off(Open)
제 4모드 On(Close) On(Close) Off(Open)
도 4는 또 다른 일 실시예에 따라 진단 디바이스가 구비된 반도체 디바이스 테스트 장치의 동작을 설명하는 도면이다. 도시된 바와 같이, 입출력전용 테스트 보드(111)는, 제1 입출력전용 테스트보드(111-1)와 제2 입출력전용 테스트보드(111-2)를 포함하여 구성될 수 있다.
이 경우, 제3 경로는, 제1 입출력전용 테스트보드(111-1)가 생성하는 보드 테스트 신호를 제2 입출력전용 테스트보드(111-2)로 송신하기 위한 루프 백 경로(Loop-back path)를 제공할 수 있다. 그 외 동작은 도 2의 경우와 같다.
1000, 2000 : 반도체 디바이스 테스트 시스템
110 : 테스트 보드 유닛
111 : 입출력전용 테스트보드
111-1 : 제1의 입출력전용 테스트보드
111-2 : 제2의 입출력전용 테스트보드
112 : 입력전용 테스트보드
200 : 하이픽스 보드
300 : 프로브 인터페이스 보드
400 : 포고 보드
500 : 피검사 디바이스
600 : 진단 디바이스
610 : 디바이스 테스트 회로
620 : 신호 제어부
621 : 제1 경로
621-1 : 제1 스위치
622 : 제2 경로
622-1 : 제2 스위치
623 : 제3 경로
623-1 : 제3 스위치

Claims (6)

  1. 진단 디바이스와 송수신이 가능한 입출력전용 테스트 보드와 진단 디바이스로부터 수신만 가능한 입력전용 테스트보드로 구성되는 테스트 보드 유닛;
    테스트 보드 유닛 상에 실장된 하이픽스 보드;
    하이픽스 보드 상에 실장된 프로브 인터페이스 보드;
    프로브 인터페이스 보드 상에 실장된 포고 보드; 및
    포고 보드 상에 실장된 진단 디바이스를 포함하고,
    상기 진단 디바이스는,
    디바이스 테스트 신호를 생성하는 디바이스 테스트 회로; 및
    복수개의 스위치로 구성되어 신호의 경로를 제어하는 신호 제어부를 포함하고,
    상기 신호 제어부는,
    디바이스 테스트 신호를 입력전용 테스트보드로 송신하기 위한 제1 경로;
    제1 경로와 병렬로 연결되고, 디바이스 테스트 신호를 입출력전용 테스트보드로 송신하기 위한 제2 경로; 및
    제2 경로와 병렬로 연결되고, 입출력전용 테스트보드가 생성하는 보드 테스트 신호를 입출력전용 테스트보드로 송신하기 위한 루프 백 경로(Loop-back path)를 제공하는 제3 경로;를 포함하고,
    제1 경로, 제2 경로 및 제3 경로에는 제1 스위치, 제2 스위치 및 제3 스위치가 각각 포함되는 반도체 디바이스 테스트 장치.
  2. 제1항에 있어서,
    제1 스위치가 On일 때, 제2 스위치 및 제3 스위치는 Off로 제어되는 반도체 디바이스 테스트 장치.
  3. 제2항에 있어서,
    제3 스위치가 On일 때, 제1 스위치 및 제2 스위치는 Off로 제어되는 반도체 디바이스 테스트 장치.
  4. 제3항에 있어서,
    제2 스위치가 On일 때, 제1 스위치 및 제3 스위치는 Off로 제어되는 반도체 디바이스 테스트 장치.
  5. 제4항에 있어서,
    제1 스위치가 및 제2 스위치가 On일 때, 제3 스위치는 Off로 제어되는 반도체 디바이스 테스트 장치.
  6. 제1항에 있어서,
    입출력전용 테스트 보드는,
    제1 입출력전용 테스트보드;와 제2 입출력전용 테스트보드;를 포함하여 구성되고,
    제3 경로는,
    제1 입출력전용 테스트보드가 생성하는 보드 테스트 신호를 제2 입출력전용 테스트보드로 송신하기 위한 루프 백 경로(Loop-back path)를 제공하는 반도체 디바이스 테스트 장치.
KR1020200086748A 2020-07-14 2020-07-14 진단 디바이스가 구비된 반도체 디바이스 테스트 장치 KR102326670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200086748A KR102326670B1 (ko) 2020-07-14 2020-07-14 진단 디바이스가 구비된 반도체 디바이스 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200086748A KR102326670B1 (ko) 2020-07-14 2020-07-14 진단 디바이스가 구비된 반도체 디바이스 테스트 장치

Publications (1)

Publication Number Publication Date
KR102326670B1 true KR102326670B1 (ko) 2021-11-16

Family

ID=78716740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086748A KR102326670B1 (ko) 2020-07-14 2020-07-14 진단 디바이스가 구비된 반도체 디바이스 테스트 장치

Country Status (1)

Country Link
KR (1) KR102326670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230086104A (ko) * 2021-12-08 2023-06-15 주식회사 엑시콘 반도체 디바이스 테스트 장치

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028939A (ja) * 1988-06-28 1990-01-12 Mitsubishi Electric Corp 測定プログラム自動作成装置
JPH052044A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 半導体試験装置の自己診断装置
JPH07128405A (ja) * 1993-10-29 1995-05-19 Hitachi Ltd Ｌｓｉテストボード
JPH09288146A (ja) * 1996-04-24 1997-11-04 Asia Electron Inc 半導体測定装置の自己診断方法
JP2002236150A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置及び試験方法
JP2003057296A (ja) * 2001-08-20 2003-02-26 Ando Electric Co Ltd 半導体集積回路試験装置及びその自己診断方法
JP2003167034A (ja) * 2001-12-04 2003-06-13 Japan Science & Technology Corp 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
JP2003315420A (ja) * 2002-04-24 2003-11-06 Ando Electric Co Ltd Ｉｃテスタシステム及びそのテストプログラム設定方法
JP2004156976A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
JP2006317256A (ja) * 2005-05-12 2006-11-24 Advantest Corp 試験装置、診断プログラムおよび診断方法
JP2008203073A (ja) * 2007-02-20 2008-09-04 Yokogawa Electric Corp 半導体試験装置
JP2008277417A (ja) * 2007-04-26 2008-11-13 Elpida Memory Inc 半導体装置及びその試験方法
JP2009540612A (ja) * 2006-06-13 2009-11-19 フォームファクター， インコーポレイテッド 特定用途向けプローブカード試験システムの設計方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028939A (ja) * 1988-06-28 1990-01-12 Mitsubishi Electric Corp 測定プログラム自動作成装置
JPH052044A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 半導体試験装置の自己診断装置
JPH07128405A (ja) * 1993-10-29 1995-05-19 Hitachi Ltd Ｌｓｉテストボード
JPH09288146A (ja) * 1996-04-24 1997-11-04 Asia Electron Inc 半導体測定装置の自己診断方法
JP2002236150A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置及び試験方法
JP2003057296A (ja) * 2001-08-20 2003-02-26 Ando Electric Co Ltd 半導体集積回路試験装置及びその自己診断方法
JP2003167034A (ja) * 2001-12-04 2003-06-13 Japan Science & Technology Corp 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置
JP2003315420A (ja) * 2002-04-24 2003-11-06 Ando Electric Co Ltd Ｉｃテスタシステム及びそのテストプログラム設定方法
JP2004156976A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
JP2006317256A (ja) * 2005-05-12 2006-11-24 Advantest Corp 試験装置、診断プログラムおよび診断方法
JP2009540612A (ja) * 2006-06-13 2009-11-19 フォームファクター， インコーポレイテッド 特定用途向けプローブカード試験システムの設計方法
JP2008203073A (ja) * 2007-02-20 2008-09-04 Yokogawa Electric Corp 半導体試験装置
JP2008277417A (ja) * 2007-04-26 2008-11-13 Elpida Memory Inc 半導体装置及びその試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230086104A (ko) * 2021-12-08 2023-06-15 주식회사 엑시콘 반도체 디바이스 테스트 장치
KR102638924B1 (ko) 2021-12-08 2024-02-21 주식회사 엑시콘 반도체 디바이스 테스트 장치

Similar Documents

Publication Publication Date Title
EP0882239B1 (en) Assembly and method for testing integrated circuit devices
US20060242499A1 (en) Remote integrated circuit testing method and apparatus
KR102326670B1 (ko) 진단 디바이스가 구비된 반도체 디바이스 테스트 장치
US6505138B1 (en) Function-based control interface for integrated circuit tester prober and handler devices
KR100905507B1 (ko) 고전압 기능부를 가진 핀 전자기기
EP1899738B1 (en) Test apparatus with tester channel availability identification
Khasawneh et al. Real-time monitoring of test fallout data to quickly identify tester and yield issues in a multi-site environment
US20080154530A1 (en) Method for normalized test line limits with measurement uncertainty
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
CA1201815A (en) Reciprocal quiescence design method and apparatus
Hulvershorn et al. Linking diagnostic software to hardware self test in telecom systems
CN111190091B (zh) Wat设备的测试头及其诊断修复方法
US6915495B2 (en) Process and system for management of test access port (TAP) functions
JPH0213095A (ja) データ経路検査装置及び方法
KR100251386B1 (ko) 무선통신시스템에서무선기지국진단방법
US20050077600A1 (en) Semiconductor device
JPH11232139A (ja) 故障監視システム
JP2585839Y2 (ja) 半導体試験装置
KR100527675B1 (ko) 반도체 제조설비의 인쇄회로기판 기능 검사장치
JP2003304208A (ja) ネットワーク装置
KR910005333B1 (ko) 가입자 시험장치의 제어회로
KR100293559B1 (ko) 자동시험장치에서부품에러자동탐지방법
KR100251709B1 (ko) 교환시스템에서통신채널시험방법
KR0137697B1 (ko) 자동시험장치에서 계측기를 이용한 부품 에러 자동탐지 장치 및 그 방법
CN117214665A (zh) 一种适用于系统集成模块的内部信号互联检测方法及系统

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant