KR20050055870A - 제이텍을 이용한 원격 다운로딩 장치 및 그 방법 - Google Patents

제이텍을 이용한 원격 다운로딩 장치 및 그 방법 Download PDF

Info

Publication number
KR20050055870A
KR20050055870A KR1020030088919A KR20030088919A KR20050055870A KR 20050055870 A KR20050055870 A KR 20050055870A KR 1020030088919 A KR1020030088919 A KR 1020030088919A KR 20030088919 A KR20030088919 A KR 20030088919A KR 20050055870 A KR20050055870 A KR 20050055870A
Authority
KR
South Korea
Prior art keywords
downloading
jtag
processor
mode
board
Prior art date
Application number
KR1020030088919A
Other languages
English (en)
Inventor
정병권
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030088919A priority Critical patent/KR20050055870A/ko
Publication of KR20050055870A publication Critical patent/KR20050055870A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 JTAG을 이용한 원격 다운로딩 장치 및 그 방법을 제공하기 위한 것으로, 복수개의 디바이스에 대한 프로그램 다운로딩과 스캔 체인의 수행을 제어하는 프로세서와; 상기 프로세서의 제어를 받고, 복수개의 디바이스에 대한 다운로딩과 스캔 체인을 수행하는 JTAG 커넥터와; 상기 프로세서의 제어를 받고, 상기 JTAG 커넥터와 복수개의 디바이스 간의 다운로딩과 스캔 체인에 대한 인터페이스가 수행되도록 하는 인터페이스부; 를 포함하여 이중화로 마스터 보드와 슬레이브 보드를 각각 구성함으로써, JTAG 핀을 이용하여 다운 로딩하는 디바이스를 마스터 보드에서 원격 퓨징할 수 있게 되는 것이다.

Description

제이텍을 이용한 원격 다운로딩 장치 및 그 방법{Apparatus and method for remote downloading by using JTAG}
본 발명은 JTAG(Joint Test Action Group, 제이텍)을 이용한 원격 다운로딩 장치 및 그 방법에 관한 것으로, 특히 JTAG 핀을 이용하여 다운 로딩하는 디바이스를 마스터 보드에서 원격 퓨징(Fusing)하기에 적당하도록 한 JTAG을 이용한 원격 다운로딩 장치 및 그 방법에 관한 것이다.
일반적으로 JTAG은 하드웨어 테스트나 연결 상태 등을 체크할 수 있는 것으로, JTAG(Joint Test Action Group)은 표준 1149.1-1990, IEEE(Institute of Electrical and Electronics Engineers) 표준 시험 액세스 포트와 경계-검사 구조(Standard Test Access Port and Boundary-Scan Architecture)와 그의 보완판으로서 발표된 시험능력 표준을 개발한 IEEE 기술 분과위원회를 말한다.
70년대 중반에는 "bed-of-nails"라는 테크닉을 사용하여 직접 PCBs(print circuit boards)에 접촉하는 방식으로 보드를 테스트 하였다(현재에도 지그라는 테스트 장비를 사용). 그런데 보드의 단자 사이의 거리가 좁아짐에 따라 테스트가 매우 어렵게 되었고, 결정적으로 멀티 레이어 보드(multi layer board)가 나타남에 따라 위의 방법은 불가능하게 되었으며, 테스트하다가 하드웨어에 손상을 가져다 줄 수 있고, 고가의 비용 등 여러 가지 문제점들이 발생하게 되었다.
이를 해결하기 위해 80년대 중반에 Joint European Test Access Group 이란 단체가 결성되었으며, 그들은 "a serial shift register around the boundary of the device"라는 개념을 발전 시켰다. JTAG이란 용어 대신에 바운더리 스캔(Boundary-Scan)이란 용어도 사용하는데, JTAG은 칩 내부에 바운더리 셀(Boundary Cell)이란 것을 두어 외부의 핀과 일대 일로 연결시켜 프로세서가 할 수 있는 동작을 중간에 셀(Cell)을 통해 모든 동작을 인위적으로 수행할 수 있어 여러 가지 하드웨어 테스트나 연결 상태 등을 체크할 수 있다
한편 종래 프로세스를 이용한 다운로딩 기술에 대해 설명하면 다음과 같다.
도 1은 종래 프로세스를 이용한 다운로딩 장치의 블록구성도이다.
여기서 참조번호 10은 다운로딩 할 데이터를 1차적으로 저장하는 플래시 메모리(Flash Memory)이고, 20은 상기 플래시 메모리(10)에 저장된 데이터를 읽어 CPLD로 전달하는 프로세서이며, 30은 CPLD(Complex Programmable Logic Device)이고, 31은 CPLD(10) 내의 파일 인터프리터(File Interpreter)이며, 32는 TAP(Test Access Port) 타이밍 생성기이고, 33은 JTAG 인터페이스부이다.
또한 참조번호 40은 JTAG 커넥터이고, 50은 EEPROM(Electrically Erasable and Programmable Read Only Memory)이며, 61 및 62는 복수개의 FPGA(Field Programmable Gate Array, 필드 프로그래머블 게이트 어레이)이다.
도 2는 종래 프로세스를 이용한 다운로딩 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 플래시 메모리(10)에 FPGA(61)(62)에 로딩 할 데이터를 저장하는 단계(ST11)와; 상기 플래시 메모리(10)에 저장된 데이터를 읽는 단계(ST12)와; 상기 읽은 데이터를 해석하고 TAP 타이밍을 생성한 다음 JTAG 인터페이스로 EEPROM(50)에 저장하는 단계(ST13 ~ ST15)와; 상기 EEPROM(50)에 저장된 데이터를 하드웨어적 다운로딩으로 상기 FPGA(61)(62)에 다운 로딩하여 상기 FPGA(61)(62)를 업그레이드시키는 단계(ST16)를 수행한다.
이와 같이 구성된 종래 기술의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
먼저 종래의 프로세스를 이용한 다운로딩 기술은 도 1에서와 같이 EEPROM(50)을 이용하여 여러 개의 FPGA(61)(62)에 동일한 내용을 다운 로딩함으로써 다운 로딩 속도를 빠르게 하고, 다운 로딩 할 데이터나 업그레이드할 데이터를 EEPROM(50)에 저장함으로써 업그레이드를 위해서 EEPROM(50)을 교체할 필요가 없고, 로딩 데이터의 업그레이드 시에만 프로세서(20)가 개입하는 방식을 사용하고 있다.
그래서 플래시 메모리(10)에서는 다운 로딩 할 데이터를 우선적으로 저장한다.
그리고 프로세서(20)에서는 플래시 메모리(10)에 저장된 다운 로딩된 데이터를 읽어 들여 CPLD(30)로 전달한다.
CPLD(30)는 파일 인터프리터(31)와 TAP 타이밍 생성기(32)와 JTAG 인터페이스부(33)를 구비하고 있다.
그래서 파일 인터프리터(31)에서는 프로세서(20)에서 읽은 데이터를 해석한다.
그리고 TAP 타이밍 생성기(32)는 파일 인터프리터(31)에서 해석된 데이터에 대해 TAP 타이밍을 생성시킨다.
여기서 TAP은 다음의 5개의 JTAG의 전용 핀들을 총칭하여 일컫는 말이다.
TAP( Test Access Port)라하며, 이들 핀 구성은 다음과 같다.
1. 4개의 전용 테스트(Test) 핀
1) Test Clock (TCK) : 시험 클럭 입력이다.
2) Test Data In (TDI) : 시험 데이터 입력으로 시험 명령과 데이터를 위한 직렬 입력이며, TCK의 상승 에지에서 샘플링 된다.
3) Test Data Out (TDO) : 시험 데이터 출력으로 시험 명령과 데이터를 위한 직렬 출력이며, TCK의 하강 에지에서 명령 레지스터(Instruction Register, IR) 또는 데이터 레지스터(Data Register, DR)의 내용을 이동시킨다.
4) Test Mode Select (TMS) : 시험 모드 선택 입력이며, TAP의 상태 시퀀스를 제어하며, TCK의 상승 에지에서 샘플링 된다.
2. 1개의 옵션 테스트 핀
1) Test Reset (TRST) : 전원 인가시 TAP을 초기화한다.
그리고 TAP 타이밍이 생성된 데이터를 JTAG 인터페이스부(33)와 JTAG 커넥터(40)를 통해 EEPROM(50)에 저장된다.
그러면 FPGA(61)(62)는 업그레이드를 하기 위해 EEPROM(50)에 저장된 데이터를 하드웨어적으로 다운로딩 받게 된다.
그러나 이러한 종래의 기술은 다음과 같은 문제점이 있었다.
즉, 동일한 내용의 데이터를 다수의 FPGA 디바이스에 다운 로딩하는 방식을 사용하고 있다. 따라서 한 보드 내에 같은 내용의 데이터를 가지는 FPGA만 다운 로딩이 가능하게 되고, 한 보드 내에 다른 내용을 가지는 데이터를 다운 로딩 할 때 문제가 발생할 수 있는 문제점이 있었다.
또한 마스터/슬레이브 구조를 가지는 보드에서는 적용하기 힘든 단점도 있었다.
더불어 FPGA의 JTAG 신호를 전적으로 다운 로딩에만 이용하기 때문에 JTAG 체인으로 묶을 수 없는 한계도 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 JTAG 핀을 이용하여 다운 로딩하는 디바이스를 마스터 보드에서 원격 퓨징할 수 있는 JTAG을 이용한 원격 다운로딩 장치 및 그 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 JTAG을 이용한 원격 다운로딩 장치는,
복수개의 디바이스에 대한 프로그램 다운로딩과 스캔 체인의 수행을 제어하는 프로세서와; 상기 프로세서의 제어를 받고, 복수개의 디바이스에 대한 다운로딩과 스캔 체인을 수행하는 JTAG 커넥터와; 상기 프로세서의 제어를 받고, 상기 JTAG 커넥터와 복수개의 디바이스 간의 다운로딩과 스캔 체인에 대한 인터페이스가 수행되도록 하는 인터페이스부; 를 포함하여 이중화로 마스터 보드와 슬레이브 보드를 각각 구성하는 것을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 JTAG을 이용한 원격 다운로딩 방법은,
프로세서에서 복수개의 디바이스에 대한 처리 모드를 선택하게 하는 제 1 단계와; 상기 모드가 다운로딩 모드이면, 다운로딩이 원격 다운로딩인가를 판별하는 제 2 단계와; 상기 원격 다운로딩이면, 마스터 보드에서 슬레이브 보드로 다운로딩 데이터를 인가하여 상기 슬레이브 보드에서 모드 설정 및 다운로딩 할 디바이스를 선택한 다음 상기 마스터 보드에서 인가된 다운로딩 데이터를 선택된 디바이스에 다운 로딩하는 제 3 단계와; 상기 다운로딩이 원격 다운로딩이 아니면, 상기 마스터 보드에서 모드 설정 및 다운로딩 할 디바이스를 선택하고 다운로딩 데이터를 선택된 디바이스에 다운 로딩시키는 제 4 단계와; 상기 모드가 스캔 체인 모드이면, 체인을 연결할 디바이스를 선택한 다음 JTAG 신호에 테스트를 위한 데이터를 인가하여 스캔 체인이 수행되도록 하는 제 5 단계를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, JTAG을 이용한 원격 다운로딩 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 의한 JTAG을 이용한 원격 다운로딩 장치의 블록구성도이다.
이에 도시된 바와 같이, 이중화로 구성된 마스터 보드(100)와 슬레이브 보드(200)는 각각, 복수개의 디바이스(141)(142)(241)(241)에 대한 프로그램 다운로딩과 스캔 체인(Scan Chain)의 수행을 제어하는 프로세서(110)(210)와; 상기 프로세서(110)(210)의 제어를 받고, 복수개의 디바이스(141)(142)(241)(241)에 대한 다운로딩과 스캔 체인을 수행하는 JTAG 커넥터(120)(220)와; 상기 프로세서(110)(210)의 제어를 받고, 상기 JTAG 커넥터(120)(220)와 복수개의 디바이스(141)(142)(241)(241) 간의 다운로딩과 스캔 체인에 대한 인터페이스가 수행되도록 하는 인터페이스부(130)(230)를 포함하여 구성된다.
상기에서 인터페이스부(130)(230)는, 상기 프로세서(110)(210)와의 인터페이스를 수행하는 프로세서 인터페이스부(131)(231)와; 상기 마스터 보드(100)와 슬레이브 보드(200) 간의 인터페이스를 수행하는 외부 인터페이스부(132)(232)와; 상기 JTAG 커넥터(120)(220)와의 인터페이스를 수행하는 JTAG 인터페이스부(133)(233)와; 상기 프로세서(110)의 제어에 따라 복수개의 디바이스(141)(142)(241)(241)에 대한 스캔 체인이 수행되도록 인터페이스 하는 스캔 체인 인터페이스부(134)(234)를 포함하여 구성된다.
도 4는 본 발명에 의한 JTAG을 이용한 원격 다운로딩 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 프로세서(110)(210)에서 복수개의 디바이스(141)(142)(241)(241)에 대한 처리 모드를 선택하게 하는 제 1 단계(ST21)와; 상기 모드가 다운로딩 모드이면, 다운로딩이 원격 다운로딩인가를 판별하는 제 2 단계(ST22)와; 상기 원격 다운로딩이면, 마스터 보드(100)에서 슬레이브 보드(200)로 다운로딩 데이터를 인가하여 상기 슬레이브 보드(200)에서 모드 설정 및 다운로딩 할 디바이스를 선택한 다음 상기 마스터 보드(100)에서 인가된 다운로딩 데이터를 선택된 디바이스에 다운 로딩하다 제 3 단계(ST23 ~ ST25)와; 상기 다운로딩이 원격 다운로딩이 아니면, 상기 마스터 보드(100)에서 모드 설정 및 다운로딩 할 디바이스를 선택하고 다운로딩 데이터를 선택된 디바이스에 다운 로딩하다 제 4 단계(ST26)(ST27)와; 상기 모드가 스캔 체인 모드이면, 체인을 연결할 디바이스를 선택한 다음 JTAG 신호에 테스트를 위한 데이터를 인가하여 스캔 체인이 수행되도록 하는 제 5 단계(ST28 ~ ST30)를 포함하여 수행한다.
이와 같이 구성된 본 발명에 의한 JTAG을 이용한 원격 다운로딩 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 JTAG 핀을 이용하여 다운 로딩하는 디바이스를 마스터 보드에서 원격 퓨징 하고자 한다.
그래서 본 발명은 이중화로 구성된 마스터 보드(100)와 슬레이브 보드(200)로 이루어진다.
마스터 보드(100)에는 프로세서(110), JTAG 커넥터(120), 인터페이스부(130), 복수개의 디바이스(141)(142) 등이 포함되어 구성되고, 슬레이브 보드(200) 또한 마스터 보드(100)와 동일하게 구성된다.
마스터 보드(100)에서 프로세서(110)는 마스터 보드(100) 내의 디바이스(141)(142)들에 대한 다운로딩을 제어하고 스캔 체인을 제어하며, 슬레이브 보드(200) 내의 디바이스(241)(242)들에 대한 원격 다운로딩 또한 제어한다.
마스터 보드(100)의 JTAG 커넥터(120)는 외부 JTAG 장비나 프로그램 다운 로딩에 사용되는 부분이다.
그리고 JTAG 커넥터(120)는 디바이스들에 대한 테스트를 위해 다음과 같은 4개의 신호를 출력한다.
1) Test Clock (TCK) : 시험 클럭 입력이다.
2) Test Data In (TDI) : 시험 데이터 입력으로 시험 명령과 데이터를 위한 직렬 입력이며, TCK의 상승 에지에서 샘플링 된다.
3) Test Data Out (TDO) : 시험 데이터 출력으로 시험 명령과 데이터를 위한 직렬 출력이며, TCK의 하강 에지에서 명령 레지스터(Instruction Register, IR) 또는 데이터 레지스터(Data Register, DR)의 내용을 이동시킨다.
4) Test Mode Select (TMS) : 시험 모드 선택 입력이며, TAP의 상태 시퀀스를 제어하며, TCK의 상승 에지에서 샘플링 된다.
또한 마스터 보드(100) 내의 인터페이스부(130)는 프로세서(110)의 제어를 받고, JTAG 커넥터(120)(220)와 복수개의 디바이스(141)(142)(241)(241) 간의 다운로딩과 스캔 체인에 대한 인터페이스가 수행되도록 한다. 따라서 디바이스(141)(142)(241)(242)들과 TDO, TDI, TCK, TMS 신호를 송수신 한다.
그래서 프로세서 인터페이스부(131)는 프로세서(110)와의 인터페이스를 수행한다. 프로세서 인터페이스부(131)에 의해 프로그램 다운 로딩, 스캔 체인 모드를 결정하고 원하는 모드에서 디바이스를 선택할 수 있게 된다.
외부 인터페이스부(132)는 슬레이브 보드(200)의 외부 인터페이스부(232)와 연결되어 TDO, TDI, TCK, TMS 신호를 송수신하여 마스터 보드(100)와 슬레이브 보드(200) 간의 인터페이스를 수행하여 원격 다운로딩이 수행될 수 있도록 한다. 따라서 외부 인터페이스부(132)는 마스터/슬레이브 보드(100)(200) 사이를 연결시킨다. 즉, 외부 인터페이스부(132)가 원격 다운 로딩 및 스캔 체인이 될 수 있도록 JTAG 신호가 크로스(Cross)로 된 두 보드(100)(200)를 연결시키게 된다.
JTAG 인터페이스부(133)는 JTAG의 TDO, TDI, TCK, TMS 신호를 주고 받는다.
스캔 체인 인터페이스부(134)는 복수개의 디바이스(141)(142)와 스캔 체인 방식으로 TDO, TDI, TCK, TMS 신호를 주고 받는다. 이러한 스캔 체인 인터페이스부(134)는 각 디바이스(141)(142)들의 JTAG 신호를 받게 되는데, 프로세스에 따라 바운더리 스캔 테스트를 위한 데이터가 인가될 수 있고, 프로그램 다운 로딩을 위한 데이터가 인가될 수 있다.
또한 슬레이브 보드(200)의 상세 구성 및 동작 또한 마스터 보드(100)와 거의 동일하다. 다만 원격 다운 로딩과 원격 스캔 모드의 실행의 경우에는 마스터 보드(100)의 프로세서(110)의 제어를 받아 슬레이브로 동작하게 된다.
한편 본 발명의 동작을 좀더 상세히 설명하면 다음과 같다.
먼저 마스터 보드(100)의 프로세서(110)는 실행할 모드를 선택한다.
이러한 모드에는 다운로딩 모드와 스캔모드가 있으며, 또한 다운로딩 모드에는 일반 다운로딩 모드와 원격 다운로딩 모드가 있다.
원격 다운로딩은 마스터 보드(100)에서 슬레이브 보드(200)의 디바이스(241)(242)에 다운로딩을 수행하는 것을 말한다.
도 5는 도 3 및 도 4에서 원격 다운 로딩 모드인 경우의 신호 흐름을 보인 블록구성도이다.
그래서 원격 다운로딩을 원할 경우 마스터 보드(100)의 프로세서(110)는 원격 다운로딩을 제어한다.
마스터 보드(100)의 프로세서(110)의 제어에 따라 JTAG 커넥터(120)의 TDO, TDI, TCK, TMS 신호는 JTAG 인터페이스부(133)와 스캔 체인 인터페이스부(134)와 외부 인터페이스부(132)를 거쳐 슬레이브 보드(200)로 인가된다.
그러면 슬레이브 보드(200)의 프로세서(210)는 다운로딩을 원하는 슬레이브 보드(200)의 디바이스(241)(242)를 선택한다.
그리고 슬레이브 보드(200)의 외부 인터페이스부(232)에서 마스터 보드(100)의 JTAG 커넥터(120)의 TDO, TDI, TCK, TMS 신호를 받아 스캔 체인 인터페이스부(234)를 통해 디바이스(241)(242)로 전달하여 원격 다운로딩을 수행한다.
또한 일반 다운로딩은 마스터 보드(100)의 프로세서(110)의 제어에 의해 마스터 보드(100)의 디바이스(141)(142)에 데이터를 다운 로딩하다 것이다. 즉, 이는 자신의 보드 내에 다운 로딩을 수행하는 것이다.
그래서 마스터 보드(100)의 프로세서(110)에서 일반 다운로딩 모드로 모드를 설정하고 다운로딩 할 디바이스(141)(142)를 선택한다.
그리고 JTAG 커넥터(120)에서 TDO, TDI, TCK, TMS 신호를 받아 JTAG 인터페이스부(133)와 스캔 체인 인터페이스부(134)를 통해 원하는 디바이스(141)(142)에게로 데이터를 다운로딩 시킨다.
또한 스캔 체인 모드일 경우에는 바운더리 스캔을 위한 스캔 체인으로써, 다운 로딩을 하는 것과 비슷한 방식으로 체인을 연결할 디바이스를 선택한 다음 JTAG 신호에 테스트를 위한 데이터를 인가하면 된다.
도 6은 도 3 및 도 4에서 스캔 체인 모드인 경우의 신호 흐름을 보인 블록구성도이다.
따라서 일반 스캔 체인 모드일 경우에는 자신의 보드에 대한 스캔 체인을 수행하게 되고, 원격 스캔 체인 모드일 경우에는 타 보드에 대한 스캔 체인을 수행하게 되는 것이다.
이러한 마스터 보드(100)와 슬레이브 보드(200)는 FPGA 하나로 구성할 수 있다.
이처럼 본 발명은 JTAG 핀을 이용하여 다운 로딩하는 디바이스를 마스터 보드에서 원격 퓨징하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 JTAG을 이용한 원격 다운로딩 장치 및 그 방법은 자신의 보드 내에 프로그램을 다운 로딩 할 뿐만 아니라 마스터/슬레이브 구조를 가지는 보드에서의 원격 다운 로딩이 가능하며, 바운더리 스캔 테스트 또한 가능한 효과가 있게 된다.
또한 종래의 기술에는 EEPROM과 CPLD가 필요하지만, 본 발명에서는 FPGA 하나의 디바이스로 구현이 가능하며, 다운 로딩과 스캔 체인이 모두 이용할 수 있는 효과도 있다.
도 1은 종래 프로세스를 이용한 다운로딩 장치의 블록구성도이고,
도 2는 종래 프로세스를 이용한 다운로딩 방법을 보인 흐름도이며,
도 3은 본 발명에 의한 JTAG을 이용한 원격 다운로딩 장치의 블록구성도이고,
도 4는 본 발명에 의한 JTAG을 이용한 원격 다운로딩 방법을 보인 흐름도이며,
도 5는 도 3 및 도 4에서 원격 다운 로딩 모드인 경우의 신호 흐름을 보인 블록구성도이고,
도 6은 도 3 및 도 4에서 스캔 체인 모드인 경우의 신호 흐름을 보인 블록구성도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 플래시 메모리 20 : 프로세서
30 : CPLD 31 : 파일 인터프리터
32 : TAP 타이밍 생성기 33 : JTAG 인터페이스부
40 : JTAG 커넥터 50 : EEPROM
61 : FPGA 1 62 : FPGA N
100 : 마스터 보드 110 : 프로세서
120 : JTAG 커넥터 130 : 인터페이스부
131 : 프로세스 인터페이스부 132 : 외부 인터페이스부
133 : JTAG 인터페이스부 134 : 스캔 체인 인터페이스부
141 : 디바이스 1 142 : 디바이스 N
200 : 슬레이브 보드 210 : 프로세서
220 : JTAG 커넥터 230 : 인터페이스부
231 : 프로세스 인터페이스부 232 : 외부 인터페이스부
233 : JTAG 인터페이스부 234 : 스캔 체인 인터페이스부
241 : 디바이스 1 242 : 디바이스 N

Claims (3)

  1. 복수개의 디바이스에 대한 프로그램 다운로딩과 스캔 체인의 수행을 제어하는 프로세서와;
    상기 프로세서의 제어를 받고, 복수개의 디바이스에 대한 다운로딩과 스캔 체인을 수행하는 JTAG 커넥터와;
    상기 프로세서의 제어를 받고, 상기 JTAG 커넥터와 복수개의 디바이스 간의 다운로딩과 스캔 체인에 대한 인터페이스가 수행되도록 하는 인터페이스부;
    를 포함하여 이중화로 마스터 보드와 슬레이브 보드를 각각 구성하는 것을 특징으로 하는 JTAG을 이용한 원격 다운로딩 장치.
  2. 제 1 항에 있어서, 상기 인터페이스부는,
    상기 프로세서와의 인터페이스를 수행하는 프로세서 인터페이스부와;
    상기 마스터 보드와 슬레이브 보드 간의 인터페이스를 수행하는 외부 인터페이스부와;
    상기 JTAG 커넥터와의 인터페이스를 수행하는 JTAG 인터페이스부와;
    상기 프로세서의 제어에 따라 복수개의 디바이스에 대한 스캔 체인이 수행되도록 인터페이스 하는 스캔 체인 인터페이스부를 포함하여 구성된 것을 특징으로 하는 JTAG을 이용한 원격 다운로딩 장치.
  3. 프로세서에서 복수개의 디바이스에 대한 처리 모드를 선택하게 하는 제 1 단계와;
    상기 모드가 다운로딩 모드이면, 다운로딩이 원격 다운로딩인가를 판별하는 제 2 단계와;
    상기 원격 다운로딩이면, 마스터 보드에서 슬레이브 보드로 다운로딩 데이터를 인가하여 상기 슬레이브 보드에서 모드 설정 및 다운로딩 할 디바이스를 선택한 다음 상기 마스터 보드에서 인가된 다운로딩 데이터를 선택된 디바이스에 다운 로딩하다 제 3 단계와;
    상기 다운로딩이 원격 다운로딩이 아니면, 상기 마스터 보드에서 모드 설정 및 다운로딩 할 디바이스를 선택하고 다운로딩 데이터를 선택된 디바이스에 다운 로딩하다 제 4 단계와;
    상기 모드가 스캔 체인 모드이면, 체인을 연결할 디바이스를 선택한 다음 JTAG 신호에 테스트를 위한 데이터를 인가하여 스캔 체인이 수행되도록 하는 제 5 단계를 포함하여 수행하는 것을 특징으로 하는 JTAG을 이용한 원격 다운로딩 방법.
KR1020030088919A 2003-12-09 2003-12-09 제이텍을 이용한 원격 다운로딩 장치 및 그 방법 KR20050055870A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088919A KR20050055870A (ko) 2003-12-09 2003-12-09 제이텍을 이용한 원격 다운로딩 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088919A KR20050055870A (ko) 2003-12-09 2003-12-09 제이텍을 이용한 원격 다운로딩 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20050055870A true KR20050055870A (ko) 2005-06-14

Family

ID=37250652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088919A KR20050055870A (ko) 2003-12-09 2003-12-09 제이텍을 이용한 원격 다운로딩 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20050055870A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727975B1 (ko) * 2005-09-10 2007-06-14 삼성전자주식회사 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩
KR100742841B1 (ko) * 2005-11-16 2007-07-25 엘지노텔 주식회사 프로그램 가능한 디바이스의 퓨징 장치 및 그 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727975B1 (ko) * 2005-09-10 2007-06-14 삼성전자주식회사 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩
KR100742841B1 (ko) * 2005-11-16 2007-07-25 엘지노텔 주식회사 프로그램 가능한 디바이스의 퓨징 장치 및 그 방법

Similar Documents

Publication Publication Date Title
US6314539B1 (en) Boundary-scan register cell with bypass circuit
US7409612B2 (en) Testing of integrated circuits
US8838406B2 (en) Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
US5968196A (en) Configuration control in a programmable logic device using non-volatile elements
US5448525A (en) Apparatus for configuring a subset of an integrated circuit having boundary scan circuitry connected in series and a method thereof
US20040130944A1 (en) Programming flash memory via a boundary scan register
EP1036338B1 (en) Boundary scan system with address dependent instructions
US6584590B1 (en) JTAG port-sharing device
US5819025A (en) Method of testing interconnections between integrated circuits in a circuit
CN207965049U (zh) 用于将tap信号耦合到集成电路封装中的jtag接口的电路
WO2001053844A1 (en) Hierarchical test circuit structure for chips with multiple circuit blocks
US20130139015A1 (en) Methods and apparatus for testing multiple-ic devices
US6343365B1 (en) Large-scale integrated circuit and method for testing a board of same
US20030046625A1 (en) Method and apparatus for efficient control of multiple tap controllers
US20030196179A1 (en) Method and apparatus for fault injection using boundary scan for pins enabled as outputs
US5799021A (en) Method for direct access test of embedded cells and customization logic
KR20050055870A (ko) 제이텍을 이용한 원격 다운로딩 장치 및 그 방법
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
US7502978B2 (en) Systems and methods for reconfiguring scan chains
EP2166454A1 (en) System and method for testing application-specific blocks embedded in reconfigurable arrays
EP1302776B1 (en) Automatic scan-based testing of complex integrated circuits
WO2007042622A1 (en) A jtag testing arrangement for an integrated circuit
KR100997775B1 (ko) Ｊｔａｇ 스캔 체인 시스템
KR100622143B1 (ko) 입출력 포트의 다중화 장치
KR20030035204A (ko) 프로세서의 프로그램 다운 로딩 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination