JPH03100815A - クロック故障検出回路 - Google Patents
クロック故障検出回路Info
- Publication number
- JPH03100815A JPH03100815A JP1238519A JP23851989A JPH03100815A JP H03100815 A JPH03100815 A JP H03100815A JP 1238519 A JP1238519 A JP 1238519A JP 23851989 A JP23851989 A JP 23851989A JP H03100815 A JPH03100815 A JP H03100815A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- failure
- circuit
- trouble
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000005856 abnormality Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はクロック故障検出回路に関し、特にコンピュー
タシステムのロジック部およびクロック部の故障箇所を
短時間で判断する機能に関する。
タシステムのロジック部およびクロック部の故障箇所を
短時間で判断する機能に関する。
従来技術
従来、コンピュータシステムにおいては、クロック故障
が発生してもロジック部の故障として通知されるので、
その通知されたロジック部の部品交換を実施している。
が発生してもロジック部の故障として通知されるので、
その通知されたロジック部の部品交換を実施している。
しかしながら、部品交換を行ってもその故障が修復しな
いため、その故障の修復が回路図による敵陣ｔＩ所の追
求や、熟練技術者の故障解析に委ねられていた。
いため、その故障の修復が回路図による敵陣ｔＩ所の追
求や、熟練技術者の故障解析に委ねられていた。
このような従来のコンピュータシステムでは、クロック
故障がロジック部の故障として通知されるので、クロッ
ク故障の修復に膨大な時間および労力と専門的な知識お
よび経験が必要であるという欠点がある。
故障がロジック部の故障として通知されるので、クロッ
ク故障の修復に膨大な時間および労力と専門的な知識お
よび経験が必要であるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、解析時間や修理時間を短縮し、修理交換
部°品を大幅に低減することができるクロック故障検出
回路の提供を目的とする。
されたもので、解析時間や修理時間を短縮し、修理交換
部°品を大幅に低減することができるクロック故障検出
回路の提供を目的とする。
発明の構成
本発明によるクロック故障検出回路は、第１および第２
のクロック信号により動作するロジック回路を含むコン
ピュータシステムのクロック故障検出回路であって、前
記第１および！ｆ１２のクロック信号を各々計数する第
１および第２の計数手段と、前記第１および第２の計数
手段各々の計数値を比較して前記第１および第２のクロ
ック信号の故障を検出する故障検出手段と、前記故障検
出手段により前記第１および第２のクロック信号の故障
が検出され、かつ前記ロジック回路に異常が検出された
とき、前記第１および第２のクロック信号の故障を通知
する通知手段とを有することを特徴とする。
のクロック信号により動作するロジック回路を含むコン
ピュータシステムのクロック故障検出回路であって、前
記第１および！ｆ１２のクロック信号を各々計数する第
１および第２の計数手段と、前記第１および第２の計数
手段各々の計数値を比較して前記第１および第２のクロ
ック信号の故障を検出する故障検出手段と、前記故障検
出手段により前記第１および第２のクロック信号の故障
が検出され、かつ前記ロジック回路に異常が検出された
とき、前記第１および第２のクロック信号の故障を通知
する通知手段とを有することを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る６図において、クロック回路１．２は夫々周波数の異
なるクロック信号を生成し、そのクロック信号をクロッ
クカウンタ３，４に供給するとともに、クロック切替分
配回路７を介してコンピュータロジック部（以下ロジッ
ク部とする）８に供給する。
る６図において、クロック回路１．２は夫々周波数の異
なるクロック信号を生成し、そのクロック信号をクロッ
クカウンタ３，４に供給するとともに、クロック切替分
配回路７を介してコンピュータロジック部（以下ロジッ
ク部とする）８に供給する。
クロックカウンタ３．４は夫々人力されるクロック回路
１，２からのクロック信号をカウントし、そのカウント
値を比較回路５に出力する。
１，２からのクロック信号をカウントし、そのカウント
値を比較回路５に出力する。
比較回路５ではクロックカウンタ３，４各々のカウント
値を比較し、その比較において異常を検出すると、クロ
ック故障検出信号をクロック故障検出回路６に送出する
。
値を比較し、その比較において異常を検出すると、クロ
ック故障検出信号をクロック故障検出回路６に送出する
。
ロジック部８はクロック回路１，２からのクロック信号
により動作し、その動作中に故障を検出すると、故障検
出信号をクロック故障検出回路６に送出する。
により動作し、その動作中に故障を検出すると、故障検
出信号をクロック故障検出回路６に送出する。
クロック故障検出回路６は比較回路５からのクロック故
障検出信号が入力されるとともに、ロジック部８からの
故障検出信号が入力されると、クロック故障通知信号を
外部に出力してクロックの故障を通知する。
障検出信号が入力されるとともに、ロジック部８からの
故障検出信号が入力されると、クロック故障通知信号を
外部に出力してクロックの故障を通知する。
第２図は本発明の一実施例の動作を示すフローチャート
である。これら第１図および第２図を用いて本発明の一
実施例の動作につぃ°Ｃ説明する。
である。これら第１図および第２図を用いて本発明の一
実施例の動作につぃ°Ｃ説明する。
クロック比較開始信号がオンになると、（第２図ステッ
プ１１）、クロックカウンタ゛う、４および比較回路５
がリセットされて初期状態となった後に（ｆｉ２図ステ
ップ１２）、カウンタ３，４はクロック回路１，２から
のクロック信号のカウントアツプを開始する（第２図ス
テップ１３）。
プ１１）、クロックカウンタ゛う、４および比較回路５
がリセットされて初期状態となった後に（ｆｉ２図ステ
ップ１２）、カウンタ３，４はクロック回路１，２から
のクロック信号のカウントアツプを開始する（第２図ス
テップ１３）。
比較回路５は予め設定された１時間毎に、次式にしたが
ってクロックカウンタ３，４がらのカウント値を比較す
る（第２図ステップ１４）。
ってクロックカウンタ３，４がらのカウント値を比較す
る（第２図ステップ１４）。
ｎ Ｔ −ｍ Ｔ −） ｌ ｍ Ｔ −ｎ Ｔ ｌ
−−（１）ここで、クロック回路１で生成されるクロ
ック信号の周波数をｎとし、クロック回路２で生成され
るクロック信号の周波数をｍ（ｍ＜ｎ）とすると、ｎＴ
はクロックカウンタ３の１時間のカウント値を示し％’
ｍ Ｔはクロックカウンタ４の１時間のカウント値を
示す。
−−（１）ここで、クロック回路１で生成されるクロ
ック信号の周波数をｎとし、クロック回路２で生成され
るクロック信号の周波数をｍ（ｍ＜ｎ）とすると、ｎＴ
はクロックカウンタ３の１時間のカウント値を示し％’
ｍ Ｔはクロックカウンタ４の１時間のカウント値を
示す。
比較回路５はクロックカウンタ３からのカウント値ｎＴ
とクロックカウンタ４からのカウント値ｍＴとを比較し
、それらのカウント値ｎＴ、ｍＴにより（１）式の関係
が成立するか否かを判定しく第２図ステップ１５）、（
１）式の関係が不成立のときにクロック故障検出信号を
クロック故障検出回路６に送出する（第２図ステップ１
６）。
とクロックカウンタ４からのカウント値ｍＴとを比較し
、それらのカウント値ｎＴ、ｍＴにより（１）式の関係
が成立するか否かを判定しく第２図ステップ１５）、（
１）式の関係が不成立のときにクロック故障検出信号を
クロック故障検出回路６に送出する（第２図ステップ１
６）。
クロック故障検出回路６は比較回路５からのクロック故
障検出信号を受取ると、ロジック部８からの故障検出信
号の有無をチエツクしく第２図ステップ１７）、ロジッ
ク部８からの故障検出信号があれば（第２図ステップ１
８）、クロック故障通知信号を出力する（第２図ステッ
プ１９）。
障検出信号を受取ると、ロジック部８からの故障検出信
号の有無をチエツクしく第２図ステップ１７）、ロジッ
ク部８からの故障検出信号があれば（第２図ステップ１
８）、クロック故障通知信号を出力する（第２図ステッ
プ１９）。
すなわち、クロック故障検出回路６では比較回路５から
のクロック故障検出信号が人力されると、ロジック部８
からの故障検出信号の有無をチエツクし、それらの検出
信号の論理積を条件として外部にクロック故障通知信号
を出力する。
のクロック故障検出信号が人力されると、ロジック部８
からの故障検出信号の有無をチエツクし、それらの検出
信号の論理積を条件として外部にクロック故障通知信号
を出力する。
比較回路５における比較で（１）式が成立するか、また
は（１）式が不成立の場合でもロジック部８からの故障
検出信号がなければ、クロック故障はなかったものとし
てクロックカウンタ３．４および比較回路５がリセット
された後に、カウンタ３．４でのクロック回路１．２か
らのクロック信号のカウントアツプが開始される。
は（１）式が不成立の場合でもロジック部８からの故障
検出信号がなければ、クロック故障はなかったものとし
てクロックカウンタ３．４および比較回路５がリセット
された後に、カウンタ３．４でのクロック回路１．２か
らのクロック信号のカウントアツプが開始される。
このように、ロジック部８に供給されるクロック回路１
．２からのクロック信号をクロックカウンタ３．４でカ
ウントし、比較回路５におけるそれらクロックカウンタ
３．４のカウント値の比較によりクロック故障が検出さ
れるとともに、ロジック部８で故障が検出されたとき、
クロック回路１．２の故障を通知するようにすることに
よって、クロックの故障によ、り二次的にロジック部８
で故障が検出されてもロジック部８の故障とすることな
く、クロック回路１．２の故障を短時間で判定して通知
することができる。
．２からのクロック信号をクロックカウンタ３．４でカ
ウントし、比較回路５におけるそれらクロックカウンタ
３．４のカウント値の比較によりクロック故障が検出さ
れるとともに、ロジック部８で故障が検出されたとき、
クロック回路１．２の故障を通知するようにすることに
よって、クロックの故障によ、り二次的にロジック部８
で故障が検出されてもロジック部８の故障とすることな
く、クロック回路１．２の故障を短時間で判定して通知
することができる。
よって、クロック故障時における解析時間や修理時間を
短縮し、修理交換部品を大幅に低減することができる。
短縮し、修理交換部品を大幅に低減することができる。
尚、本発明の一実施例ではクロック回路１．２からのク
ロック信号を各々異なる周波数としたが、同じ周波数で
もクロック故障を検出することができるのは明白であり
、これに限定されない。
ロック信号を各々異なる周波数としたが、同じ周波数で
もクロック故障を検出することができるのは明白であり
、これに限定されない。
発明の詳細
な説明したように本発明によれば、ロジック回路に供給
される第１および第２のクロック信号を各々計数し、そ
れらの計数値の比較により第１および第２のクロック信
号の故障が検出され、かつロジック回路に異常が検出さ
れたとき、第１および第２のり、ロック信号の故障を通
知するようにすることによって、解析時間や修理時間を
短縮し、修理交換部品を大幅に低減することができると
いう効果がある。
される第１および第２のクロック信号を各々計数し、そ
れらの計数値の比較により第１および第２のクロック信
号の故障が検出され、かつロジック回路に異常が検出さ
れたとき、第１および第２のり、ロック信号の故障を通
知するようにすることによって、解析時間や修理時間を
短縮し、修理交換部品を大幅に低減することができると
いう効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を示すフローチャートで
ある。 主要部分の符号の説明 １．２・・・・・・クロック回路 ３．４・・・・・・クロックカウンタ ５・・・・・・比較回路 ６・・・・・・クロック故障検出回路
２図は本発明の一実施例の動作を示すフローチャートで
ある。 主要部分の符号の説明 １．２・・・・・・クロック回路 ３．４・・・・・・クロックカウンタ ５・・・・・・比較回路 ６・・・・・・クロック故障検出回路
Claims (1)
- （１）第１および第２のクロック信号により動作するロ
ジック回路を含むコンピュータシステムのクロック故障
検出回路であって、前記第１および第２のクロック信号
を各々計数する第１および第２の計数手段と、前記第１
および第２の計数手段各々の計数値を比較して前記第１
および第２のクロック信号の故障を検出する故障検出手
段と、前記故障検出手段により前記第１および第２のク
ロック信号の故障が検出され、かつ前記ロジック回路に
異常が検出されたとき、前記第１および第２のクロック
信号の故障を通知する通知手段とを有することを特徴と
するクロック故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238519A JPH03100815A (ja) | 1989-09-14 | 1989-09-14 | クロック故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238519A JPH03100815A (ja) | 1989-09-14 | 1989-09-14 | クロック故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03100815A true JPH03100815A (ja) | 1991-04-25 |
Family
ID=17031461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238519A Pending JPH03100815A (ja) | 1989-09-14 | 1989-09-14 | クロック故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03100815A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007209032A (ja) * | 2001-08-03 | 2007-08-16 | Altera Corp | クロックロス検出およびスイッチオーバー回路 |
| JP2008158826A (ja) * | 2006-12-25 | 2008-07-10 | Sharp Corp | 半導体集積回路 |
| JP2008191924A (ja) * | 2007-02-05 | 2008-08-21 | Toshiba Corp | フェールセーフｃｐｕ動作監視装置 |
| US10303204B2 (en) | 2015-05-27 | 2019-05-28 | Mitsubishi Electric Corporation | Clock diagnostic apparatus, clock diagnostic method, and computer readable medium |
-
1989
- 1989-09-14 JP JP1238519A patent/JPH03100815A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007209032A (ja) * | 2001-08-03 | 2007-08-16 | Altera Corp | クロックロス検出およびスイッチオーバー回路 |
| JP2008158826A (ja) * | 2006-12-25 | 2008-07-10 | Sharp Corp | 半導体集積回路 |
| JP2008191924A (ja) * | 2007-02-05 | 2008-08-21 | Toshiba Corp | フェールセーフｃｐｕ動作監視装置 |
| US10303204B2 (en) | 2015-05-27 | 2019-05-28 | Mitsubishi Electric Corporation | Clock diagnostic apparatus, clock diagnostic method, and computer readable medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192489B1 (en) | Fault tolerant design for identification of AC defects including variance of cycle time to maintain system operation | |
| EP1675267B1 (en) | Periodic electrical signal frequency monitoring systems and methods | |
| JPH0528005A (ja) | 誤動作検出方式 | |
| JPH03100815A (ja) | クロック故障検出回路 | |
| US20030140268A1 (en) | Signal validation and arbitration system and method | |
| JPH04326410A (ja) | クロック監視装置 | |
| JPH1153201A (ja) | 複数の割込みを処理する方法及び装置 | |
| US3536259A (en) | Fail safe computer | |
| US5481580A (en) | Method and apparatus for testing long counters | |
| WO2000004639A1 (en) | Clock pulse degradation detector | |
| KR100186220B1 (ko) | 하드웨어 모듈내의 보드 탈/실장 감시회로_ | |
| TWI834322B (zh) | 比較器檢測電路及其檢測方法 | |
| US11115753B2 (en) | Sound reproduction device and sound reproduction system | |
| JP3110028B2 (ja) | クロツク発振異常検出回路 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPH0870266A (ja) | 切替装置 | |
| JPS588351A (ja) | 演算試験回路 | |
| EP0371296B1 (en) | Microcomputer interface arrangement | |
| KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
| CN115877917A (zh) | 信号处理系统 | |
| CN114625549A (zh) | 异常事件的检测方法、装置、电子设备及计算机存储介质 | |
| JP2001325870A (ja) | 制御信号の入力回路 | |
| JPH04367003A (ja) | シーケンス制御回路用異常検出回路 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPS6361350A (ja) | 情報処理方式 |