JPS588351A - 演算試験回路 - Google Patents
演算試験回路Info
- Publication number
- JPS588351A JPS588351A JP56105386A JP10538681A JPS588351A JP S588351 A JPS588351 A JP S588351A JP 56105386 A JP56105386 A JP 56105386A JP 10538681 A JP10538681 A JP 10538681A JP S588351 A JPS588351 A JP S588351A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- arithmetic
- partial
- circuits
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は演算試験回路に関する。
′ 従来の演算装置において、信頼度の高い演算結果
を得るには、演算回路を二重化して並行して同一演算を
行わせ、各々の演算結果を比較して演算回路が障害であ
るか否かを確かめ、信頼度を高めている。すなわち、演
算試験回路としては、同一機能のもう一台、の演算回路
と比較回路とを必要としている。
を得るには、演算回路を二重化して並行して同一演算を
行わせ、各々の演算結果を比較して演算回路が障害であ
るか否かを確かめ、信頼度を高めている。すなわち、演
算試験回路としては、同一機能のもう一台、の演算回路
と比較回路とを必要としている。
第１図に従来の演算試験回路のプルツク図を、示す。演
算回路１は同一演算、を行なう演算回路２により二重化
されており、ＩＩ続纏４を介して外部装置（Ｉｆ示せず
）からそれぞれ入力データが与えられ、接続ＩＩ５を介
して与えられる演算指示信号により演算を行ない、接続
ｌＩ６および７を介して比較回路３にそれぞれの演算結
果を出力し比較する。
算回路１は同一演算、を行なう演算回路２により二重化
されており、ＩＩ続纏４を介して外部装置（Ｉｆ示せず
）からそれぞれ入力データが与えられ、接続ＩＩ５を介
して与えられる演算指示信号により演算を行ない、接続
ｌＩ６および７を介して比較回路３にそれぞれの演算結
果を出力し比較する。
これらの演算結果が同一であれば、演算は正しく行なわ
れ演算結果は正しいものとして接続線６を介して他装置
（図示せず）に出力される。もし、比較回路３での比較
で、それぞれの演算結果が異っていれば、その不一致を
接続線８を介して警報により報知する。これにより、演
算回路ｌまたは２のいずれかの演算回路が障害であるこ
とを知る。
れ演算結果は正しいものとして接続線６を介して他装置
（図示せず）に出力される。もし、比較回路３での比較
で、それぞれの演算結果が異っていれば、その不一致を
接続線８を介して警報により報知する。これにより、演
算回路ｌまたは２のいずれかの演算回路が障害であるこ
とを知る。
上述のように演算回路１に対する従来の演算試験回路と
しては、同一の演算を行なう演算回路２と比較回路３と
が設けられており、金物量（ハードウェア）が多量にな
るという欠点がある。
しては、同一の演算を行なう演算回路２と比較回路３と
が設けられており、金物量（ハードウェア）が多量にな
るという欠点がある。
本発明の目的は従来の演算試験回路の上述の欠点を除去
し金物量を大幅に削減した演算試験回路を提供すること
にある。
し金物量を大幅に削減した演算試験回路を提供すること
にある。
本発明の演算試験回路は試験信号に応答して少なくとも
６ピ、トのデータ長を有する演算回路の試験を行なう演
算試験回路において、前記演算回路を少なくとも３個の
それぞれ同一の演算を行う部分演算回路に分割する分割
手段と、前記各部分演算回路に供給する試験データを発
生する試験データ発生手段と、前記各部分演算回路のそ
れぞれに同一の前記試験データを入力する入力手段と、
前記試験データに対する前記各部分演算回路からの各演
算結果をそれぞれ縮退する少なくとも３個の縮退手段と
、前記各縮退手段からのそれぞれの出力データを比較し
不一致を検出したときには障害信号を発生しかつ前記各
部分演算回路のうちの障害の発生した部分演算回路を障
害部分演算回路として報知する障害検出手段とを含んで
構成される。
６ピ、トのデータ長を有する演算回路の試験を行なう演
算試験回路において、前記演算回路を少なくとも３個の
それぞれ同一の演算を行う部分演算回路に分割する分割
手段と、前記各部分演算回路に供給する試験データを発
生する試験データ発生手段と、前記各部分演算回路のそ
れぞれに同一の前記試験データを入力する入力手段と、
前記試験データに対する前記各部分演算回路からの各演
算結果をそれぞれ縮退する少なくとも３個の縮退手段と
、前記各縮退手段からのそれぞれの出力データを比較し
不一致を検出したときには障害信号を発生しかつ前記各
部分演算回路のうちの障害の発生した部分演算回路を障
害部分演算回路として報知する障害検出手段とを含んで
構成される。
次に本発明について図面を参照して詳細に説明する。
第２図は本発明の一実施例のブ四ツク図である。
本実施例では演算回路として３ｘｎ（ｎは自然数）桁の
カウント回路１４を例にとり、その演算試験回路につい
て説明する。
カウント回路１４を例にとり、その演算試験回路につい
て説明する。
カウント回路１４は、予めｎ桁の３つのそれぞれ同一の
動作を行なう部分カウント回路１４−１゜１４−２およ
び１４−３に分割して、各部分カウント回路への入力デ
ータを正常動作時と、試験動作時とで切替えて与えるこ
とができるように、入力側にはそれぞれ切替回路１１，
１２，１３゜１７．１８および１９を設けている。正常
動作時には点線で示しである接続線２５，２６，２７゜
３３．３５および２８を介して入力データが与えられ、
試験動作時には前記各切替回路により実線で示しである
接続線４３および４４を介して入力データが与えられる
。
動作を行なう部分カウント回路１４−１゜１４−２およ
び１４−３に分割して、各部分カウント回路への入力デ
ータを正常動作時と、試験動作時とで切替えて与えるこ
とができるように、入力側にはそれぞれ切替回路１１，
１２，１３゜１７．１８および１９を設けている。正常
動作時には点線で示しである接続線２５，２６，２７゜
３３．３５および２８を介して入力データが与えられ、
試験動作時には前記各切替回路により実線で示しである
接続線４３および４４を介して入力データが与えられる
。
各切替回路は、接続１ｓ４４を介して与えられる論理“
１”の試験信号により正常動作から試験動作に切替え、
また、論理“０”の試験信号により試験動作から正常動
作に切替える機能を持っている。
１”の試験信号により正常動作から試験動作に切替え、
また、論理“０”の試験信号により試験動作から正常動
作に切替える機能を持っている。
まず、正常動作について説明する。正常動作時に接続線
４４を介して与えられる試験信号は論理“０″であるの
で、各切替回路は点線で示された接続線を介して供給さ
れる入力データを各部分カウント回路に送出する。すな
わちｍ３ｎ桁のデータはそれぞれｎ桁づつ、部分カウン
ト回路１４−１に対しては接続線２５．切替回路１１お
よび接続＠２９を介して、部分カウント回路１４−２に
対しては接続線２６．切替回路１２および接続線３０を
介して、部分カランか回路１４−３に対しては接続線２
７．切替回路１３および接続ｌｌ３１を介して与えられ
る。カウント指示信号は接続、ｌＩ２８、切替回路１９
および接続線３６を介して部分カウント回路１４−３に
与えられ、′カラント回路１４はカウント動作を行う。
４４を介して与えられる試験信号は論理“０″であるの
で、各切替回路は点線で示された接続線を介して供給さ
れる入力データを各部分カウント回路に送出する。すな
わちｍ３ｎ桁のデータはそれぞれｎ桁づつ、部分カウン
ト回路１４−１に対しては接続線２５．切替回路１１お
よび接続＠２９を介して、部分カウント回路１４−２に
対しては接続線２６．切替回路１２および接続線３０を
介して、部分カランか回路１４−３に対しては接続線２
７．切替回路１３および接続ｌｌ３１を介して与えられ
る。カウント指示信号は接続、ｌＩ２８、切替回路１９
および接続線３６を介して部分カウント回路１４−３に
与えられ、′カラント回路１４はカウント動作を行う。
また、桁上げが必要なときには１桁上げ情報は、部分カ
ラン）Ｉ回路１４−３から接続線３５．切替回路１８お
よび接続線３４を介して部分カウント回路１４−２に。
ラン）Ｉ回路１４−３から接続線３５．切替回路１８お
よび接続線３４を介して部分カウント回路１４−２に。
部分カウント回路１４−２からは接続！！３３．切替回
路１７および接続線３２を介して部分カウント回路１４
−１に与えられる。上述のカウント動作の結果がｈ桁づ
つ部分カウント回路１４−１゜１４−２および１４−３
からそれぞれ接続＄１３７゜３８および３９を介して出
力され３ｎ桁のデータとして外部装置（図示せず）に送
出される。
路１７および接続線３２を介して部分カウント回路１４
−１に与えられる。上述のカウント動作の結果がｈ桁づ
つ部分カウント回路１４−１゜１４−２および１４−３
からそれぞれ接続＄１３７゜３８および３９を介して出
力され３ｎ桁のデータとして外部装置（図示せず）に送
出される。
次に試験動作のときについて説明する。試験動作は、カ
ウント回路１４が故障なく動作しているかどうかを試゛
験するためのものであり、カウント結果データの信頼度
を高めるために必要であると同時に、障害が起った場合
の迅速な゛障害探索にも必要である。
ウント回路１４が故障なく動作しているかどうかを試゛
験するためのものであり、カウント結果データの信頼度
を高めるために必要であると同時に、障害が起った場合
の迅速な゛障害探索にも必要である。
試験動作時には論理“ｌ”の試験信号が接ａ線４４を介
して与えられる。この―理“１″の試験信号により、切
替回路１１，１２，１３，１７゜１８および１９は各部
分カウント回路への入力デ □−夕を実線で示した接続
線を介して受信するように切替える。また、この試験信
号は試験パターン発生回路２３を駆動させ、接続線４３
を介して各部分力ラン（回路に試験データを送出する。
して与えられる。この―理“１″の試験信号により、切
替回路１１，１２，１３，１７゜１８および１９は各部
分カウント回路への入力デ □−夕を実線で示した接続
線を介して受信するように切替える。また、この試験信
号は試験パターン発生回路２３を駆動させ、接続線４３
を介して各部分力ラン（回路に試験データを送出する。
試験パターン発生回路２３は第３図のブロック図に示す
構成を有している。接続線４４を介して与えられる論理
“１″の試験信号により＋ｌカウンタ５０を駆動する。
構成を有している。接続線４４を介して与えられる論理
“１″の試験信号により＋ｌカウンタ５０を駆動する。
＋１カウンタ５０は３桁のカウ゛ンタで０から２ｎ−１
までカウントし、ついで９セツトされる。＋１カウンタ
５０の出力は接続１ｓ５１を介してレジスタ４９に格納
され、さらに、接続線４３を介して第２図の各部分カウ
ント回路に供給される。供給される試験データは、した
がって、０から２ｎ−１までの２ｎ個のデータである。
までカウントし、ついで９セツトされる。＋１カウンタ
５０の出力は接続１ｓ５１を介してレジスタ４９に格納
され、さらに、接続線４３を介して第２図の各部分カウ
ント回路に供給される。供給される試験データは、した
がって、０から２ｎ−１までの２ｎ個のデータである。
部分カウント回路１４−１には接続１！４３．切替相ｌ
ｌおよび接続［２９を介して試験データが供給されると
ともに接続線４４．切替回路１７および接続！Ｉｊ３２
を介して論理“１″の試験信号が供給され、独立した３
桁のカウンタとしてカウント動作を行い、接続線３７を
介してカウント結果を出力する。同時に、部分カウント
回路１４−２には接続１１４３．切替回路１２および接
続［３０を介して試験データが供給されるとともに接続
線４４、切替回路１８および接続ｍａ４を介して論理“
１”の試験信号が供給され、独立した３桁のカウンタと
してカウント動作を行い接続１ｉ１３８を介してカウン
ト結果を出力する。同様に、部分カウント回路１４−３
もカウント結果を接続［３９を介して出力する。
ｌおよび接続［２９を介して試験データが供給されると
ともに接続線４４．切替回路１７および接続！Ｉｊ３２
を介して論理“１″の試験信号が供給され、独立した３
桁のカウンタとしてカウント動作を行い、接続線３７を
介してカウント結果を出力する。同時に、部分カウント
回路１４−２には接続１１４３．切替回路１２および接
続［３０を介して試験データが供給されるとともに接続
線４４、切替回路１８および接続ｍａ４を介して論理“
１”の試験信号が供給され、独立した３桁のカウンタと
してカウント動作を行い接続１ｉ１３８を介してカウン
ト結果を出力する。同様に、部分カウント回路１４−３
もカウント結果を接続［３９を介して出力する。
部分カウント回路１４−１．１４−２および１４−３の
各カウント回路は、それぞれ接続線３７．３８および３
，９を介して縮退回路２０゜２１および２２に与えられ
る。各縮退回路は、この回路への入力データを特徴ずけ
る簡略化された、入力データよりもデータ量の少ない出
力データを発生する回路であり、−例としてデータｌの
誤り検出訂正に使用する公知のパリティピットやサイク
リックコード発生回路がこれに相当する。この縮退回路
２０．２１および２２からは部分カウント回路１４−１
．１４−２および１４−一のそれぞれの出力データを縮
退したデータＰ、、Ｐ、およびＰ、が出力されそれぞれ
接続線４０．４１および４２を介して障害検出回路２４
に送出される。
各カウント回路は、それぞれ接続線３７．３８および３
，９を介して縮退回路２０゜２１および２２に与えられ
る。各縮退回路は、この回路への入力データを特徴ずけ
る簡略化された、入力データよりもデータ量の少ない出
力データを発生する回路であり、−例としてデータｌの
誤り検出訂正に使用する公知のパリティピットやサイク
リックコード発生回路がこれに相当する。この縮退回路
２０．２１および２２からは部分カウント回路１４−１
．１４−２および１４−一のそれぞれの出力データを縮
退したデータＰ、、Ｐ、およびＰ、が出力されそれぞれ
接続線４０．４１および４２を介して障害検出回路２４
に送出される。
それぞれの部分カウント回路は四二機能を有しており、
入力データも同一であるので１部分カウント回路１４−
１．１４−２および１４−３が障害なく動作していれば
、それぞれの出力データを縮退したデータｐ、、ｐ、お
よびＰ、は同一となる、 筈である。もＬ１障書が発
生していれば、その障２４は、データＰ、、Ｐ、および
Ｐ、を入力データとし、そのいづれか１つが他と興って
いれば障害であることを報知し、かつどのデータが他と
興っているか、換言すればどの部分カウント回路が障害
であるかも指摘する回路である。
入力データも同一であるので１部分カウント回路１４−
１．１４−２および１４−３が障害なく動作していれば
、それぞれの出力データを縮退したデータｐ、、ｐ、お
よびＰ、は同一となる、 筈である。もＬ１障書が発
生していれば、その障２４は、データＰ、、Ｐ、および
Ｐ、を入力データとし、そのいづれか１つが他と興って
いれば障害であることを報知し、かつどのデータが他と
興っているか、換言すればどの部分カウント回路が障害
であるかも指摘する回路である。
障害検出回路２４のブロック図が第４５Ａに示しである
。障害検出回路２４において試験動作時には接続線４４
を介して論理″ｌ″の試験信号がアンド回路（論理積回
路）５６，５７．５８および５９に与えられている。接
続１１４０．４１および４２を介して与えられる上述の
データｐ、、ｐ、およびＰ、は、それぞれ２つづつ組合
されて排他的論理和回路５２〜５４に供給される。
。障害検出回路２４において試験動作時には接続線４４
を介して論理″ｌ″の試験信号がアンド回路（論理積回
路）５６，５７．５８および５９に与えられている。接
続１１４０．４１および４２を介して与えられる上述の
データｐ、、ｐ、およびＰ、は、それぞれ２つづつ組合
されて排他的論理和回路５２〜５４に供給される。
すなわち、排他的論理和回路５２にはデータＰ０および
Ｐ、が、排他的論理和回路５３にはデー★Ｐ。
Ｐ、が、排他的論理和回路５３にはデー★Ｐ。
およびＰ、が、排他的論理和回路５４にはデータＰ。
およびＰｌが供給される。排他的論理和回路は２つの入
力データが同一のときには出力データとして論理“０″
を、異っているときには出力データとして論理“１″を
出力する、いわゆる不一致検出回路である・ 障害検出回路２４の動作説明の便宜上、この回路への入
力データＰ１．Ｐ、および１８間の関係として、 ｐ、
＝ｐ、＝ｐ、およびＰ、＝Ｐ鵞Ｓ Ｐｓの２つの場合に
ついて説明する。
力データが同一のときには出力データとして論理“０″
を、異っているときには出力データとして論理“１″を
出力する、いわゆる不一致検出回路である・ 障害検出回路２４の動作説明の便宜上、この回路への入
力データＰ１．Ｐ、および１８間の関係として、 ｐ、
＝ｐ、＝ｐ、およびＰ、＝Ｐ鵞Ｓ Ｐｓの２つの場合に
ついて説明する。
Ｐ、＝Ｐ、＝Ｐ、、すなわち、各部分カウント回路に障
害のない場合では、排他的論理和回路５２・。
害のない場合では、排他的論理和回路５２・。
５３および５４の各出力は論理“０″となり、この出力
が接続線６０〜６２を介してオア回路（論理和回路）５
５に与えられ、オア回路５５の出力は接続！Ｉ６３を７
介してアンド回路５９に与えられアンド回路５９は論理
“０′″を接続［４５に出力する。また、アンド回路５
８．５７および５６の各出力も全て論理“０”となる。
が接続線６０〜６２を介してオア回路（論理和回路）５
５に与えられ、オア回路５５の出力は接続！Ｉ６３を７
介してアンド回路５９に与えられアンド回路５９は論理
“０′″を接続［４５に出力する。また、アンド回路５
８．５７および５６の各出力も全て論理“０”となる。
これは、各部分力ラント回路には障害が発生していない
ことを示している。
ことを示している。
Ｐｓ＝Ｐ＊’＝Ｐｓ、すなわち１部分カウント回路１４
−１および１４−２には障害が発生していな′いが１部
分カウント回路１４−３にのみ障害が発生している場合
である。この場合には、排他的論理和回路５３および５
４の出力は論理“１″、排他的論理和回路５２の出力は
論理“０”となり、これにともない、オア回路５５の出
力ならびにアンド回路５９および５８の出力は論理“ｌ
”となる。アンド回路５７および５６の出力は論理“０
″である。外部装置は接続８！４５からの論理″１′″
信号により障害が発生したことをしり、接続！Ｉ４６か
らの論理“１″信号により、接続線４２を介して与えら
れたデータＰ、がｉｏ接続！１４０および４１を介して
与えられたデータＰ、およびＰ、と異なっていることを
知る。すなわち、部分カウント回路１４−３が障害であ
ることを示している。
−１および１４−２には障害が発生していな′いが１部
分カウント回路１４−３にのみ障害が発生している場合
である。この場合には、排他的論理和回路５３および５
４の出力は論理“１″、排他的論理和回路５２の出力は
論理“０”となり、これにともない、オア回路５５の出
力ならびにアンド回路５９および５８の出力は論理“ｌ
”となる。アンド回路５７および５６の出力は論理“０
″である。外部装置は接続８！４５からの論理″１′″
信号により障害が発生したことをしり、接続！Ｉ４６か
らの論理“１″信号により、接続線４２を介して与えら
れたデータＰ、がｉｏ接続！１４０および４１を介して
与えられたデータＰ、およびＰ、と異なっていることを
知る。すなわち、部分カウント回路１４−３が障害であ
ることを示している。
同様の動作で−Ｐｓ ＝Ｐａ ’ｉ Ｐｓの場合にはア
ンド［＃５９および５７から論理“ｌ”が出力され、Ｐ
＊＝Ｐｓ’＜Ｐｓの場合には、アンド回路５９および５
６から論理“１″が出力され、それぞれ部分カウント回
路１４−２および部分カウント回路１４−１（Ｄ障害を
知ることができるが、ｌｌＦ細な説明は省略する。
ンド［＃５９および５７から論理“ｌ”が出力され、Ｐ
＊＝Ｐｓ’＜Ｐｓの場合には、アンド回路５９および５
６から論理“１″が出力され、それぞれ部分カウント回
路１４−２および部分カウント回路１４−１（Ｄ障害を
知ることができるが、ｌｌＦ細な説明は省略する。
以上のようにして障害検ｔｉ！を−ｍ２＜では障害が発
生した場合に障害が発生したこと、および障害部分カウ
ント回路を直接的に報知することができる。障害検出回
路２４がこのような機能を達成するための第１の条件は
１部分カウント回路のうち。
生した場合に障害が発生したこと、および障害部分カウ
ント回路を直接的に報知することができる。障害検出回
路２４がこのような機能を達成するための第１の条件は
１部分カウント回路のうち。
・ いづれか１つにのみ障害が発生した場合であり、
同時に複数の障害が発生した場合にはこのような機能は
果せないが、同時に複数の障害が発生する確率は極めて
小さく、実用１殆んど問題にならない。障害検出回路２
４の機能達成のための第２の条件は、この回路への入力
データが３つ以上であることであり、このために、カウ
ント回路１４は少なくとも３つの同一機能を有する部分
カウント回路に分割する必要がある。
同時に複数の障害が発生した場合にはこのような機能は
果せないが、同時に複数の障害が発生する確率は極めて
小さく、実用１殆んど問題にならない。障害検出回路２
４の機能達成のための第２の条件は、この回路への入力
データが３つ以上であることであり、このために、カウ
ント回路１４は少なくとも３つの同一機能を有する部分
カウント回路に分割する必要がある。
以上のように本実施例では、カウント回路１４を試験す
るのに同一の機能を有するもう一つの力、ラント回路を
必要とせず、カウント回路１４を３つの互に同一の部分
カウント回路に分割して、試験パターン発生回路２３か
ら同じデータを並列に供給し、それぞれの力ゆント結果
から障害を検出報知し、かつ、障害個所も直接に指摘す
ることができる。
るのに同一の機能を有するもう一つの力、ラント回路を
必要とせず、カウント回路１４を３つの互に同一の部分
カウント回路に分割して、試験パターン発生回路２３か
ら同じデータを並列に供給し、それぞれの力ゆント結果
から障害を検出報知し、かつ、障害個所も直接に指摘す
ることができる。
本実施例では演算回路としてカウント回路を例示したが
、これに限るものではなく、一般の論理演算回路に広く
適用できることは明白である。また１本実施例では３分
割を例示したが、これに限るものではない。試験パター
ン発生回路２３および障害、検出回路２４は、異った演
算回路がいくつかある場合には、それらの試験用に切替
回路等を使用して共通して使用することができる。
、これに限るものではなく、一般の論理演算回路に広く
適用できることは明白である。また１本実施例では３分
割を例示したが、これに限るものではない。試験パター
ン発生回路２３および障害、検出回路２４は、異った演
算回路がいくつかある場合には、それらの試験用に切替
回路等を使用して共通して使用することができる。
以上のように本発明には演算回路を３つ以上の同一機能
の部分演算回路に分割し同一データを与えて並列に演算
を行なわせその結果を比較することにより障害の発生お
よび障害部分演算回路を適確に知ることができ、しかも
、従来装置よりも大幅に金物量を削減できるという効果
がある。
の部分演算回路に分割し同一データを与えて並列に演算
を行なわせその結果を比較することにより障害の発生お
よび障害部分演算回路を適確に知ることができ、しかも
、従来装置よりも大幅に金物量を削減できるという効果
がある。
１８１図は従来の演算試験回路のブロック図、第２図は
本発明の一実施例のブロック図、第３図は第２ｗＪＯ実
施例に使用する試験パターン発生回路のプ四ツク図およ
びｊＩ４図は９２図の実施例に使用する障害検出回路の
ブ四ツク図である。 図において、１．２・°・演算回路、３・・・比較回路
、４〜８・・・接続線、１１，１２，１３，１７，１８
゜１９°・・切替回路、１４°°°力ウント回路、１４
−１゜１４−２．１４−３・・°部分カウント回路、２
０゜２１．２２・・・縮退回路、２３・・・試験パター
ン発生回路、２４・・・障害検出回路、２５〜４８・・
・接続線、４９・・・レジスタ、５０・・・＋１カウン
ー、５１・・・接続線、５２，５３．５４・・・排他的
論理和回路。 ５５・・・オア回路、５６〜５９・・・アンド回路１，
６０第 １ 凶 ＄２閃 りＵ 第３凶 栴４凶
本発明の一実施例のブロック図、第３図は第２ｗＪＯ実
施例に使用する試験パターン発生回路のプ四ツク図およ
びｊＩ４図は９２図の実施例に使用する障害検出回路の
ブ四ツク図である。 図において、１．２・°・演算回路、３・・・比較回路
、４〜８・・・接続線、１１，１２，１３，１７，１８
゜１９°・・切替回路、１４°°°力ウント回路、１４
−１゜１４−２．１４−３・・°部分カウント回路、２
０゜２１．２２・・・縮退回路、２３・・・試験パター
ン発生回路、２４・・・障害検出回路、２５〜４８・・
・接続線、４９・・・レジスタ、５０・・・＋１カウン
ー、５１・・・接続線、５２，５３．５４・・・排他的
論理和回路。 ５５・・・オア回路、５６〜５９・・・アンド回路１，
６０第 １ 凶 ＄２閃 りＵ 第３凶 栴４凶
Claims (1)
- 【特許請求の範囲】 試験信号に応答して少な（とも６ビツトのデータ長を有
する演算回路の試験を行なう演算試験回路に１５いて、 前記演算回−を少なくとも３個のそれぞれ同一の演算を
行う部分波１１Ｈ路に分割する分割手段と。 ７ｗＩ記各部分演算回路に供給する試験データを発生す
る試験データ発生手段と、 前記各部分波算回路のそれぞれに同一の前記試験データ
を入力する入力手段と、 前記試験データに対する前記各部分演算回路からの各演
算結果をそれぞれ縮退する少なくとも３個の縮退手段と
。 前記各縮退手段からのそれセれの出力データを比較し不
一致を検出したときには障害信号を発生しかつ前記裔部
分演算回路のうちの障害の発生した部分演算回路を障害
部分演算回路として報知する障害検出手段とを含むこと
を特徴とする演算試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105386A JPS588351A (ja) | 1981-07-06 | 1981-07-06 | 演算試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105386A JPS588351A (ja) | 1981-07-06 | 1981-07-06 | 演算試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS588351A true JPS588351A (ja) | 1983-01-18 |
Family
ID=14406215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105386A Pending JPS588351A (ja) | 1981-07-06 | 1981-07-06 | 演算試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61277461A (ja) * | 1985-06-04 | 1986-12-08 | Seiko Epson Corp | インクジエツト記録装置 |
| JPH02187821A (ja) * | 1989-01-17 | 1990-07-24 | Nec Corp | 演算回路 |
| JPH0337717A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 演算回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4861886A (ja) * | 1971-12-02 | 1973-08-29 | ||
| JPS4990058A (ja) * | 1972-12-27 | 1974-08-28 | ||
| JPS52131438A (en) * | 1976-04-27 | 1977-11-04 | Mitsubishi Electric Corp | Multiplication driving system |
| JPS5674748A (en) * | 1979-11-21 | 1981-06-20 | Hitachi Ltd | Arithmetic circuit in consideration of diagnostic property |
-
1981
- 1981-07-06 JP JP56105386A patent/JPS588351A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4861886A (ja) * | 1971-12-02 | 1973-08-29 | ||
| JPS4990058A (ja) * | 1972-12-27 | 1974-08-28 | ||
| JPS52131438A (en) * | 1976-04-27 | 1977-11-04 | Mitsubishi Electric Corp | Multiplication driving system |
| JPS5674748A (en) * | 1979-11-21 | 1981-06-20 | Hitachi Ltd | Arithmetic circuit in consideration of diagnostic property |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61277461A (ja) * | 1985-06-04 | 1986-12-08 | Seiko Epson Corp | インクジエツト記録装置 |
| JPH02187821A (ja) * | 1989-01-17 | 1990-07-24 | Nec Corp | 演算回路 |
| JPH0337717A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 演算回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006328B2 (en) | System using integrated circuit chips with provision for error detection | |
| US5784383A (en) | Apparatus for identifying SMP bus transfer errors | |
| JPH0212533A (ja) | 多数決回路手段と一致回路手段と自己検査手段とを組合わせて含む装置 | |
| US4727548A (en) | On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic | |
| US6055660A (en) | Method for identifying SMP bus transfer errors | |
| JPS588351A (ja) | 演算試験回路 | |
| US4852095A (en) | Error detection circuit | |
| JPH0218737B2 (ja) | ||
| JPH05127933A (ja) | 故障検出回路 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| SU1243032A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1589278A1 (ru) | Сигнатурный анализатор | |
| JP2591470B2 (ja) | 信号処理装置 | |
| SU826356A1 (ru) | Резервированное трехканальное мажоритарное устройство 1 | |
| KR0183949B1 (ko) | 장애허용시스템의 장애검출장치 | |
| JPS63176041A (ja) | 誤り検査・診断方式 | |
| JP3880941B2 (ja) | ディジタル保護継電装置 | |
| JPH01101020A (ja) | 電圧信号入力マルチプレクサ回路 | |
| JPS5821837A (ja) | 集積回路 | |
| SU1221770A1 (ru) | Трехканальное резервированное устройство | |
| JPS6116092B2 (ja) | ||
| JPS63281539A (ja) | 誤りデ−タ発生回路 | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPH04170657A (ja) | 伝送路制御装置 | |
| JPH02105635A (ja) | データ誤り検出回路 |