KR0183949B1 - 장애허용시스템의 장애검출장치 - Google Patents

장애허용시스템의 장애검출장치 Download PDF

Info

Publication number
KR0183949B1
KR0183949B1 KR1019960080084A KR19960080084A KR0183949B1 KR 0183949 B1 KR0183949 B1 KR 0183949B1 KR 1019960080084 A KR1019960080084 A KR 1019960080084A KR 19960080084 A KR19960080084 A KR 19960080084A KR 0183949 B1 KR0183949 B1 KR 0183949B1
Authority
KR
South Korea
Prior art keywords
fault
data
unit
signal
output
Prior art date
Application number
KR1019960080084A
Other languages
English (en)
Other versions
KR19980060718A (ko
Inventor
이재섭
이홍신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960080084A priority Critical patent/KR0183949B1/ko
Publication of KR19980060718A publication Critical patent/KR19980060718A/ko
Application granted granted Critical
Publication of KR0183949B1 publication Critical patent/KR0183949B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

장애허용시스템의 장애검출장치가 개시된다. 이 장애검출장치는 동일한 값을 갖는 세 개의 입력신호 중 적어도 두 신호 값이 같은 신호의 값이면, 같은 신호값을 출력하는 다수결로직부; 다수결로직부의 출력값과 다수결로직부의 세 개의 입력신호를 각각 비교하는 세 개의 비교기를 구비한 비교부; 및 비교부의 비교기의 두 입력이 서로 다른 값을 갖는 비교기의 출력값을 그대로 유지하는 장애검출유지부를 포함함을 특징으로 한다.
본 발명에 의하면, 동일한 하드웨어 자원이 세 개만 주어지면 하드웨어 만으로도 하나의 장애에 대한 장애허용을 보장하여 줄 뿐만아니라 그 장애를 유발시켰던 하드웨어 자원에 대한 정확한 위치를 쉽게 알 수 있게 하여, 빠른 복구(수리)를 통한 장애의 재발방지를 가능하게 하여 시스템의 안정성을 높인다.

Description

장애허용시스템의 장애검출장치
본 발명은 장애허용시스템에 관한 것으로서, 특히 장애허용시스템의 중요한 하나의 신호에 대해 다중화하여 하나의 신호에 장애가 발생해도 시스템 동작에는 문제가 되지 않으면서 상기 장애가 발생된 부분을 즉시 보고하게 하여 시스템을 안정된 상태로 유지보수할 수 있게 하는 장애검출장치에 관한 것이다.
일반적으로 장애허용시스템(fault tolerant system)에서는 시스템을 구성하고 있는 일부 부품이 고장이 나더라도 프로그램 또는 시스템이 정상적으로 동작할 수 있도록 하기 위해, 시스템의 구성요소를 다중화한다. 따라서 하드웨어 자원의 여유(redundancy)를 두어 설계하는 것이 일반적이다. 이를 논리회로기판에서 사용하는 신호 레벨로 구현하면, 상기 논리회로기판에 사용하는 신호들 중 중요한 신호는 3개를 똑 같이 만들어 그 중 하나의 값이 달라도 나머지 두 개의 값에 의하여 올바른 값을 얻도록 한다. 도 1은 중요한 하나의 신호를 똑 같이 세 개 만들어 하나가 고장이 나더라도 다른 두 개의 신호를 통해 장애를 극복할 수 있게 하는 다수결 로직(voting logic)의 일 예를 도시한 것이다. 그리고 도 2는 도 1에 도시된 다수결로직의 입력데이터(data_a, data_b, data_c) 및 출력데이터(valid_data)에 대한 진리표(truth table)를 도시한 것이다.
그런데 상기 다수결 로직은 두 개 이상의 값이 같은 경우 그 값을 만들어 주어 시스템의 동작에는 이상이 없으나, 세 신호 중 어느 하나가 하드웨어적으로 이상이 있을 경우 그 이상유무를 알려주는 장치가 없어 시스템은 계속해서 불량요인을 가지고 있는 채로 동작을 하게 된다. 따라서 한 신호만 이상이 있는 경우는 상관없으나 이 상태에서 나머지 두 신호 중 어느 한 신호에 고장이 또 발생하게 되면, 이는 시스템을 전체적으로 오동작하게 만들어 치명적인 문제를 야기시킬 수 있다.
본 발명은 상술한 다수결 로직의 문제점을 해결하기 위해 창출된 것으로서, 장애허용시스템의 중요한 하나의 신호에 있어서 장애허용을 구현하기 위해 세 개의 동일한 신호를 사용할 경우, 어느 하나의 값이 틀려도 나머지 두 개의 값으로 미루어 올바른 값을 만들어 주어 시스템 동작에는 문제가 되지 않도록 함과 동시에, 그 중 어느 것의 값이 틀린지도 알려주어 장애(fault)가 발생되자 마자 이상 부분을 운영체제(operating system) 등 외부에 즉시 보고하게 하여 시스템을 안정된 상태로 유지보수할 수 있게 하는 장애검출장치를 제공함에 그 목적이 있다.
도 1은 중요한 하나의 신호를 똑 같이 세 개 만들어 하나가 고장이 나더라도 다른 두 개의 신호를 통해 장애를 극복할 수 있게 하는 다수결 로직(voting logic)의 일 예를 도시한 것이다.
도 2는 도 1에 도시된 다수결로직의 입력데이터(data_a, data_b, data_c) 및 출력데이터(valid_data)에 대한 진리표(truth table)를 도시한 것이다.
도 3은 본 발명에 의한, 장애검출장치의 일실시예를 도시한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
300 : 다수결로직부 310 : 비교부
320 : 장애검출유지부 330 : 장애출력부
상기의 목적을 달성하기 위한 본 발명에 의한, 장애허용시스템에 있어서의 장애검출장치는 동일한 값을 갖는 세 개의 입력신호 중 적어도 두 신호 값이 같은 신호의 값이면, 상기 같은 신호값을 출력하는 다수결로직부; 상기 다수결로직부의 출력값과 상기 다수결로직부의 세 개의 입력신호를 각각 비교하는 세 개의 비교기를 구비한 비교부; 및 상기 비교부의 비교기의 두 입력이 서로 다른 값을 갖는 비교기의 출력값을 그대로 유지하는 장애검출유지부를 포함함이 바람직하다.
그리고 상기 비교부의 각 비교기는 상기 다수결로직부의 입력신호와 출력신호를 입력으로 하는 배타논리합게이트임이 바람직하다.
또한 상기 장애검출유지부는 상기 비교부의 각 비교기의 출력신호와 궤환신호를 입력으로 하는 논리합게이트; 및 상기 논리합게이트의 출력신호와 연결된 입력데이터단자, 소정의 회로기판 클럭과 연결된 클럭단자, 상기 궤환신호와 연결된 출력단자를 구비한 디 플립플롭으로 이루어짐이 바람직하다.
그리고 상기 장애허용시스템의 장애검출장치는 상기 장애검출유지부의 세 개의 디 플립프롭 중 적어도 하나의 디플립플롭이 장애검출을 유지하고 있으면, 장애가 발생했음을 알리는 장애출력부를 더 구비함이 바람직하다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 도 3은 본 발명에 의한, 장애검출장치의 일실시예를 도시한 회로도로서, 크게 다수결로직부(300), 비교부(310), 장애검출유지부(320) 및 장애출력부(330)으로 이루어진다.
상기 다수결로직부(300)는 도 1 및 도 2에서 설명한 것과 동일한 것으로서, 동일한 값을 갖는 세 개의 입력(data_a, data_b, data_c) 중 적어도 두 신호 값이 같은 신호의 값을 출력한다. 즉 세 값 중 어느 하나가 틀린 값을 갖는다 하여도 이를 무시하고 다수결의 원칙에 따라 같은 값이 많은 쪽을 택하게 된다.
상기 비교부(310)는 상기 다수결로직부(300)의 출력값(valid_data)과 상기 다수결로직부(300)의 세 개의 입력신호(data_a, data_b, data_c)를 각각 비교하는 블록으로서, 배타논리합게이트(exclusive OR gate)로 된 세 개의 비교기(312, 314, 316)로 이루어진다.
상기 장애검출유지부(320)는 상기 비교부(310)를 구성하고 있는 비교기의 두 입력이 서로 다른 값을 갖는 비교기의 출력값을 유지하는 블록으로서, 세 개의 논리합게이트(OR gate, 321, 322, 323)와 세 개의 디 플립플롭(D Flip-Flop, 324, 325, 326)으로 이루어진다.
상기 장애출력부(330)는 상기 장애검출유지부(320)를 구성하고 있는 세 개의 플립플롭 중 적어도 하나에서 장애가 검출되면 장애가 검출되었음을 나타내는 블록으로서, 논리합게이트로 이루어진다.
본 발명의 동작을 설명하기로 한다. 장애허용시스템에서 장애허용을 할 중요한 신호가 있다고 가정하면, 상기 중요한 신호를 data_a, data_b, data_c의 세 개의 동일한 신호로 다중화한다. 그리고 상기 다수결로직부(300)에 상기 다중화된 신호 data_a, data_b, data_c를 입력시켜 출력신호 valid_data를 얻는다. 그리고나서 상기 출력신호 valid_data와 상기 다중화된 신호 data_a, data_b, data_c를 상기 비교부(310)의 각 비교기(312, 314, 316)를 통해 비교한다. 만일 다중화된 신호와 출력신호(valid_data)가 다른면 상기 비교기(312, 314, 316)는 '1'을 출력하고, 같으면 '0'을 출력한다. 만일 비교기(312)가 '1'을 출력했다고 하면, 즉 data_a에 장애가 발생했다고 하면, 이는 상기 장애검출유지부(320)의 논리합게이트(321)의 입력단자로 들어가서 상기 논리합게이트(321)는 '1'을 출력한다. 상기 출력신호는 다시 디플립플롭(324)의 입력데이터단자로 들어가서 논리인쇄회로의 클럭신호(clock)에 동기되어 data_a_fault 로 출력되고 상기 출력된 data_a_fault 는 다시 상기 논리합게이트(321)의 입력신호로 궤환(feedback)되어 상기 디플립플롭(324)는 클리어신호(fault_clear)가 구동될 때 까지 계속해서 '1'을 유지하게 된다. 상기 비교기(314, 316)에서 만일 '1'을 발생했을 때에도 상기 비교기(312)와 마찬가지의 동작을 통해 결국 상기 장애검출유지부(320)의 디 플립플롭(325, 326)의 출력신호(data_b_fault, data_c_fault)가 '1'이 되게 한다. 이렇게 상기 세 개의 디 플립플롭(324, 325, 326)의 출력신호 중 어느 한 신호가 '1'로 되면 각 해당 하드웨어 자원에게 알려 자기진단(self checking)을 수행하도록 한다.
그리고 상기 '1'값을 갖는 디 플립플롭(324)의 출력신호(data_a_fault)는 다시 장애출력부(330)로 입력되어 장애가 발생했음을 알리게 된다. 즉 상기 장애출력부(330)의 출력신호(Fault)는 상기 세 개의 디플립플롭 중 어느 하나라도 장애가 발생하면 '1'로 되어 다른 필요한 하드웨어 자원에게 이상상태를 알려주어 운영체제가 이를 인식하여 일시적인 하드웨어 이상인지 영구적인 이상인지를 판단하여 적절한 처리를 할 수 있게 해준다.
상기의 설명을 통해 상기 디 플립플롭(324, 325, 326)의 출력신호(data_a_fault, data_b_fault, data_c_fault)를 논리식으로 표현하면 다음과 같다.
data_a_fault := ((valid_data * !data_a + !valid_data * data_a)
+ data_a_fault) !fault_clear
data_b_fault := ((valid_data * !data_b + !valid_data * data_b)
+ data_b_fault) !fault_clear
data_c_fault := ((valid_data * !data_c + !valid_data * data_c)
+ data_c_fault) !fault_clear
여기서 상기 := 기호는 상기 디 플립플롭(324, 425, 326)의 클럭신호(clock)에 동기됨을 의미하고, 상기 ! 는 반전(invert)을 의미한다.
본 발명에 의하면, 동일한 하드웨어 자원이 세 개만 주어지면 하드웨어 만으로도 하나의 장애(fault)에 대한 장애허용(fault tolerancy)을 보장하여 줄 뿐만아니라 그 장애를 유발시켰던 하드웨어 자원에 대한 정확한 위치를 쉽게 알 수 있게 한다. 따라서 빠른 복구(수리)를 통한 장애의 재발방지를 가능하게 하여 시스템의 안정성을 높인다.

Claims (4)

  1. 장애허용시스템에 있어서,
    동일한 값을 갖는 세 개의 입력신호 중 적어도 두 신호 값이 같은 신호의 값이면, 상기 같은 신호값을 출력하는 다수결로직부;
    상기 다수결로직부의 출력값과 상기 다수결로직부의 세 개의 입력신호를 각각 비교하는 세 개의 비교기를 구비한 비교부; 및
    상기 비교부의 비교기의 두 입력이 서로 다른 값을 갖는 비교기의 출력값을 그대로 유지하는 장애검출유지부를 포함함을 특징으로 하는 장애검출장치.
  2. 제1항에 있어서, 상기 비교부의 각 비교기는
    상기 다수결로직부의 입력신호와 출력신호를 입력으로 하는 배타논리합게이트임을 특징으로 하는 장애검출장치.
  3. 제1항에 있어서, 상기 장애검출유지부는
    상기 비교부의 각 비교기의 출력신호와 궤환신호를 입력으로 하는 세개의 논리합게이트(321, 322, 323); 및
    상기 논리합게이트의 출력신호와 연결된 입력데이터단자, 소정의 회로기판 클럭과 연결된 클럭단자, 상기 궤환신호와 연결된 출력단자를 구비한 세 개의 디 플립플롭(324, 325, 326)으로 이루어짐을 특징으로 하는 장애검출장치.
  4. 제3항에 있어서,
    상기 장애검출유지부의 세 개의 디 플립프롭 중 적어도 하나의 디플립플롭이 장애검출을 유지하고 있으면, 장애가 발생했음을 알리는 장애출력부(330)를 더 구비함을 특징으로 하는 장애검출장치.
KR1019960080084A 1996-12-31 1996-12-31 장애허용시스템의 장애검출장치 KR0183949B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080084A KR0183949B1 (ko) 1996-12-31 1996-12-31 장애허용시스템의 장애검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080084A KR0183949B1 (ko) 1996-12-31 1996-12-31 장애허용시스템의 장애검출장치

Publications (2)

Publication Number Publication Date
KR19980060718A KR19980060718A (ko) 1998-10-07
KR0183949B1 true KR0183949B1 (ko) 1999-04-15

Family

ID=19493421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080084A KR0183949B1 (ko) 1996-12-31 1996-12-31 장애허용시스템의 장애검출장치

Country Status (1)

Country Link
KR (1) KR0183949B1 (ko)

Also Published As

Publication number Publication date
KR19980060718A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US5784386A (en) Fault tolerant synchronous clock distribution
US5784383A (en) Apparatus for identifying SMP bus transfer errors
JPH06342381A (ja) 多数決回路及び制御ユニット及び多数決用半導体集積回路
US5357491A (en) Clock selection control device
US4342112A (en) Error checking circuit
KR20070038543A (ko) 듀얼 컴퓨터 시스템의 데이터 및/또는 명령에 대한 액세스지연 방법 및, 상응하는 지연 유닛
US4081662A (en) Clock supervision in digital systems
US6055660A (en) Method for identifying SMP bus transfer errors
US4581741A (en) Error detection apparatus for data dependent coding circuitry
KR0183949B1 (ko) 장애허용시스템의 장애검출장치
US3944975A (en) Signal checking system
JP3652232B2 (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
DK163753B (da) Kredsloeb til kontrol af den korrekte start af et tokanalet fail-safe-mikrodatamatkoblevaerk, navnlig til jernbanesikringsanlaeg
US5404497A (en) Compact fail safe interface and voting module including the compact fail safe interface
JPS6227814A (ja) 故障検出回路
FI72396C (fi) Foerfarande foer aostadkommande av ett elektroniskt system som tolererar fel samt motsvarande system.
JPS588351A (ja) 演算試験回路
KR100245400B1 (ko) 동기식 전송방식의 이중화된 버스 구조에서의 장애감지 및 보고 제어장치
KR200310455Y1 (ko) 교환기에서스탠바이버스시험회로
SU470810A1 (ru) Устройство дл обнаружени ошибок в контрольном оборудовании
KR960012981B1 (ko) 전송시스템의 장애 발생/해제 실시간 처리회로
JPH0326696Y2 (ko)
KR980013214A (ko) 티엠알(tmr) 구조에 있어서 신호 감시 장치
SU1012468A2 (ru) Резервированное устройство
JPH04350730A (ja) 二重化回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee