JP5077815B2 - パルス入力装置 - Google Patents

Description

本発明は、パルス入力装置に関し、特に高精度に入力信号の周波数を測定することができるパルス入力装置に関するものである。

パルス入力装置は入力信号をパルス信号として検出し、パルス信号の周波数を演算処理装置等の上位システムに対して通知し、上位システムにおいてプロセスの制御や監視等の処理を行う。入力信号としては、正弦波、のこぎり波、方形波、パルス波等がある。

入力信号の周波数（Ｆ）は、一定時間（Ｔ）の間に検出されたパルス信号のパルス数（Ｎ）から、Ｆ＝Ｎ／Ｔの演算を行うことにより導き出している。
この場合、入力信号の周波数（Ｆ）がサンプリング時間（Ｔ）に対して低い場合は、量子化誤差となってしまうため、あらかじめ入力信号に合わせてサンプリング時間（Ｔ）を調整しておく必要がある。

特開２００６−１４０６７６号公報

高精度に入力信号の周波数を測定するにはサンプリング時間を長くすればよいが、精度をよくする分応答性が悪くなってしまう。
また、サンプリング時間より低い周波数の入力信号の場合、量子化誤差により正確な測定ができなくなってしまうため、測定可能な周波数レンジが制限されるという問題点があった。

本発明は上述した問題点を解決するためになされたものであり、入力信号の周波数に応じて最適な精度と応答時間を得ることができるパルス入力装置を実現することを目的とする。

このような課題を達成するために、本発明は次のとおりの構成になっている。
（１）入力信号をパルス信号として検出し、該パルス信号の周波数を上位システムへ通知するパルス入力装置において、
前記パルス信号の立ち上がりエッジ又は立ち下がりエッジのエッジタイミングで前記パルス信号のパルス数を所定時間の間カウントし、エッジカウント値として保持するエッジカウント手段と、
前記エッジタイミングで、前回のエッジタイミングとの間隔時間を測定するとともに、前記所定時間の間の前記間隔時間を積算し、エッジ間隔値として保持するエッジ間隔測定手段と、
前記エッジカウント値を前記エッジ間隔値で除して前記パルス信号の周波数を算出する周波数算出手段と、
を有し、
前記エッジカウント手段によりカウントされているエッジカウント値が０の場合、前記エッジカウント手段は前記所定時間の間ずつ前記パルス数のカウントを継続するとともに、前記エッジ間隔測定手段は前記所定時間の間の前記間隔時間の積算を継続し、
前記エッジカウント手段によりカウントされるエッジカウント値が１以上の値になった場合に、前記周波数算出手段は前記パルス信号の周波数を算出することを特徴とするパルス入力装置。

（２）前記エッジカウント手段は、前記パルス信号の立ち上がりエッジ又は立ち下がりエッジのタイミングでエッジクロック信号を発生し、該エッジクロック信号のタイミングでエッジカウンタを順次カウントアップすることを特徴とする（１）記載のパルス入力装置。

（３）前記エッジ間隔測定手段は、タイマークロック信号でカウント動作を行うタイマーのタイマー値を前記エッジクロック信号のタイミングで順次加算してインターバルレジスタに保持するとともに、前記エッジクロック信号のタイミングで前記タイマーのタイマー値をクリアすることを特徴とする（２）記載のパルス入力装置。

（４）前記周波数算出手段は、前記所定時間でタイミングパルスを発生するタイミング発生器を有し、該タイミングパルスで前記エッジカウト値及び前記エッジ間隔値を読み出して周波数演算を実行することを特徴とする（１）乃至（３）のいずれかに記載のパルス入力装置。

（６）前記周波数算出手段は、周波数演算を実行時、前記タイミングパルスのタイミングで前記エッジカウンタ及び前記インターバルレジスタをリセットすることを特徴とする（４）又は（５）記載のパルス入力装置。

本発明によれば次のような効果がある。
パルス信号のエッジでパルス数をカウントすると同時に、エッジ間の時間を計測し、これらから入力信号の周波数を算出するようにしたので、高精度な測定をすることができる。
また、入力信号の周波数が低い場合はサンプリング時間を自動的に調整することができ、入力信号に応じた最適な応答時間を確保することができる。

以下、図面を用いて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。
パルス入力装置は、正弦波、のこぎり波、方形波、パルス波等の入力信号をパルス信号として検出し、パルス信号の周波数を演算処理装置等の上位システムに対して通知し、上位システムにおいてプロセスの制御や監視等の処理を行う。

エッジカウント手段１０は、サンプリング時間ごとのパルス信号のパルス数を測定する手段である。
パルス信号は、エッジカウント手段１０に入力され、エッジ検出回路１１でパルス信号の立ち上がりエッジ又は立ち下がりエッジのタイミングでエッジクロック信号が生成される。この例では、立ち上がりエッジを検出して動作するパルス入力装置について示している。

エッジ検出回路１１で生成されたエッジクロック信号はエッジカウンタ１２に入力される。エッジカウンタ１２は、カウントアップカウンタであり、エッジクロック信号のタイミングで順次カウントアップすることで、パルス信号のパルス数を計測している。エッジカウンタ１２は、カウンタ値（エッジカウント値）を保持する。また、リセット信号が入るとエッジカウント値を０にクリアする。

エッジ間隔測定手段２０は、サンプリング時間ごとのパルス信号の立ち上がりエッジから立ち上がりエッジの間隔の和を測定する手段である。
タイマー２１は、タイマークロック信号でカウント動作を行うフリーランニングタイマーであり、タイマー２１のカウント値（タイマー値）とタイマークロック信号の周波数との関係から時間を求めることができる。タイマー２１にはエッジ検出回路１１で生成されたエッジクロック信号が入力されており、エッジクロック信号のタイミングでタイマー値が読み出されると同時に、タイマー値がクリアされる。これによりタイマー２１は、エッジクロック信号から次のエッジクロック信号までの間の間隔時間を測定することができる。

また、エッジクロック信号のタイミングでタイマー値をクリアせずに、エッジクロック信号のタイミングでタイマー２１の前回値と今回値の差分を算出することにより、エッジクロック信号から次のエッジクロック信号までの間の間隔時間を測定するようにしてもよい。

インターバルレジスタ２２は、パルス信号の立ち上がりエッジと立ち上がりエッジの間の間隔時間を順次積算したデータ（エッジ間隔値）を保持するレジスタである。インターバルレジスタ２２にはエッジ検出回路１１で生成されたエッジクロック信号が入力されており、エッジクロック信号のタイミングでレジスタ内に保持されているデータを読み出す。その際、同じエッジクロック信号のタイミングでタイマー１２から読み出されたタイマー値を加算器２３で加算し、その結果を再びインターバルレジスタ２２に返し、レジスタのデータが更新される。また、リセット信号が入るとエッジ間隔値を０にクリアする。

周波数算出手段３０は、エッジカウト値とエッジ間隔値を読み出して周波数演算を実行する手段である。タイミング発生器３１は任意にタイミングパルスの周期を設定することができ、この周期がパルス入力装置の更新周期（サンプリング時間）となる。サンプリング時間の値は、入力信号の周波数の更新スピード、入力応答性及び必要とされる精度との関係で決定される。

タイミング発生器３１のタイミングパルスは信号抽出回路３２，３３のそれぞれの一方の入力端子に入力されている。信号抽出回路３２の他方の入力端子にはインターバルレジスタ２２に接続され、信号抽出回路３３の他方の入力端子にはエッジカウンタ１２に接続されている。これにより、タイミングパルスのタイミングごとに、インターバルレジスタ２２からはエッジ間隔値（ＴＩＭ）を読み出し、エッジカウンタ１２からはエッジカウント値（ＣＵ）を読み出す。

判定回路３４は、読み出されたエッジカウント値（ＣＵ）により、周波数演算を実行するか否かを判断する。エッジカウント値（ＣＵ）が１以上であればパルス入力が確定したと判断してスイッチ３２ａ，３３ａをＯＮにする。一方、エッジカウント値（ＣＵ）が０であればサンプリング時間より低い周波数のパルス入力だと判断してスイッチ３２ａ，３３ａはＯＦＦのままとする。

エッジカウント値（ＣＵ）が１以上の場合に、演算器３５はエッジ間隔値（ＴＩＭ）とエッジカウント値（ＣＵ）からＣＵ／ＴＩＭの演算が実行されるとともに、リセット回路３６の出力によりエッジカウンタ１２とインターバルレジスタ２２にリセット信号が入り、エッジカウント値と、エッジ間隔値が０にクリアされ、次のサンプリングのデータ収集のための準備がされる。一方、エッジカウント値（ＣＵ）が０であれば次回のタイミングパルスまで周波数演算が保留され、この際、エッジカウンタ１２とインターバルレジスタ２２はリセットされず、次回のタイミングパルスで再度判定が行われる。

図２は周波数の演算処理を説明する図である。
エッジカウント値（ＣＵ）とエッジ間隔値（ＴＩＭ）とサンプリング時間（Ｔ）の関係を示している。
パルス信号の立ち上がりエッジごとにエッジカウント値（ＣＵ）はカウントアップされる。タイマー２１はフリーランニングタイマーであり、パルス信号の立ち上がりエッジ（エッジクロック信号）ごとにクリアされタイマーの値がカウントアップされていく。エッジ間隔値（ＴＩＭ）は、ＣＵ＝１のときＴＩＭ１、ＣＵ＝２のときＴＩＭ１＋ＴＩＭ２、ＣＵ＝３のときＴＩＭ１＋ＴＩＭ２＋ＴＩＭ３というように立ち上がりエッジから次の立ち上がりエッジまでの間隔時間が順次インターバルレジスタ２２に加算されていく。

サンプリング時間（Ｔ）、タイマー２１に入力されるタイマークロックの周期（ｔｃｋ）、パルス信号の周期（ｔｉｎ）から入力信号の周波数の精度（Ｐ）を求めると、Ｐ＝ｔｃｋ／Ｔ×１００％〜ｔｃｋ／（Ｔ−ｔｉｎ）×１００％となり、入力信号をパルスのエッジ間隔で計測することで、高精度に入力信号の周波数を測定することができる。

本発明のパルス入力装置においては、処理時間（応答時間）は入力信号があらかじめ設定したサンプリング時間より高い周波数の場合、あらかじめ設定したサンプリング周期で決まるが、入力信号がサンプリング時間より低い周波数の場合、入力信号の周波数に応じて自動的にサンプリング時間が調整され、測定不能となることがなく、入力に応じた最適な応答時間を確保することができる。

図３は本発明の他の実施例を示す図である。
エッジカウント手段１０とエッジ間隔測定手段２０はＧＡなどの回路で構成し、周波数算出手段３０はマイクロプロセッサで構成した例を示している。
エッジカウント手段１０からのエッジカウント値（ＣＵ）の読み出し、エッジ間隔測定手段２０からのエッジ間隔値（ＴＩＭ）の読み出し、及びエッジカウンタ１２、インターバルレジスタ２２へのリセット信号をメモリ空間上のレジスタとして割り付けることで簡易な構成で低コストに実現することができる。

この例では、エッジカウント手段１０とエッジ間隔測定手段２０を複数設けた構成となっている。この場合、マイクロプロセッサからはレジスタとしてアクセスされるので、マイクロプロセッサとの間で複雑な手順は不要であり、簡易な構成で複数の入力チャネルを備えたパルス入力装置を実現することができる。

本発明の一実施例を示す構成図である。 周波数の演算処理を説明する図である。 本発明の他の実施例を示す図である。

符号の説明

１０ エッジカウント手段
１２ エッジカウンタ
２０ エッジ間隔測定手段
２１ タイマー
２２ インターバルレジスタ
３０ 周波数演算手段
３１ タイミング発生器

Claims (5)

1. 入力信号をパルス信号として検出し、該パルス信号の周波数を上位システムへ通知するパルス入力装置において、
   前記パルス信号の立ち上がりエッジ又は立ち下がりエッジのエッジタイミングで前記パルス信号のパルス数を所定時間の間カウントし、エッジカウント値として保持するエッジカウント手段と、
   前記エッジタイミングで、前回のエッジタイミングとの間隔時間を測定するとともに、前記所定時間の間の前記間隔時間を積算し、エッジ間隔値として保持するエッジ間隔測定手段と、
   前記エッジカウント値を前記エッジ間隔値で除して前記パルス信号の周波数を算出する周波数算出手段と、
   を有し、
   前記エッジカウント手段によりカウントされているエッジカウント値が０の場合、前記エッジカウント手段は前記所定時間の間ずつ前記パルス数のカウントを継続するとともに、前記エッジ間隔測定手段は前記所定時間の間の前記間隔時間の積算を継続し、
   前記エッジカウント手段によりカウントされるエッジカウント値が１以上の値になった場合に、前記周波数算出手段は前記パルス信号の周波数を算出することを特徴とするパルス入力装置。
2. 前記エッジカウント手段は、前記パルス信号の立ち上がりエッジ又は立ち下がりエッジのタイミングでエッジクロック信号を発生し、該エッジクロック信号のタイミングでエッジカウンタを順次カウントアップすることを特徴とする請求項１記載のパルス入力装置。
3. 前記エッジ間隔測定手段は、タイマークロック信号でカウント動作を行うタイマーのタイマー値を前記エッジクロック信号のタイミングで順次加算してインターバルレジスタに保持するとともに、前記エッジクロック信号のタイミングで前記タイマーのタイマー値をクリアすることを特徴とする請求項２記載のパルス入力装置。
4. 前記周波数算出手段は、前記所定時間でタイミングパルスを発生するタイミング発生器を有し、該タイミングパルスで前記エッジカウト値及び前記エッジ間隔値を読み出して周波数演算を実行することを特徴とする請求項１乃至３のいずれかに記載のパルス入力装置。
5. 前記周波数算出手段は、周波数演算を実行時、前記タイミングパルスのタイミングで前記エッジカウンタ及び前記インターバルレジスタをリセットすることを特徴とする請求項４記載のパルス入力装置。

Images