JP6161105B2

JP6161105B2 - 情報処理システム

Info

Publication number: JP6161105B2
Application number: JP2013016833A
Authority: JP
Inventors: 雄都布施; 天野　紀行; 紀行天野
Original assignee: NEC Corp; NEC Communication Systems Ltd
Current assignee: NEC Corp; NEC Communication Systems Ltd
Priority date: 2013-01-31
Filing date: 2013-01-31
Publication date: 2017-07-12
Anticipated expiration: 2033-01-31
Also published as: JP2014149591A

Description

本発明は、情報処理システムにかかり、特に、マスタCPUとスレーブCPUとを備えた情報処理システムに関する。

マスタCPU（Central Processing Unit）とスレーブCPUを一つ以上持つ情報処理システムにおいて、WDT（Watch Dog Timer）を用いたスレーブCPUの異常検出時の復旧処理は、その処理の大分部をマスタCPUが担っていた。

ここで、図１に、WDTを用いたスレーブCPUの復旧処理の一例を示す。ここでは、マスタモジュール２００とスレーブモジュール１００とが１対１で接続されている例を示す。なお、WDTに関する技術は、例えば、特許文献１に開示されている。

まず、スレーブモジュール１００内に装備されているWDT（Watch Dog Timer）１０２は、スレーブモジュール１００に装備されているスレーブCPU１０１が異常であると検出した際に、マスタモジュール２００に装備されているマスタCPU２０１およびCPUFAILカウンタ２０２にCPUFAIL通知３０１を発出する。

続いて、マスタCPU２０１は、CPUFAIL通知３０１を受けると、スレーブCPU１０１が異常であると判断し、CPU_RESET信号３０２を発出し、スレーブCPU１０１にリセットをかける。また、CPUFAILカウンタ２０２は、一定数以上のCPUFAIL通知３０１をカウントした時には、マスタCPU２０１にスレーブCPU故障通知３０３を発出し、これにより当該マスタCPU２０１はスレーブCPU１０１が故障であることを感知する。

特開平３−７１２４０号公報

ところで、近年における情報処理システムは、大規模化が進み、システム全体をつかさどるマスタCPUに対して、そのシステムが持つ個別の機能を処理するスレーブCPUが複数搭載されるシステムが多く存在するようになった。このような大規模な情報処理システムにおいては、上述したようにマスタCPUにスレーブCPU異常時の復旧処理を具備させた場合、マスタCPUへの負荷が増大する可能性がある。つまり、ひとつのマスタCPUに対して複数個のスレーブCPUが存在する場合、マスタCPUへの集中的な負荷がかかる可能性が高くなり、システム全体の動作に影響を与えるおそれがあった。

このため、本発明の目的は、上述した課題である、スレーブCPUの異常検出を行う場合においてマスタCPUへの負荷が高くなる、ということを解決することができる情報処理システムを提供することにある。

本発明の一形態である情報処理システムは、
マスタプロセッサを備えたマスタ側プロセッサ装置と、スレーブプロセッサを備えたスレーブ側プロセッサ装置と、を備えた情報処理システムであって、
前記スレーブ側プロセッサ装置は、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を備える。

また、本発明の一形態であるスレーブ側プロセッサ装置は、
マスタプロセッサに対するスレーブプロセッサを備え、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を備える。

また、本発明の一形態であるプログラムは、
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置に、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を実現させるためのプログラムである。

また、本発明の一形態である情報処理方法は、
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置が、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出し、
前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力すると共に、前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する、
という構成をとる。

本発明は、以上のように構成されるため、スレーブCPUの異常検出を行う場合においてマスタCPUの負荷を抑制することができる。

本発明に関連する情報処理システムの構成を示すブロック図である。本発明の実施形態１における情報処理システムの構成を示すブロック図である。図２に開示した情報処理システムの一部の構成の詳細を示すブロック図である。図２に開示した情報処理システムの動作を示すフローチャートである。本発明の付記１における構成を示すブロック図である。

＜実施形態１＞
本発明の第１の実施形態を、図２乃至図４を参照して説明する。図２乃至図３は、情報処理システムの構成を示す図であり、図４は、情報処理システムの動作を示すフローチャートである。

［構成］
図２に示すように、情報処理システムは、マスタCPU１１（マスタプロセッサ）を備えたマスタシステム１（マスタ側プロセッサ装置）と、スレーブCPU２１（スレーブプロセッサ）を備えたスレーブシステム２（スレーブ側プロセッサ装置）と、を備えている。なお、１つのマスタCPU１１に対して、スレーブシステム２が複数設けられていてもよく、また、マスタCPU１１は複数設けられていてもよい。

上記スレーブシステム２は、スレーブCPU２１の自己復旧回路を備えている。以下、上記スレーブシステム２の構成について詳述する。

スレーブシステム２は、スレーブモジュール２０を備えており、当該スレーブモジュールは、スレーブCPU２１と、WDT２２とを備えている。スレーブCPU２１は、WDT２２に対して、タイマをリセットする信号であるWDT_CLR信号３１（周期信号）を周期的に発出する。例えば、スレーブCPU２１は、予め設定された一定の周期（Ａ）でWDT_CLR信号３１を出力する。このため、スレーブCPU２１は、自身に異常がない限り、一定の周期でWDT_CLR信号３１を発出する。

WDT２２（異常状態検出手段）は、スレーブCPU２１から発出されたWDT_CLR信号３１を検出し、当該WDT_CLR信号３１を検出すると、計測しているタイマの値をリセットする。そして、リセット後には、再度、タイマの計測を開始する。

また、WDT２２は、常に計測しているタイマの値が、予め設定されWDT２２に記憶されているタイムオーバー設定値（Ｘ）を超えたか否かを調べる。WDT２２は、WDT_CLR信号３１を検出することなく計測しているタイマの値がタイムオーバー設定値（Ｘ）を超えたタイムオーバーとなると、スレーブCPU２１が異常状態であることを検出する。つまり、WDT２２は、スレーブCPU２１から正常にWDT_CLR信号３１が発出されているかを調べ、当該WDT_CLR信号３１が発出されなくなると、スレーブCPU２１が異常状態であると判定する。WDT２２は、スレーブCPU２１が異常状態であることを検出すると、当該スレーブCPU２１が異常状態であることを表すCPUFAIL通知３２を、CPUFAILカウンタ２３とPULSE GEN２４に通知する。

ここで、上記タイムオーバー設定値（Ｘ）は、スレーブCPU２１によるWDT_CLR信号３１の発出周期（Ａ）よりも長い時間に設定されている。つまり、WDT_CLR信号３１の発出周期（Ａ）＜タイムオーバー設定値（Ｘ）となっている。なお、タイムオーバー設定値（Ｘ）の値は、スレーブCPU２１から設定可能であり、かかる値を変更することも可能である（図３の符号４１参照）。例えば、情報処理装置に対してオペレータからタイムオーバー設定値（Ｘ）の値が入力されると、スレーブCPU２１はWDT２２に対してタイムオーバー設定値（Ｘ）を設定して記憶する。

上記PULSE GEN２４（リセット信号出力手段）は、WDT２２から、スレーブCPU２１が異常状態であることを表すCPUFAIL通知３２を受けると、スレーブCPU２１の作動状態をリセットするための信号であるCPU_RESET信号（リセット信号）を生成する。そして、PULSE GEN２４は、生成したCPU_RESET信号３３をスレーブCPU２１に発出する。これにより、スレーブCPU２１のリセットが実行される。

また、上記CPUFAILカウンタ２３（故障判断手段）は、WDT２２から、スレーブCPU２１が異常状態であることを表すCPUFAIL通知３２を受けると、当該CPUFAIL通知３２を受け付けた回数をカウントする。そして、CPUFAILカウンタ２３は、カウントしたカウント値が予め設定され記憶されているカウントオーバー設定値（Ｙ）（故障判断カウント値）を超えた場合には、スレーブCPU２１が故障したと判断する。CPUFAILカウンタ２３は、スレーブCPU２１が故障したと判断すると、マスタCPU１１に対してスレーブCPU故障通知３４を通知する。

なお、CPUFAILカウンタ２３にてカウントされているカウント値は、継続的なカウントアップを防ぐため、スレーブCPU２１から出力されるCounter_CLR信号４３によってリセット（初期化）できる（図３の符号４３参照）。例えば、スレーブCPU２１は、予め設定された動作タイミングや予め設定された周期でCounter_CLR信号４３を出力する。あるいは、スレーブCPU２１は、情報処理装置に対してオペレータからカウンタ値のリセット指示が入力されたタイミングで、Counter_CLR信号４３を出力してもよい。

ここで、上記カウントオーバー設定値（Ｙ）の値は、スレーブCPU２１から設定可能であり、かかる値を変更することも可能である（図３の符号４２参照）。例えば、情報処理装置に対してオペレータからカウントオーバー設定値（Ｙ）の値が入力されると、スレーブCPU２１はCPUFAILカウンタ２３に対してカウントオーバー設定値（Ｙ）を設定して記憶する。

なお、上述したWDT２２、CPUFAILカウンタ２３、PULSE GEN２４は、回路にて構成されていてもよく、スレーブCPU２１以外のスレーブシステム２に設けられた演算装置にプログラムが組み込まれることで実現されてもよい。

また、スレーブシステム２が複数設けられている場合には、各スレーブシステム２がそれぞれ上述した機能を有している。つまり、各スレーブシステム２が、それぞれ自己のスレーブシステム２内に装備されたスレーブCPU２１の異常状態を調べ、当該スレーブCPU２１が故障したと判断すると、当該各スレーブシステム２がそれぞれマスタCPU１１にその旨を通知するよう作動する。

［動作］
次に、上述した情報処理システムの動作のうち、主にスレーブシステム２の動作を、図４のフローチャートを参照して説明する。

スレーブCPU２１は、WDT２２に対して、タイマをリセットする信号であるWDT_CLR信号３１を周期的に発出する。WDT２２は、スレーブCPU２１から発出されたWDT_CLR信号３１を検出する（ステップＳ１）。WDT２２は、WDT_CLR信号３１を検出すると（ステップＳ１でＹｅｓ）、計測しているタイマの値をリセットする（ステップＳ２）。そして、WDT２２は、タイマリセット後には、再度、タイマの計測を開始する。

一方、WDT２２は、WDT_CLR信号３１を検出することなく（ステップＳ１でＮｏ）、計測しているタイマの値がタイムオーバー設定値（Ｘ）を超えたタイムオーバーとなると（ステップＳ３でＹｅｓ）、スレーブCPU２１が異常状態であると判定する（ステップＳ４）。WDT２２は、スレーブCPU２１が異常状態であると判定すると、当該スレーブCPU２１が異常状態であることを表すCPUFAIL通知３２を、CPUFAILカウンタ２３とPULSE GEN２４に通知する（ステップＳ５）。

PULSE GEN２４は、WDT２２からCPUFAIL通知３２を受けると、スレーブCPU２１の作動状態をリセットするための信号であるCPU_RESET信号を生成する。そして、PULSE GEN２４は、生成したCPU_RESET信号３３をスレーブCPU２１に発出する。これにより、スレーブCPU２１のリセットが実行される（ステップＳ６）。リセットにより正常状態となったスレーブCPU２１は、WDT_CLR信号３１を周期的に発出し、上述した処理を繰り返す（ステップＳ１に戻る）。

また、CPUFAILカウンタ２３は、WDT２２から、スレーブCPU２１が異常状態であることを表すCPUFAIL通知３２を受けると、当該CPUFAIL通知３２を受け付けた回数をカウントする（ステップＳ７）。そして、CPUFAILカウンタ２３は、カウントしたカウント値が予め設定され記憶されているカウントオーバー設定値（Ｙ）を超えているか否かを調べる（ステップＳ８）。カウントしたカウント値がカウントオーバー設定値（Ｙ）を超えていない場合には（ステップＳ８でＮｏ）、ステップＳ１に戻り、上述した処理を繰り返す。

一方、カウントしたカウント値がカウントオーバー設定値（Ｙ）を超えている場合には（ステップＳ８でＹｅｓ）、CPUFAILカウンタ２３は、スレーブCPU２１が故障したと判断する（ステップＳ９）。CPUFAILカウンタ２３は、スレーブCPU２１が故障したと判断すると、マスタCPU１１に対してスレーブCPU故障通知３４を通知する（ステップＳ１０）。

以上のように、本発明における情報処理システムは、スレーブシステム２がスレーブCPU自己復旧回路を備えていることにより、マスタCPU１１で、スレーブCPU２１の異常検出、リセット、故障判断の各処理を行うことなく、全ての処理を各スレーブシステム２内で実行することができる。このため、スレーブCPU２１が複数設けられている情報処理システムであっても、１つ又は複数のマスタCPU１１に負荷が集中することを抑制することができる。その結果、より効率的な処理を行うことができる情報処理システムを構築することが可能である。

＜付記＞
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における情報処理システム（図５参照）、スレーブ側プロセッサ装置、プログラム、情報処理方法の構成の概略を説明する。但し、本発明は、以下の構成に限定されない。

（付記１）
マスタプロセッサ５１を備えたマスタ側プロセッサ装置５０と、スレーブプロセッサ６１を備えたスレーブ側プロセッサ装置６０と、を備えた情報処理システムであって、
前記スレーブ側プロセッサ装置６０は、
前記スレーブプロセッサ６１から出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段６２と、
前記異常検出手段６２にて前記スレーブプロセッサ６１が異常状態であることが検出されたときに、当該スレーブプロセッサ６１の作動状態をリセットするリセット信号を当該スレーブプロセッサ６１に対して出力するリセット信号出力手段６４と、
前記異常検出手段６２にて前記スレーブプロセッサ６１が異常状態であると検出された回数に応じて当該スレーブプロセッサ６１が故障したと判断し、その旨を前記マスタプロセッサ５１に通知する故障判断手段６３と、
を備えた情報処理システム。

（付記２）
付記１に記載の情報処理システムであって、
前記スレーブ側プロセッサ装置を複数備え、当該各スレーブ側プロセッサ装置がそれぞれ備える前記各故障判断手段は、それぞれ前記スレーブプロセッサが故障した旨を前記マスタプロセッサに対して通知する、
情報処理システム。

（付記３）
付記１又は２に記載の情報処理システムであって、
前記異常検出手段は、前記スレーブプロセッサから予め設定された周期で出力される周期信号を検出して、当該周期信号を検出する毎にタイマをリセットすると共に、リセットされてから計測が開始されたタイマの値が、前記周期信号が出力される周期より長い時間に設定されたタイムオーバー設定値を超えた場合に、前記スレーブプロセッサが異常状態であると検出する、
情報処理システム。

（付記４）
付記３に記載の情報処理システムであって、
前記スレーブプロセッサは、前記異常検出手段に対して前記タイムオーバー設定値を設定する機能を有する、
情報処理システム。

（付記５）
付記１乃至４のいずれかに記載の情報処理システムであって、
前記故障判断手段は、前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数をカウントして、当該カウントした回数が予め設定された故障判断カウント値を超えた場合に前記スレーブプロセッサが故障したと判断する、
情報処理システム。

（付記６）
付記５に記載の情報処理システムであって、
前記スレーブプロセッサは、前記故障判断手段に対してカウントした回数を初期化する機能を有する、
情報処理システム。

（付記７）
付記５又は６に記載の情報処理システムであって、
前記スレーブプロセッサは、前記故障判断手段に対して前記故障判断カウント値を設定する機能を有する、
情報処理システム。

（付記８）
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置であって、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を備えたスレーブ側プロセッサ装置。

（付記９）
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置に、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を実現させるためのプログラム。

（付記１０）
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置が、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出し、
前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力すると共に、前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する、
情報処理方法。

なお、上述したプログラムは、記憶装置に記憶されていたり、コンピュータが読み取り可能な記録媒体に記録されている。例えば、記録媒体は、フレキシブルディスク、光ディスク、光磁気ディスク、及び、半導体メモリ等の可搬性を有する媒体である。

以上、上記実施形態等を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解しうる様々な変更をすることができる。

１マスタシステム
１１マスタCPU
２スレーブシステム
２０スレーブモジュール
２１スレーブCPU
２２ WDT
２３ CPUFAILカウンタ
２４ PULSE GEN
５０マスタ側プロセッサ装置
５１マスタプロセッサ
６０スレーブ側プロセッサ装置
６１スレーブプロセッサ
６２異常状態検出手段
６３故障判断手段
６４リセット信号出力手段
１００スレーブモジュール
１０１スレーブCPU
１０２ WDT
２００マスタモジュール
２０１マスタCPU
２０２ CPUFAILカウンタ

Claims

マスタプロセッサを備えたマスタ側プロセッサ装置と、スレーブプロセッサを備えたスレーブ側プロセッサ装置と、を備えた情報処理システムであって、
前記スレーブ側プロセッサ装置は、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を備え、
前記故障判断手段は、前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数をカウントして、当該カウントした回数が予め設定された故障判断カウント値を超えた場合に前記スレーブプロセッサが故障したと判断し、
さらに、前記スレーブプロセッサは、前記故障判断手段に対して前記故障判断カウント値を設定する機能を有する、
情報処理システム。
請求項１に記載の情報処理システムであって、
前記スレーブ側プロセッサ装置を複数備え、当該各スレーブ側プロセッサ装置がそれぞれ備える前記各故障判断手段は、それぞれ前記スレーブプロセッサが故障した旨を前記マスタプロセッサに対して通知する、
情報処理システム。
請求項１又は２に記載の情報処理システムであって、
前記異常検出手段は、前記スレーブプロセッサから予め設定された周期で出力される周期信号を検出して、当該周期信号を検出する毎にタイマをリセットすると共に、リセットされてから計測が開始されたタイマの値が、前記周期信号が出力される周期より長い時間に設定されたタイムオーバー設定値を超えた場合に、前記スレーブプロセッサが異常状態であると検出する、
情報処理システム。
請求項３に記載の情報処理システムであって、
前記スレーブプロセッサは、前記異常検出手段に対して前記タイムオーバー設定値を設定する機能を有する、
情報処理システム。
請求項１乃至４のいずれかに記載の情報処理システムであって、
前記スレーブプロセッサは、前記故障判断手段に対してカウントした回数を初期化する機能を有する、
情報処理システム。
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置であって、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を備え、
前記故障判断手段は、前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数をカウントして、当該カウントした回数が予め設定された故障判断カウント値を超えた場合に前記スレーブプロセッサが故障したと判断し、
さらに、前記スレーブプロセッサは、前記故障判断手段に対して前記故障判断カウント値を設定する機能を有する、
スレーブ側プロセッサ装置。
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置に、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出する異常検出手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力するリセット信号出力手段と、
前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数に応じて前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知する故障判断手段と、
を実現させるためのプログラムであり、
前記故障判断手段は、前記異常検出手段にて前記スレーブプロセッサが異常状態であると検出された回数をカウントして、当該カウントした回数が予め設定された故障判断カウント値を超えた場合に前記スレーブプロセッサが故障したと判断し、
さらに、前記スレーブプロセッサに、前記故障判断手段に対して前記故障判断カウント値を設定する機能を実現させるためのプログラム。
マスタプロセッサに対するスレーブプロセッサを備えたスレーブ側プロセッサ装置が、
前記スレーブプロセッサから出力される所定の信号の検出状況に応じて当該スレーブプロセッサが異常状態であることを検出し、
前記スレーブプロセッサが異常状態であることが検出されたときに、当該スレーブプロセッサの作動状態をリセットするリセット信号を当該スレーブプロセッサに対して出力すると共に、前記スレーブプロセッサが異常状態であると検出された回数をカウントして、当該カウントした回数が予め設定された故障判断カウント値を超えた場合に前記スレーブプロセッサが故障したと判断し、その旨を前記マスタプロセッサに通知し、
さらに、前記スレーブプロセッサは、前記故障判断カウント値を設定する、
情報処理方法。