JPH0683643A - 機械スイッチによるｃｐｕの割込み処理制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 機械スイッチを用いたＣＰＵの割込み処理信
号入力回路からハードウェア構成によるチャタリング吸
収回路を削除する。 【構成】 機械スイッチ３を割込み処理インタフェース
を介してＣＰＵ１の割込み信号入力端子１１に接続する
とともに、ＣＰＵ１の入力ポート１２にも接続し、ＣＰ
Ｕ１は、機械スイッチ３が操作されたことにより上記入
力端子１１に信号が入力されると、一定周期により上記
入力ポート１２による機械スイッチ３の状態監視を開始
し、上記入力ポート１２の論理が設定回数同一であるこ
とを検出して、割込み処理の起動又は終了制御を行な
う。 【効果】 割込み処理制御は、機械スイッチ３の操作
後、入力ポート１２による状態監視ののちに行なわれ、
この間にチャタリングが消滅するので、ハードウェア構
成によるチャタリング吸収回路を必要とせず、装置の小
型、軽量化に大きく寄与する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、割込み処理の起動手段
として機械スイッチを用いる場合のＣＰＵの割込み処理
制御方式に係り、特に機械スイッチの操作時に接点に生
ずるチャタリングを排除する手段として、ソフトウェア
処理を用いるようにした割込み処理制御方式に関するも
のである。

【０００２】

【従来の技術】ＣＰＵへの割込み信号の入力手段として
機械スイッチを使用した場合、当該機械スイッチの操作
時に接点の機械的振動によるオン・オフの繰り返し、す
なわちチャタリングが生じ、ＣＰＵには割込み信号の入
力が断続的に繰り返されて正常な割込み処理が行なえな
くなる。このような事態を避けるため、従来は、電気回
路によるハードウェア構成のチャタリング吸収回路を機
械スイッチとＣＰＵの割込み入力端子との間に挿入接続
し、チャタリングが上記割込み入力端子に入力されない
ようにしている。

【０００３】

【発明が解決しようとする課題】上記従来の技術による
と、チャタリング吸収回路を構成するための電気部品を
必要とし、かつ、その実装スペースも必要となるので、
装置の小型、軽量化が阻害される。

【０００４】本発明は、上記問題を解決するために提案
するもので、ハードウェア構成によるチャタリング吸収
回路を用いることなく、機械スイッチのチャタリングに
よる割込み処理への悪影響を排除できる割込み処理制御
方式を得ることを課題とするものである。

【０００５】

【課題を解決するための手段】上記課題の解決のため、
本発明は、機械スイッチのチャタリングの吸収を、ＣＰ
Ｕによるソフトウェア処理によって行なうようにしたも
のであり、具体的には、割込み信号を入力するための機
械スイッチをＣＰＵの割込み入力端子に接続するととも
に、ＣＰＵの入力ポートに接続し、ＣＰＵは、上記割込
み入力端子に有効信号（入力されたことをＣＰＵが認識
する信号）が入力される毎に、一定周期で上記入力ポー
トにより上記機械スイッチの状態（オン又はオフ）を読
み込む動作を開始し、当該動作において上記入力ポート
から読み込んだ上記機械スイッチの状態が設定回数（１
回を含む）連続して同一であることを検出したとき、当
該検出された状態に対応して、割込み処理起動制御（機
械スイッチが例えばオンのとき）又は割込み処理終了制
御（機械スイッチが例えばオフのとき）を行なうように
したものである。

【０００６】

【作用】機械スイッチが操作されてからＣＰＵが当該機
械スイッチの状態の変化（オフからオン、又はオンから
オフへの変化）を読み込むまでに、設定回数の状態監視
動作に要する時間が経過しており、この間に機械スイッ
チのチャタリングは消滅してスイッチ接点の状態がオン
又はオフの状態に安定するので、ＣＰＵの割込み処理に
チャタリングが影響しない。

【０００７】

【実施例】図１は本発明の実施例を示す回路図、図２は
本発明の実施例の処理を説明するタイムチャートであ
る。

【０００８】図１に示すように、本発明の実施例に係る
装置は、ＣＰＵ１の割込み信号入力端子１１に割込み処
理インタフェース２を介して割込み信号入力用の機械ス
イッチ（ＳＷ）３が接続され、更に当該機械スイッチ３
はＣＰＵ１の入力ポート１２にも接続されている。な
お、上記機械スイッチ３はロック形のスイッチである。
また、上記割込み処理インタフェースは、ラッチ部２１
とリセット部２２とでなり、ラッチ部２１の入力端子Ａ
には上記機械スイッチ３が、出力端子ＱはＣＰＵ１の割
込み信号入力端子１１にそれぞれ接続され、リセット部
２２の入力端子ＩはＣＰＵ１の割込み入力リセット端子
１３に、出力端子Ｏはラッチ部２１のリセット端子Ｒに
それぞれ接続されており、更に上記ラッチ部２１の入力
端子Ａの電位は抵抗４によって常時（機械スイッチ３が
不動作のとき）＋５Ｖのレベルに設定されている。

【０００９】図２を参照して動作を説明すると、機械ス
イッチ３が操作される以前は、その接点は開いていて割
込み処理インタフェース２のラッチ部２１は、その入力
端子Ａが抵抗４を介して＋５Ｖとなっており、スイッチ
３側からの信号ＭＳの論理は「１」となっていてラッチ
部２１の出力端子Ｑの状態は論理「０」である。この状
態ＳＴ１では、ＣＰＵ１は所定の処理を行ないながら、
割込み処理を待ち受ける状態となっている。

【００１０】割込み処理をするために機械スイッチ３を
オンとすると（状態ＳＴ２）、当該機械スイッチ３の閉
じられた接点を介してアース電位が送出されるので、上
記信号ＭＳは論理「１」となる。

【００１１】この論理「１」の信号ＭＳが割込み処理イ
ンタフェース２に入力されると、そのラッチ部２１の出
力信号Ｑが論理「１」に反転し、それによりＣＰＵ１の
割込み信号入力端子１１に割込み信号ＩＮＴが入力され
る。ＣＰＵ１は当該信号ＩＮＴを読み込んで、これを確
認すると割込み入力リセット端子１３にリセット信号Ｒ
ＥＳ（論理「１」）を出力し、割込み処理インタフェー
ス２のリセット部２２は当該リセット信号ＲＥＳによっ
てラッチ部２１の出力端子Ｑに出力されている割込み信
号ＩＮＴをクリアする（出力端子Ｑの論理を「０」に反
転する。）。以上の動作は、機械スイッチ３を閉じたと
きに生ずるチャタリングにより、当該機械スイッチ３か
らの信号ＭＳの論理が「１」から「０」に反転する毎に
行なわれる。すなわち、ＣＰＵ１は、チャタリングが生
じている間、上記信号ＭＳの立ち下がりを有効信号とし
て割込み信号入力端子１１から繰り返し読み込むことと
なる。

【００１２】以上の動作において、ＣＰＵ１は上記割込
み信号（有効信号）ＩＮＴを読み込むと、入力ポート１
２による機械スイッチ３の状態監視動作を開始する。す
なわち、当該信号ＩＮＴを読み込むとタイミング動作を
開始し、一定周期ｔで上記入力ポート１２の論理を読み
込む。この状態監視動作において、上記周期時間ｔが経
過する前に再度上記信号ＩＮＴを読み込むと、それまで
のタイミング動作を一旦クリアし、上記信号ＩＮＴの再
度の入力時点から改めて上記タイミング動作を再開す
る。

【００１３】上記機械スイッチ３の状態監視のための周
期ｔは、チャタリングによって生ずる機械スイッチ３の
断続周期より長くなるように設定されており（例えば実
施例では３２ｍＳ）、従ってチャタリングが生じている
間は、入力ポート１２から信号ＭＳを読み込む前に上記
タイミング動作の再開を繰り返すので割込み処理が開始
されることはない。

【００１４】チャタリングによる信号ＭＳの断続がなく
なると、その時点から上記周期ｔの経過時にＣＰＵ１は
入力ポート１２のそのときの論理、いまの場合論理
「０」を読み込み、この動作を上記周期ｔ毎に繰り返
す。そして、実施例の場合、入力ポート１２の論理
「０」を連続して２回検出すると、ＣＰＵ１は割込み処
理要求がなされたものとして、割込み処理を開始する
（状態ＳＴ３）。

【００１５】以上のように、入力ポート１２の論理
「０」を２回読み込むことを条件として割込み処理を開
始するようにしたのは、チャタリングをより確実に排除
するためであり（すなわち、チャタリングの周期が時間
ｔ以上、２ｔ以下の範囲となる比較的長い場合であって
も当該チャタリングを排除できる。）、ＣＰＵ１の処理
速度を勘案し、上記周期ｔをより長く設定できる場合に
は、上記論理「０」の１回の読込みで割込み処理を開始
してもよく、また、上記周期ｔを長く設定できない場合
には、上記論理「０」の読込み回数を３回以上に設定す
る。このように、入力ポート１２による機械スイッチ３
の監視回数は、機械スイッチ３のチャタリング特性とＣ
ＰＵ１の処理速度等によって決まる設計的事項である。

【００１６】割込み処理開始後も、ＣＰＵ１は入力ポー
ト１２の上記一定周期ｔによる状態監視動作を繰り返
し、当該入力ポート１２の論理が「０」であることを検
出している間、当該ＣＰＵ１は割込み処理を継続する。

【００１７】割込み処理を終了させるべく機械スイッチ
３をオフとすると（状態ＳＴ４）、当該機械スイッチ３
からの信号ＭＳは論理「０」から論理「１」に立ち上る
信号となり、この信号ＭＳが割込み処理インタフェース
２に入力されるが、当該信号ＭＳが立ち上り信号である
ため、通常はラッチ部２１は、その出力端子Ｑの論理を
反転させない。しかしながら、一般に機械スイッチ３の
接点の開放時にもチャタリングが生ずるので、チャタリ
ングによって上記信号ＭＳが立ち下る（論理が「１」か
ら「０」に変化する）時点でラッチ部２１の出力端子Ｑ
の論理が反転し、前記機械スイッチ３をオンとしたとき
と同様、ＣＰＵ１の割込み信号入力端子１１への信号Ｉ
ＮＴの入力が繰り返され、見掛上、割込み処理の再開が
繰り返される状態となる。

【００１８】しかしながら、ＣＰＵ１は、前記機械スイ
ッチ３のオン時と同様の制御で、チャタリングが生じて
いる間は、信号ＭＳの論理が「１」となったことを入力
ポート１２から読み込まないので、割込み処理の再開に
は至らず、チャタリングが消滅してから前記周期ｔが経
過した時点で上記入力ポート１２の論理「１」を読み込
み、この動作を２回繰り返した時点で割込み処理を終了
し、入力ポート１２の監視動作も停止して通常の処理に
戻り、同時に次の割込み処理の待ち受け状態となる（状
態ＳＴ５）。なお、この割込み処理終了時の入力ポート
１２による機械スイッチ３の監視回数は、前記割込み処
理開始時における場合と同様、設計的事項であるが、通
常は前記割込み処理開始時と同じ回数に設定される。

【００１９】

【発明の効果】以上に説明したように、本発明は、機械
スイッチの状態をＣＰＵの入力ポートで周期的に監視
し、同一状態が設定回数検出されたときに、当該状態に
対応して割込み処理の起動又は終了制御を行なうように
したものであり、機械スイッチが操作されてからＣＰＵ
での処理開始時までの時間内にチャタリングが消滅する
ので、チャタリングによって割込み処理が擾乱されるこ
とはない。

【００２０】このように、本発明によれば、ハードウェ
ア構成によるチャタリング吸収回路を必要とせず、機械
スイッチによる割込み処理入力回路を構成できるので、
装置の小型、軽量化を進める上で、極めて顕著な効果が
ある。

【図面の簡単な説明】

【図１】本発明実施例の回路図。

【図２】本発明実施例の動作を示すタイムチャート。

【符号の説明】 １…ＣＰＵ ２…割込み処理
インタフェース ３…機械スイッチ １１…割込み信
号入力端子 １２…入力ポート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 機械スイッチによるＣＰＵへの割込み信
   号の入力により、該ＣＰＵの割込み処理制御を行なうよ
   うにした装置において、 上記機械スイッチは、割込み処理インタフェースを介し
   てＣＰＵの割込み入力端子に接続されるとともに、当該
   機械スイッチの状態監視のためにＣＰＵの入力ポートに
   接続されており、 ＣＰＵは、上記割込み入力端子に有効信号が入力される
   毎に、一定周期で上記入力ポートより上記機械スイッチ
   の状態を読み込む動作を開始し、当該動作において上記
   入力ポートから読み込んだ上記機械スイッチの状態が、
   １回を含む設定回数、連続して同一であることを検出し
   たとき、当該検出された状態に対応して、割込み処理起
   動制御又は割込み処理終了制御を行なうようにした機械
   スイッチによるＣＰＵの割込み処理制御方式。