JPH0786794B2 - 停電制御回路 - Google Patents
停電制御回路Info
- Publication number
- JPH0786794B2 JPH0786794B2 JP63064238A JP6423888A JPH0786794B2 JP H0786794 B2 JPH0786794 B2 JP H0786794B2 JP 63064238 A JP63064238 A JP 63064238A JP 6423888 A JP6423888 A JP 6423888A JP H0786794 B2 JPH0786794 B2 JP H0786794B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- output
- signal
- power failure
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理機器等の電子機器の停電時に充
分なリセット時間を確保すると共に、復電時には安定し
た動作再開がなされる停電制御回路に関するものであ
る。
分なリセット時間を確保すると共に、復電時には安定し
た動作再開がなされる停電制御回路に関するものであ
る。
第５図は従来の停電制御回路を示すブロック図である。
図において（１）は交流電源装置、（２）は交流電源装
置（１）より給電される直流安定化電源装置、（３）は
マイクロプロセッサ等を含む電子制御回路で直流電源装
置（２）より給電されている。（４）は停電検出器で交
流電源装置（１）の出力電圧を監視する。（５）は停電
検出器（４）の出力信号を受け、停電を確認するオンデ
ィレータイマーであり、その出力は電子制御回路（３）
に接続されている。（６）は電子制御回路（３）よりの
信号を入力し一定期間リセット信号を電子制御回路
（３）に与えるタイマーである。
図において（１）は交流電源装置、（２）は交流電源装
置（１）より給電される直流安定化電源装置、（３）は
マイクロプロセッサ等を含む電子制御回路で直流電源装
置（２）より給電されている。（４）は停電検出器で交
流電源装置（１）の出力電圧を監視する。（５）は停電
検出器（４）の出力信号を受け、停電を確認するオンデ
ィレータイマーであり、その出力は電子制御回路（３）
に接続されている。（６）は電子制御回路（３）よりの
信号を入力し一定期間リセット信号を電子制御回路
（３）に与えるタイマーである。
次に上記構成の従来回路の動作を第６図のタイムチャー
トをも参照して説明する。第６図中Ａは交流電源装置
（１）の出力、Ｂは直流安定化電源装置（２）の出力、
Ｃはオンディレータイマー（５）の出力信号で停電状態
が一定時間連続するとＨレベルからＬレベルとなる。Ｄ
は電子制御回路（３）の自己リセット出力信号、Ｅはタ
イマー（６）の出力信号で信号がＬレベル時電子制御回
路（３）をリセットする。
トをも参照して説明する。第６図中Ａは交流電源装置
（１）の出力、Ｂは直流安定化電源装置（２）の出力、
Ｃはオンディレータイマー（５）の出力信号で停電状態
が一定時間連続するとＨレベルからＬレベルとなる。Ｄ
は電子制御回路（３）の自己リセット出力信号、Ｅはタ
イマー（６）の出力信号で信号がＬレベル時電子制御回
路（３）をリセットする。
今、時刻t0に交流電源装置（１）の出力が低下あるいは
断して停電が発生すると停電検出器（４）は直ちに停電
発生を検出し検出信号をオンディレータイマー（５）へ
出力する。オンディレータイマー（５）は検出信号を入
力すると限時動作に入り、時刻t1に至っても検出信号が
継続していれば、電子制御回路（３）に対する出力信号
はＨレベルからＬレベルになり、この出力が電子制御回
路（３）に停電信号Ｃとして入力される。この停電信号
Ｃに応答して、電子制御回路（３）は時刻t2に自己リセ
ット信号Ｄをタイマ（６）へ出力する。この結果、タイ
マ（６）は時刻t2よりt4の間、Ｌレベルのリセット信号
Ｅを電子制御回路（３）へ出力し、回路をリセット状態
にする。
断して停電が発生すると停電検出器（４）は直ちに停電
発生を検出し検出信号をオンディレータイマー（５）へ
出力する。オンディレータイマー（５）は検出信号を入
力すると限時動作に入り、時刻t1に至っても検出信号が
継続していれば、電子制御回路（３）に対する出力信号
はＨレベルからＬレベルになり、この出力が電子制御回
路（３）に停電信号Ｃとして入力される。この停電信号
Ｃに応答して、電子制御回路（３）は時刻t2に自己リセ
ット信号Ｄをタイマ（６）へ出力する。この結果、タイ
マ（６）は時刻t2よりt4の間、Ｌレベルのリセット信号
Ｅを電子制御回路（３）へ出力し、回路をリセット状態
にする。
従来の停電制御回路は、リセット信号が出力される時刻
t3からt4の間で直流安定化電源装置（２）の出力が低下
すれば正しく停電制御されたことになるが、リセット信
号解除後の時刻t4以降のt5で直流安定化電源装置（２）
の出力が低下する場合は、電子制御回路（３）は直流安
定化電源装置（２）の保持出力により時刻t4で再び動作
を開始し、時刻t5で保持出力消失による停電処理をせず
動作を継続した状態で停電となる。そのためデータが失
われたり、不具合な動作をするなどの問題があった。
t3からt4の間で直流安定化電源装置（２）の出力が低下
すれば正しく停電制御されたことになるが、リセット信
号解除後の時刻t4以降のt5で直流安定化電源装置（２）
の出力が低下する場合は、電子制御回路（３）は直流安
定化電源装置（２）の保持出力により時刻t4で再び動作
を開始し、時刻t5で保持出力消失による停電処理をせず
動作を継続した状態で停電となる。そのためデータが失
われたり、不具合な動作をするなどの問題があった。
この発明は上記のような課題を解消するためになされた
もので、停電期間の長さや直流安定化電源の出力保持時
間の長さに無関係に確実に停電処理を実行でき、また直
流安定化電源の低下まで電子制御回路をリセットするこ
とのできる停電制御回路を得ることを目的とする。
もので、停電期間の長さや直流安定化電源の出力保持時
間の長さに無関係に確実に停電処理を実行でき、また直
流安定化電源の低下まで電子制御回路をリセットするこ
とのできる停電制御回路を得ることを目的とする。
この発明に係る停電制御回路は、データ処理能力を有す
る電子機器へ直流安定化電源装置を介して電力を供給す
るソース電源装置の停電状態を一定時間検出したならば
前記電子機器へ停電信号を出力し、復電時には復電検出
信号を出力する停電検出回路と、前記停電信号に応答し
て前記電子機器より出力された自己リセット信号に従い
前記電子機器のリセット動作時間を確保する時間幅の限
時出力信号を出力するタイマと、前記限時出力信号に応
答して前記電子機器へ出力するリセット信号を、前記復
電検出信号出力時より前記限時出力信号のオフ時まで保
持出力するリセット制御回路とを備えたものである。
る電子機器へ直流安定化電源装置を介して電力を供給す
るソース電源装置の停電状態を一定時間検出したならば
前記電子機器へ停電信号を出力し、復電時には復電検出
信号を出力する停電検出回路と、前記停電信号に応答し
て前記電子機器より出力された自己リセット信号に従い
前記電子機器のリセット動作時間を確保する時間幅の限
時出力信号を出力するタイマと、前記限時出力信号に応
答して前記電子機器へ出力するリセット信号を、前記復
電検出信号出力時より前記限時出力信号のオフ時まで保
持出力するリセット制御回路とを備えたものである。
この発明におけるリセット制御回路は、ソース電源の低
下に伴う直流安定化電源出力の低下まで、電子制御回路
に入力するリセット信号を保持し、電子制御回路の停電
処理と動作の安定を図ると共に、復電時には充分な長さ
のリセット信号を発生させた後リセット信号を解除して
電子制御回路の動作を安定して再開させる。
下に伴う直流安定化電源出力の低下まで、電子制御回路
に入力するリセット信号を保持し、電子制御回路の停電
処理と動作の安定を図ると共に、復電時には充分な長さ
のリセット信号を発生させた後リセット信号を解除して
電子制御回路の動作を安定して再開させる。
以下、この発明の一実施例を図について説明する。尚、
図中第５図と同一符号は同一、又は相当部分を示し詳細
な説明は省略する。図中、（７）はリセット付タイマー
で、オンディレータイマー（５）の出力を入力とし、ま
た電子制御回路（３）の自己リセット出力信号をリセッ
ト入力としている。（８）は２入力ORゲートで一方の入
力端はリセット付タイマー（７）の出力信号に接続さ
れ、他の入力端は電子制御回路（３）の自己リセット出
力信号に接続され、また出力信号はタイマー（６）の入
力に接続されている。（９）はNOTゲートで、その入力
端はオンディレータイマー（５）の出力に接続されてい
る。（10）は２入力NANDゲートでその入力の一端はタイ
マー（６）の出力に、他端はNOTゲート（９）の出力に
接続されている。（11）はフリップフロップでそのセッ
ト入力端子はタイマー（６）の出力に、そのリセット入
力は２入力NANDゲート（10）の出力に、またその出力端
子は電子制御回路のリセット入力に接続されている。
図中第５図と同一符号は同一、又は相当部分を示し詳細
な説明は省略する。図中、（７）はリセット付タイマー
で、オンディレータイマー（５）の出力を入力とし、ま
た電子制御回路（３）の自己リセット出力信号をリセッ
ト入力としている。（８）は２入力ORゲートで一方の入
力端はリセット付タイマー（７）の出力信号に接続さ
れ、他の入力端は電子制御回路（３）の自己リセット出
力信号に接続され、また出力信号はタイマー（６）の入
力に接続されている。（９）はNOTゲートで、その入力
端はオンディレータイマー（５）の出力に接続されてい
る。（10）は２入力NANDゲートでその入力の一端はタイ
マー（６）の出力に、他端はNOTゲート（９）の出力に
接続されている。（11）はフリップフロップでそのセッ
ト入力端子はタイマー（６）の出力に、そのリセット入
力は２入力NANDゲート（10）の出力に、またその出力端
子は電子制御回路のリセット入力に接続されている。
ここで、オンディレイタイマ５は停電信号入力後、一定
時間（オンディレイ時間）以内に復電検出信号が入力さ
れたならばその停電を瞬時停電として電子制御機器３に
停電信号を出力しないことで、瞬時停電と通電停電を判
別する機能を有する。
時間（オンディレイ時間）以内に復電検出信号が入力さ
れたならばその停電を瞬時停電として電子制御機器３に
停電信号を出力しないことで、瞬時停電と通電停電を判
別する機能を有する。
リセット付タイマ７は、電子制御回路３がオンディレイ
タイマ５からの停電信号を受信できない時、また受信し
ても所定時間後（停電処理完了後）になんらかの理由で
所定時間以内に自己リセット信号Ｄが出力されない場合
は電子制御回路３に代わって自己リセット信号Ｄを出力
する機能を有する。
タイマ５からの停電信号を受信できない時、また受信し
ても所定時間後（停電処理完了後）になんらかの理由で
所定時間以内に自己リセット信号Ｄが出力されない場合
は電子制御回路３に代わって自己リセット信号Ｄを出力
する機能を有する。
タイマ６は、リセット付タイマ７或いは電子制御回路３
より自己リセット信号Ｄが入力されたならば、電子制御
回路３が安定したリセット動作を得るための時間を確保
するため当該時間の間、セット信号ＥをR/SFF11へ出力
して電子制御回路３にリセット信号Ｇを出力する。
より自己リセット信号Ｄが入力されたならば、電子制御
回路３が安定したリセット動作を得るための時間を確保
するため当該時間の間、セット信号ＥをR/SFF11へ出力
して電子制御回路３にリセット信号Ｇを出力する。
次に上記構成における本実施例の動作を第３図に示す動
作タイミング図を参照して説明する。同動作タイミング
図において、第６図に示した従来回路の動作タイミング
図と同一符号は同一、又は相当部分を示す。第３図の動
作タイミング図において、Ｅはタイマー（６）の限時出
力信号、Ｆはリセット付タイマー（７）の出力信号でタ
イマー起動時にＬレベルとなり、リセット入力が入力さ
れるか、またはタイムアップするとＨレベルとなる。Ｇ
はフリップフロップ（11）を構成する２入力NANDゲート
（12）の出力信号である。Ｈは復電時フリップフロップ
（11）の記憶を解除する信号で２入力NANDゲート（10）
の出力信号である。
作タイミング図を参照して説明する。同動作タイミング
図において、第６図に示した従来回路の動作タイミング
図と同一符号は同一、又は相当部分を示す。第３図の動
作タイミング図において、Ｅはタイマー（６）の限時出
力信号、Ｆはリセット付タイマー（７）の出力信号でタ
イマー起動時にＬレベルとなり、リセット入力が入力さ
れるか、またはタイムアップするとＨレベルとなる。Ｇ
はフリップフロップ（11）を構成する２入力NANDゲート
（12）の出力信号である。Ｈは復電時フリップフロップ
（11）の記憶を解除する信号で２入力NANDゲート（10）
の出力信号である。
時刻t0において停電が発生すると、停電検出器（４）は
直ちに停電を検出しオンディレータイマー（５）は限時
動作に入る。時刻t1になっても停電が継続している場合
はオンディレータイマー（５）の出力信号ＣはＨレベル
からＬレベルとなり電子制御回路（３）に停電信号を与
えると共にリセット付タイマー（７）の限時動作を開始
させる。電子制御回路（３）は停電処理を完了した後に
出力信号ＤをＬレベルからＨレベルにしてリセット付タ
イマー（７）の限時動作をリセットすると共に２入力OR
ゲート（８）入力を有効としタイマー（６）を限時動作
に入らせる。フリップフロップ（11）の動作は第２図の
真理値表に示すが、動作タイミング図の期間T1において
は状態Ｃ、期間T2では状態ａ、期間T3では状態ｂ、期間
T4では状態ａとなる。時刻t2でタイマー（６）の限時動
作が始まるとその出力がＨレベルからＬレベルとなりフ
リップフロップ（11）のセット入力Ｅが有効となり、そ
の出力が電子制御回路（３）をリセットする。時刻t5に
なってタイマー（６）の限時動作が終了するとセット入
力ＥはＨレベルとなるが、フリップフロップ（11）の状
態はａとなり時刻t3〜t5の状態を記憶し電子制御回路
（３）はリセットの状態を時刻t6を過ぎるまで継続す
る。もし時刻t2に電子制御回路（３）の自己リセット信
号Ｄを出力されない場合は時刻t4でリセット付タイマー
（７）の限時動作が終了し、タイマー（６）が起動され
て、セット信号Ｅが有効となる。
直ちに停電を検出しオンディレータイマー（５）は限時
動作に入る。時刻t1になっても停電が継続している場合
はオンディレータイマー（５）の出力信号ＣはＨレベル
からＬレベルとなり電子制御回路（３）に停電信号を与
えると共にリセット付タイマー（７）の限時動作を開始
させる。電子制御回路（３）は停電処理を完了した後に
出力信号ＤをＬレベルからＨレベルにしてリセット付タ
イマー（７）の限時動作をリセットすると共に２入力OR
ゲート（８）入力を有効としタイマー（６）を限時動作
に入らせる。フリップフロップ（11）の動作は第２図の
真理値表に示すが、動作タイミング図の期間T1において
は状態Ｃ、期間T2では状態ａ、期間T3では状態ｂ、期間
T4では状態ａとなる。時刻t2でタイマー（６）の限時動
作が始まるとその出力がＨレベルからＬレベルとなりフ
リップフロップ（11）のセット入力Ｅが有効となり、そ
の出力が電子制御回路（３）をリセットする。時刻t5に
なってタイマー（６）の限時動作が終了するとセット入
力ＥはＨレベルとなるが、フリップフロップ（11）の状
態はａとなり時刻t3〜t5の状態を記憶し電子制御回路
（３）はリセットの状態を時刻t6を過ぎるまで継続す
る。もし時刻t2に電子制御回路（３）の自己リセット信
号Ｄを出力されない場合は時刻t4でリセット付タイマー
（７）の限時動作が終了し、タイマー（６）が起動され
て、セット信号Ｅが有効となる。
第４図は時刻t4に復電をした場合を示す。時刻t4で停電
検出器（４）が復電開始を検出することでオンディレー
タイマー（５）の出力信号ＣはＬレベルよりＨレベルに
変化する。また復電用開始時刻t5でタイマー（６）はタ
イムアップし信号ＥをＬレベルよりＨレベルに変化して
フリップフロップのセット端子に入力される。
検出器（４）が復電開始を検出することでオンディレー
タイマー（５）の出力信号ＣはＬレベルよりＨレベルに
変化する。また復電用開始時刻t5でタイマー（６）はタ
イムアップし信号ＥをＬレベルよりＨレベルに変化して
フリップフロップのセット端子に入力される。
一方、フリップフロップのリセット端子には出力信号
Ｃの論理的に反転した信号と出力信号ＥとのNAND条件を
取るNANDゲート出力が接続されているため、時刻t5では
Ｌレベルが入力されて出力ＧはＨレベルに反転して電子
制御回路（３）に入力される。これにより、復電後、充
分な時間がたってから電子制御回路（３）は稼働を開始
する。
Ｃの論理的に反転した信号と出力信号ＥとのNAND条件を
取るNANDゲート出力が接続されているため、時刻t5では
Ｌレベルが入力されて出力ＧはＨレベルに反転して電子
制御回路（３）に入力される。これにより、復電後、充
分な時間がたってから電子制御回路（３）は稼働を開始
する。
以上のように、この発明によればデータ処理能力を有す
る電子機器へ直流安定化電源装置を介して電力を供給す
るソース電源装置の停電状態を一定時間検出したならば
前記電子機器へ停電信号を出力し、復電時には復電検出
信号を出力する停電検出回路と、前記停電信号に応答し
て前記電子機器より出力された自己リセット信号に従い
前記電子機器のリセット動作時間を確保する時間幅の限
時出力信号を出力するタイマと、前記限時出力信号に応
答して前記電子機器へ出力するリセット信号を、前記復
電検出信号出力時より前記限時出力信号のオフ時まで保
持出力するリセット制御回路
る電子機器へ直流安定化電源装置を介して電力を供給す
るソース電源装置の停電状態を一定時間検出したならば
前記電子機器へ停電信号を出力し、復電時には復電検出
信号を出力する停電検出回路と、前記停電信号に応答し
て前記電子機器より出力された自己リセット信号に従い
前記電子機器のリセット動作時間を確保する時間幅の限
時出力信号を出力するタイマと、前記限時出力信号に応
答して前記電子機器へ出力するリセット信号を、前記復
電検出信号出力時より前記限時出力信号のオフ時まで保
持出力するリセット制御回路
第１図はこの発明の一実施例による停電制御回路を示す
ブロック図、第２図はフリップフロップの真理値表、第
３図、第４図は本実施例の動作を示すタイミングチャー
ト、第５図は従来の停電制御回路を示すブロック図、第
６図は従来の停電制御回路の動作を説明するタイミング
チャートである。 （１）は交流電源装置、 （２）は直流安定化電源装置、 （３）は電子制御回路、 （４）は停電検出器、 （５）はオンディレータイマー、 （６）はタイマー、 （７）はリセット付タイマー、 （11）はフリップフロップ。 なお、各図中、同一符号は同一又は相当部分を示す。
ブロック図、第２図はフリップフロップの真理値表、第
３図、第４図は本実施例の動作を示すタイミングチャー
ト、第５図は従来の停電制御回路を示すブロック図、第
６図は従来の停電制御回路の動作を説明するタイミング
チャートである。 （１）は交流電源装置、 （２）は直流安定化電源装置、 （３）は電子制御回路、 （４）は停電検出器、 （５）はオンディレータイマー、 （６）はタイマー、 （７）はリセット付タイマー、 （11）はフリップフロップ。 なお、各図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】データ処理能力を有する電子機器へ直流安
定化電源装置を介して電力を供給するソース電源装置の
停電状態を一定時間検出したならば前記電子機器へ停電
信号を出力し、復電時には復電検出信号を出力する停電
検出回路と、前記停電信号に応答して前記電子機器より
出力された自己リセット信号に従い前記電子機器のリセ
ット動作時間を確保する時間幅の限時出力信号を出力す
るタイマと、前記限時出力信号に応答して前記電子機器
へ出力するリセット信号を、前記復電検出信号出力時よ
り前記限時出力信号のオフ時まで保持出力するリセット
制御回路とを備えたことを特徴とする停電制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064238A JPH0786794B2 (ja) | 1988-03-16 | 1988-03-16 | 停電制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064238A JPH0786794B2 (ja) | 1988-03-16 | 1988-03-16 | 停電制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01236317A JPH01236317A (ja) | 1989-09-21 |
| JPH0786794B2 true JPH0786794B2 (ja) | 1995-09-20 |
Family
ID=13252356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63064238A Expired - Lifetime JPH0786794B2 (ja) | 1988-03-16 | 1988-03-16 | 停電制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786794B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH062436U (ja) * | 1992-05-26 | 1994-01-14 | マックス株式会社 | 停電検出回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131213A (ja) * | 1986-11-20 | 1988-06-03 | Fujitsu Ltd | 電源制御装置 |
-
1988
- 1988-03-16 JP JP63064238A patent/JPH0786794B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01236317A (ja) | 1989-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09265436A (ja) | データ転送装置 | |
| JPH0786794B2 (ja) | 停電制御回路 | |
| JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JPS5832420B2 (ja) | プログラム制御電子装置 | |
| JPH04171516A (ja) | リセット回路 | |
| JPH11161519A (ja) | リセット装置 | |
| US20040015741A1 (en) | Watchdog device operation | |
| JP2874915B2 (ja) | 低電流消費の火災感知器 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPH0352015A (ja) | 電源断の検出・復帰回路 | |
| JP2606106B2 (ja) | 遠隔ｃｐｕリセット回路 | |
| JPS6324569B2 (ja) | ||
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPH037963B2 (ja) | ||
| JPH0431620Y2 (ja) | ||
| JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 | |
| JPH03105514A (ja) | 電源断の検出・復帰回路 | |
| JPS62214419A (ja) | 演算制御装置 | |
| JPH06195160A (ja) | マイクロコンピュータの外部割込みエッジ検出回路 | |
| JPS5826047B2 (ja) | マイクロプロセッサの停止並びに起動方式 | |
| JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
| JPH02110722A (ja) | 発振制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |