JPS6257037A - 計算機システムの異常検出方式 - Google Patents

計算機システムの異常検出方式

Info

Publication number
JPS6257037A
JPS6257037A JP60195867A JP19586785A JPS6257037A JP S6257037 A JPS6257037 A JP S6257037A JP 60195867 A JP60195867 A JP 60195867A JP 19586785 A JP19586785 A JP 19586785A JP S6257037 A JPS6257037 A JP S6257037A
Authority
JP
Japan
Prior art keywords
abnormality detection
signal
processing device
processor
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60195867A
Other languages
English (en)
Inventor
Yoshimasa Yamamoto
芳正 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60195867A priority Critical patent/JPS6257037A/ja
Publication of JPS6257037A publication Critical patent/JPS6257037A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機システムの異常検出方式に係り、特に現
用処理装置の異常検出時に、予備の処理装置に切り替え
て業務を続行し、システムとしてのダウンタイムをでき
る限り短縮するホットスタンバイシステム等に好適な計
算機システムの異常検出方式に関する。
〔発明の背景〕
予備の処理装置を備えた従来の計算機システムにおいて
は、現用処理装置に異常が発生した場合、処11装置側
で異常処理プログラムによる独自の障害回復を図ると共
に、異常処理プログラム自体が正常に動作しない場合に
備えて、常時、処理装置から異常検出装置に定期的に信
号を供給するようにしておき、この信号が設定した時間
内に供給されないとき、異常検出装置で処理装置の異常
と判断し、予備装置に切り換えるようにしている(例え
ば、特公昭50−25783号、特公昭57−2586
2号など)。この異常検出のための設定時間T8は通常
、数秒の値に選定される。計算機システムは上記の異常
検出によって、システムとしての障害回復に入るが、一
般に異常検出信号を受けた別の処理装置がサービスを再
開するまでに要する時間(システムの障害回復処理時間
)Tbは数分程度であるのが一般的である。よって、T
b>Taであり、異常検出時の翳1算機システムのダウ
ンタイムは、■、〜(Tb+Ta)となる。
ところで、異常時に処理装置側で行なう独自の障害回復
処理時間T、は、一般には極めて短時間であるが、異常
原因によっては回復までに時間がかかり、この回復所要
時間は近年の処]!I!装胃のRAS機能(例えばリト
ライなどによる障害回復機能)の強化に伴って更に伸び
る傾向にある。しかるに、前記従来の計停機システムの
異常検出方式は、処理装置から定期的に信号が出力され
ているか否かという単純な時間監視による異常検出方式
であり、上記の処理装置及びプログラム独自の障害回復
に要する時間Tcに無関係に検出動作を行なっていた。
このため、例えば、T →T、であって、処理装置側で
障害回復を行なった方がダウンタイムが小さい場合でも
、予備装置への切り換え動作が発生するため、結果的に
計算機システムのダウンタイムが長くなってしまうとい
う問題があった。
〔発明の目的〕
本発明の目的は、このような従来の問題点を解決し、処
理装置が独自に行なう障害回復処理を開始した時に異常
検出抑止信号を異常検出装置へ送出することにより、計
算機システムとしてのダウンタイムをできる限り短縮す
ることのできる計算機システムの異常検出方式を提供す
ることにある。
〔発明の概要〕
上記目的を達成するため、本発明の特徴は、処理装置が
独自の障害回復処理を開始した時に、異常検出抑止信号
を異常検出装置に送出し、障害回復処理に許容できる所
定の時間だけ、この異常検出抑止信号を受信した異常検
出装置の異常検出動作を抑止する点にある。
(発明の実施例) 以下、図面に示す実施例と共に、本発明について詳細に
説明する。
第1図は本発明方式の一実施例のブロック系統図を示す
。本実施例はホラI・スタンバイシステムに適用したも
ので、処理装置1aと処理装置1bは周辺装置を共用す
る中央処理装置(CPU)である。通常は処理装置1a
がオンライン業務を実行し、処理装置1bはいつでもオ
ンライン業務を実行できる状態で待機しており、処理装
置1aに障害が発生したときには、処理装置1bが処理
装置 l aに代ってオンライン業務を続行し、オンラ
イン業務のダウンタイムを短縮することを特徴としてい
る。処理装置1aは信号線3aを介して異常検出装置f
fi 2 aへ信号を正常動作時に定期的(必ずしも一
定周期である必要はない)に送出する。
処理装置1aの出力信号はコード化されており、異常検
出動作を開始させるコードや、プログラム及び処理装置
1a独自の障害回復処理であるか否かを示づコードその
他からなる。異常検出袋U2aはこの入力信号の時間間
隔を監視し、この入力信号が所定時間以上継続して入来
しないとぎは、処理装置1aの異常として検出し、信号
線4aを介して処理装置1bへ異常検出信号を送出する
と共に、処理装置1aへ供給してそのプログラム処理動
作を停止させる。
異常検出装置2aはまた後述する如く、処理装置1aが
独自の障害回復処理を開始したときに供給される異常検
出抑止信号受信時には、障害回復処理に許容できる時間
、異常検出動作を抑止せしめられる。従って、異常検出
装置2aは処理装置側での障害回復処理が不可能な場合
、又はこの障害回復処理に許容できる時間を超えるよう
な障害発生時にのみ異常検出信号を処理装置1bへ出力
する。処理装置1bは異常検出信号を受信すると。
前記システムの障害回復処理時間Tb経過後、処理装置
1aに代ってオンライン業務を続行する。
処理装置1bがオンライン業務を続行し始めると、この
処理装置1bの異常発生の有無が、異常検出袋fi22
aと同一構成の異常検出装置2bにより、信号線3bを
介して供給される処理装置1bの出力信号に基づいて監
視される。異常発生検出時には異常検出装置H2bより
異常検出信号が信号線4bを介して処理装置1a及び1
bに供給され、処理装置1bに代って処理装@1aがオ
ンライン業務を続行し、かつ、処理装置1bがそのプロ
グラム実行処理を停止せしめられる。
次に、上記の異常検出装置2a、2bの構成及び動作に
ついて第2図と共に更に詳細に説明する。
処理装置1a(又は1b)より信号Fi13a(又は3
b)を介して送出された信号は、第2図に示す異常検出
装置2a(又は2b)内のデコード部5に供給され、こ
こでデコードされる。デコード部5はその入力信号に基
づいて、処理装置及びプログラムが正常動作時に、定期
的に定期信gcLEARを発生し、またこの異常検出装
置に異常検出動作の開始を指示する異常検出開始信号5
TART、処理装置及びプログラム独自のr4害回復処
理を開始したことを示す異常検出抑止信号PΔUsEを
発生し、更に異常検出動作の停止を指示する責常検出停
止信号5TOPを夫々発生出力する。
上記の異常検出1男)始信号5TARTはフリップ70
ツブ6のセット端子に印加され、これをピット状態とす
る。また、フリップフロップ7は通常、リセット状態と
されている。フリップフロップ6はセット状態時にはハ
イレベルの出力信号をANDゲート8の一方の入力端子
に供給してゲート「開」状態とする。また、フリップフ
ロップ7はリセット状態時にはハイレベルの出力信号を
ANDゲート9の一方の入力端子に供給してゲート「聞
」状態とする。従って、異常検出開始信号5TARTが
デコーダ5より出力されると、基本タイマ出力部10か
ら出ツノされる一定繰り返し周波数のクロックパルスが
、ANDゲート8及び9を夫々通してカウンタ11のク
ロック入力端子に印加される。
カウンタ11は入力クロックパルスを前記した設定時間
T8相当分計数すると、異常検出信@ERRを出力する
。処理装置の正常動作時には、カウンタ11はカランミ
ルアウトする前に(前記設定時間Ta経過する前に2定
1i11信号CLEARがそのリセット端子に印加され
てリセットされるから、異常検出信号ERRを発生出力
しない。しかし、定期信号CLEARが上記の設定時間
Ta以上途絶えると、カウンタ11はカウントアウト常
検出信号ERRを発生出力し、これを出力回路12を通
して信号線4a(又は4b)へ送出し、これにより処理
装置1a(又は1b)の異常が判定される。
本実施例では上記の定lI]信号CLEARが途絶えた
場合でも、処理装置及びプログラムが独自の障害回復処
理を開始した場合には、処理装置1a。
1bから異常検出装置2a、2bに連絡され、デコード
部5より異常検出抑止信号PAUSEが取り出される。
この異常検出抑止信号PAUSEはフリップフロップ7
のセラ1〜端子に印加されてこれをセット状態とする。
フリップフロップ7がセット状態となると、フリップフ
ロップ7よりローレベルの出力信号がANI)ゲート9
の一方の入ノJ端子に印加されてこれをゲート「閉」状
態とすると同時に、フリップフロップ7よりハイレベル
の出力信号がANDゲート13の一方の入力端子に印加
されてこれをゲート「開」状態とする。これにより、A
NDゲー1−8より取り出さ−れる基本タイマ出力部1
0よりのクロックパルスはANDゲート9によりその伝
送が阻止されるためカウンタ11は計数動作を休止する
。また、ANDゲート13の他方の入力端子には上記Δ
NDゲート8よりのクロッグパルスが供給されるから、
このクロックパルスがANDゲート13を通過してカウ
ンタ14のクロック入力端子に印加される。
カウンタ14は入力クロックパルスを一定時間Td (
これは障害回復処理に許容できる時間の最大値に選定さ
れており、例えばTd−Tc)相当分口数づると、カウ
ントアウトして信号を出力する。カウンタ14の出力信
号はカウンタ14のリセット端子とフリップフロップ7
のリセット端子に夫々供給され、カウンタ14及びフリ
ップフロップ7を夫々リセットする。これにより、リレ
ット状態とされたフリップフロップ7の出力信号により
、ANDゲート9がゲート「聞」状態とされ、かつ、A
NDゲート13がゲー1−「閉」状態とされるから、A
NDゲート8を通して取り出される前記クロックパルス
は、カウンタ14への伝送がAN[)ゲート13により
阻止される一方、ANDゲー1−9を通して再度カウン
タ11に供給され、Jl数され始める。
このように、異常検出信号信号PAUSEがデコード部
5より取り出されるときには、カウンタ14がカウント
アウトするまでの、障害回復処理に許容できる時間の上
限値の時間下、だけカウンタ11の計数動作を休止でき
るので、定1月信号CL E A Rの出力が途絶えて
も、処理装置及びプログラム独自の障害回復処理中であ
り、かつ、その障害回復処理が上記設定時間Td以内で
終了したときには異常検出信号ERRの出力は抑止され
る。
従って、処理装置及びプログラム独自の障害回復処し!
l!時間が、上記設定時間T、を超えない限り、処理装
置1a(又は1b)側での独自の障害回復処理によりオ
ンライン業務を続行することができ、システムのダウン
タイムを短縮できる。
なお、異常検出装52a、2bは処理装置1a。
1bと独立している必要はなく、処理5A置1a。
1b内に含まれていてもよい。
また、上記、実施例では処理装置1a、Ibは異常検出
装置2a、2bへ定期的に信号を出力していたが、本発
明はこれに限らず、異常検出装置より定期的(必ずしも
一定周期である必要はない)に信号を供給され、これに
応答して定期的に応答信号を出力する処理装置を有する
計算機システムにも適用することができる。
〔発明の効果〕
上述の如く、本発明によれば、処理装置及びプログラム
独自の障害回復処理時間が、障害回復処理に許容できる
時間の上限値を超えない限り、処理装置は独自の障害回
復処理によりオンライン業務を続行することができ、別
の処理装置に交代してオンライン業務を続行するのは、
処理袋ji側での障害回復処理が不可能な場合、又はこ
の障害回復処■!に許容できる時間の上限値を超えるよ
うな障害発生時のみであり、よってシステムとしてのダ
ウンタイムを?[まで炉縮したホットスタンバイシステ
ムを構成することができる等の特長を有するものである
【図面の簡単な説明】
第1図は本発明方式の一実施例を示すブロック系統図、
第2図は第1図図示ブロック系統、中の異常検出装置の
一実施例を示す回路系統図である。 1a、1b・・・処理装置、2a、2b・・・異常検出
装置、5・・・デコード部、6.7・・・フリップフロ
ップ、10・・・基本タイマ出力部、11.14・・・
カウンタ。

Claims (3)

    【特許請求の範囲】
  1. (1)正常動作時に処理装置から異常検出装置に定期的
    に信号を供給し、該信号が一定時間以上供給されないと
    きに、該異常検出装置が該処理装置の異常と判定して異
    常検出信号を出力するようにした計算機システムの異常
    検出方式において、処理装置が独自の障害回復処理を開
    始したとき該処理装置より該異常検出装置へ異常検出抑
    止信号を供給するようにし、該異常検出抑止信号が供給
    された場合、該異常検出装置が障害回復処理に許容でき
    る所定の時間、上記異常検出動作を抑止するよう構成し
    たことを特徴とする計算機システムの異常検出方式。
  2. (2)前記処理装置は、処理装置の正常動作時に、該処
    理装置自身で生成した信号を定期的に前記異常検出装置
    へ出力することを特徴とする特許請求の範囲第1項記載
    の計算機システムの異常検出方式。
  3. (3)前記処理装置は、処理装置の正常動作時に、外部
    より定期的に供給される信号に応答して前記定期信号を
    前記異常検出装置へ出力することを特徴とする特許請求
    の範囲第1項記載の計算機システムの異常検出方式。
JP60195867A 1985-09-06 1985-09-06 計算機システムの異常検出方式 Pending JPS6257037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60195867A JPS6257037A (ja) 1985-09-06 1985-09-06 計算機システムの異常検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195867A JPS6257037A (ja) 1985-09-06 1985-09-06 計算機システムの異常検出方式

Publications (1)

Publication Number Publication Date
JPS6257037A true JPS6257037A (ja) 1987-03-12

Family

ID=16348306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195867A Pending JPS6257037A (ja) 1985-09-06 1985-09-06 計算機システムの異常検出方式

Country Status (1)

Country Link
JP (1) JPS6257037A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446039B1 (en) 1998-09-08 2002-09-03 Seiko Epson Corporation Speech recognition method, speech recognition device, and recording medium on which is recorded a speech recognition processing program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446039B1 (en) 1998-09-08 2002-09-03 Seiko Epson Corporation Speech recognition method, speech recognition device, and recording medium on which is recorded a speech recognition processing program

Similar Documents

Publication Publication Date Title
US4956842A (en) Diagnostic system for a watchdog timer
US6598170B1 (en) Power supply control based on preset schedule with independent schedule monitor and backup system for executing schedule operation when malfunction occurs
CN110502369A (zh) 一种设备死机恢复的方法、装置和存储介质
JPS6257037A (ja) 計算機システムの異常検出方式
JPS59200357A (ja) ウオツチドツグタイマ回路
JP4126849B2 (ja) マルチcpuシステムの監視方式
JP2003067220A (ja) コンピュータシステム
JPH04148246A (ja) ウオツチドツグタイマ
JPS5946001B2 (ja) プロセス制御装置の瞬間停電処理方式
JPH0683643A (ja) 機械スイッチによるcpuの割込み処理制御方式
JPS5832420B2 (ja) プログラム制御電子装置
JPH09212201A (ja) 生産設備用制御回路
JPH0318919A (ja) プリンタの受信制御方式
JPH0218633A (ja) マイクロプロセッサ暴走監視・再起動回路
JPH0242508A (ja) プログラマブルコントローラ
JPS62623B2 (ja)
JP2675645B2 (ja) システム故障監視装置
JPH01245322A (ja) マイクロプロセッサの停電制御回路
JP2005025397A (ja) 温度異常/復旧検出時のクロック制御方式
JPH0526098B2 (ja)
JPS6059447A (ja) マイクロコンピユ−タシステム
CN112748789A (zh) 掉电事件处理方法、装置及存储介质
JPH0215320A (ja) 時計機構制御方式
CN111834983A (zh) 一种soc芯片io控制防止误触发的电路、方法及装置
JPS61123943A (ja) マイクロプロセツサ装置