JPS62623B2 - - Google Patents
Info
- Publication number
- JPS62623B2 JPS62623B2 JP54047870A JP4787079A JPS62623B2 JP S62623 B2 JPS62623 B2 JP S62623B2 JP 54047870 A JP54047870 A JP 54047870A JP 4787079 A JP4787079 A JP 4787079A JP S62623 B2 JPS62623 B2 JP S62623B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- processing unit
- modem
- circuit
- timer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000013144 data compression Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32609—Fault detection or counter-measures, e.g. original mis-positioned, shortage of paper
- H04N1/32614—Fault detection or counter-measures, e.g. original mis-positioned, shortage of paper related to a single-mode communication, e.g. at the transmitter or at the receiver
Description
【発明の詳細な説明】
この発明は、制御部に中央処理装置（以下、
CPUという）を用い、該CPUが処理プログラム
を実行することによりシステム制御がおこなわれ
るようにしたフアクシミリにおける障害検出方式
に関するものである。
CPUという）を用い、該CPUが処理プログラム
を実行することによりシステム制御がおこなわれ
るようにしたフアクシミリにおける障害検出方式
に関するものである。
近年、フアクシミリのシステム・コントロー
ル・ユニツトをCPUで構成し、フアクシミリの
マシンコントロールをソフトウエアでおこなう方
式が盛んに採用される傾向にあるが、このように
制御部にCPUを用いた場合、何らかの原因で制
御部に障害が起きたとき、これを検出してそれに
対処する手段は現在のところ考慮されていない。
更に詳しく説明すると、上述のような方式におい
て、プロセツサの内部バスやレジスタ類の故障、
或いは外部バスや外部制御回路などハードウエア
上の障害が発生すると、処理プログラムの制御シ
ーケンスは、正常に進行せず、障害と判断したス
テツプから元に戻つてまた同じステツプを繰り返
すというルーピングをすることが多い。これは障
害発生の都度、例えば警報表示をするようなステ
ツプをプログラムに付加すると、それだけ処理プ
ログラムの長さが長くなり、ひいては処理プログ
ラムをマイクロプログラムとしてストアする
ROMの容量が大きくなつてしまうので、これを
避けるためである。このように、処理プログラム
の実行が或るステツプでルーピングする状態とな
ると、装置の制御は全くおこなわれなくなり、結
果として網制御装置はフアクシミリ回線の接続を
永久に保持したままとなる恐れがある。無人送受
信機の場合、これは甚だ不都合なことと云わなく
てはならない。このように、CPUを使つてシス
テム制御する方式では、ハードウエアの僅かな欠
陥が致命的な障害につながりかねないが、これに
対する対策はフアクシミリではとられていなかつ
た。
ル・ユニツトをCPUで構成し、フアクシミリの
マシンコントロールをソフトウエアでおこなう方
式が盛んに採用される傾向にあるが、このように
制御部にCPUを用いた場合、何らかの原因で制
御部に障害が起きたとき、これを検出してそれに
対処する手段は現在のところ考慮されていない。
更に詳しく説明すると、上述のような方式におい
て、プロセツサの内部バスやレジスタ類の故障、
或いは外部バスや外部制御回路などハードウエア
上の障害が発生すると、処理プログラムの制御シ
ーケンスは、正常に進行せず、障害と判断したス
テツプから元に戻つてまた同じステツプを繰り返
すというルーピングをすることが多い。これは障
害発生の都度、例えば警報表示をするようなステ
ツプをプログラムに付加すると、それだけ処理プ
ログラムの長さが長くなり、ひいては処理プログ
ラムをマイクロプログラムとしてストアする
ROMの容量が大きくなつてしまうので、これを
避けるためである。このように、処理プログラム
の実行が或るステツプでルーピングする状態とな
ると、装置の制御は全くおこなわれなくなり、結
果として網制御装置はフアクシミリ回線の接続を
永久に保持したままとなる恐れがある。無人送受
信機の場合、これは甚だ不都合なことと云わなく
てはならない。このように、CPUを使つてシス
テム制御する方式では、ハードウエアの僅かな欠
陥が致命的な障害につながりかねないが、これに
対する対策はフアクシミリではとられていなかつ
た。
またフアクシミリのモデムにおいて、局部発振
回路の障害によりクロツク信号が停止した場合、
データの送信或いは受信が停止するが、これを監
視する手段としても適切なものが従来提案されて
いなかつた。すなわち、これを監視するために
は、書画情報の読取／書込部におけるバツフアの
動作またはデータ圧縮再生部の動作を監視して、
例えば或る一定期間内のライン同期信号の送信或
いは受信の有無を検出するなどすればよいわけで
あるが、これらの部分の動作速度は、データの圧
縮率やモデムのデータ伝送速度により非常にバラ
ツキがあり、これをソフトウエア的に監視する
と、ソフトウエアの負担が増し、効率が悪くなる
という欠点がある。またデータ送受信の全体時間
を監視するというやり方では、モデムにおける異
常を発見するまでに時間遅れを伴なうという欠点
がある。
回路の障害によりクロツク信号が停止した場合、
データの送信或いは受信が停止するが、これを監
視する手段としても適切なものが従来提案されて
いなかつた。すなわち、これを監視するために
は、書画情報の読取／書込部におけるバツフアの
動作またはデータ圧縮再生部の動作を監視して、
例えば或る一定期間内のライン同期信号の送信或
いは受信の有無を検出するなどすればよいわけで
あるが、これらの部分の動作速度は、データの圧
縮率やモデムのデータ伝送速度により非常にバラ
ツキがあり、これをソフトウエア的に監視する
と、ソフトウエアの負担が増し、効率が悪くなる
という欠点がある。またデータ送受信の全体時間
を監視するというやり方では、モデムにおける異
常を発見するまでに時間遅れを伴なうという欠点
がある。
この発明は、上述のような不都合の解消を図る
ためになされたものであり、従つてこの発明の目
的は、上述のようなCPUをシステム制御に用い
るフアクシミリにおいて、障害発生のため、処理
プログラムの実行がルーピング状態に落ち入つた
場合、或いはモデムに異常が発生した場合、これ
を適切に検出して障害に対処し得るようにした障
害検出方式を提供することにある。
ためになされたものであり、従つてこの発明の目
的は、上述のようなCPUをシステム制御に用い
るフアクシミリにおいて、障害発生のため、処理
プログラムの実行がルーピング状態に落ち入つた
場合、或いはモデムに異常が発生した場合、これ
を適切に検出して障害に対処し得るようにした障
害検出方式を提供することにある。
この発明の構成の要点は、上述のようなフアク
シミリにおいて、常時起動されていて、動作が途
中でリセツトされることなく或る一定時間を超え
て継続するとオーバフロー出力を生じるようなタ
イマ回路と、CPUの処理プログラムに所定の間
隔で含ませておく特定命令であつて、CPUが正
常に動作しているときは前記所定の間隔で実行さ
れるようになつている該特定命令の実行とモデム
の局部発振回路の正常動作に伴うクロツク信号の
発生とに基づき所定周期でリセツト信号を発生す
るリセツト手段とを備え、正常時には前記リセツ
ト手段が所定周期で前記タイマ回路をリセツト
し、障害時にはリセツト手段がリセツト信号を発
生しないのでタイマ回路がオーバフロー出力を生
じ、それにより障害発生を検知し、対処しうるよ
うにした点にある。
シミリにおいて、常時起動されていて、動作が途
中でリセツトされることなく或る一定時間を超え
て継続するとオーバフロー出力を生じるようなタ
イマ回路と、CPUの処理プログラムに所定の間
隔で含ませておく特定命令であつて、CPUが正
常に動作しているときは前記所定の間隔で実行さ
れるようになつている該特定命令の実行とモデム
の局部発振回路の正常動作に伴うクロツク信号の
発生とに基づき所定周期でリセツト信号を発生す
るリセツト手段とを備え、正常時には前記リセツ
ト手段が所定周期で前記タイマ回路をリセツト
し、障害時にはリセツト手段がリセツト信号を発
生しないのでタイマ回路がオーバフロー出力を生
じ、それにより障害発生を検知し、対処しうるよ
うにした点にある。
次に図を参照してこの発明の一実施例を詳細に
説明する。
説明する。
第１図は、この発明の一実施例を示すブロツク
図である。第１図において、CPUからの命令コ
ードを解読するデコーダ１であつて、或る特定命
令（例えばリセツト命令）がCPUにおいて実行
されたとき、それを解読して後続のフリツプフロ
ツプ２へリセツト信号を出力するデコーダ１と、
デコーダ１からのパルス信号によつてリセツトさ
れ、図示せざるモデムの局部発振回路よりのクロ
ツク信号にてセツトされるフリツプフロツプ２
と、フリツプフロツプ２の出力信号の変化でトリ
ガされる単安定マルチバフレータ３と、図示せざ
る制御部より与えられるマスタ・リセツト信号と
単安定マルチバイブレータ３からの出力パルスに
よつてリセツトされるが、若しこれらの信号が或
る一定期間入力されないときにはオーバフロー信
号を出力するタイマ回路４と、マスタ・リセツト
信号によつてリセツトされ、タイマ回路４からの
オーバフロー信号によつてセツトされる第２のフ
リツプフロツプ５と、フリツプフロツプ５がセツ
トされたとき、制御部からの回線接続信号を禁止
するアンドゲート６とから成るものとしてこの発
明の実施例が示されている。
図である。第１図において、CPUからの命令コ
ードを解読するデコーダ１であつて、或る特定命
令（例えばリセツト命令）がCPUにおいて実行
されたとき、それを解読して後続のフリツプフロ
ツプ２へリセツト信号を出力するデコーダ１と、
デコーダ１からのパルス信号によつてリセツトさ
れ、図示せざるモデムの局部発振回路よりのクロ
ツク信号にてセツトされるフリツプフロツプ２
と、フリツプフロツプ２の出力信号の変化でトリ
ガされる単安定マルチバフレータ３と、図示せざ
る制御部より与えられるマスタ・リセツト信号と
単安定マルチバイブレータ３からの出力パルスに
よつてリセツトされるが、若しこれらの信号が或
る一定期間入力されないときにはオーバフロー信
号を出力するタイマ回路４と、マスタ・リセツト
信号によつてリセツトされ、タイマ回路４からの
オーバフロー信号によつてセツトされる第２のフ
リツプフロツプ５と、フリツプフロツプ５がセツ
トされたとき、制御部からの回線接続信号を禁止
するアンドゲート６とから成るものとしてこの発
明の実施例が示されている。
次に動作を説明する。フアクシミリ装置の図示
せざる電源が投入されると、全体回路に電源が供
給され、先ず制御部からマスタ・リセツト信号が
送出されてくるので、これによりタイマ回路４は
初期状態へリセツトされ、また第２のフリツプフ
ロツプ５もリセツトされる。マスタ・リセツト信
号が解除されるとCPUが処理プログラムの実行
を開始する。処理プログラムでは、タイマ回路４
がオーバフローに至る時限の範囲内でリセツト命
令（特定命令）を実行するよう配慮されている。
すなわち、処理プログラムには、所定の間隔でリ
セツト命令が次々に含まれているわけである。従
つて。CPUが正常に処理プログラムを実行して
いる限り、フリツプフロツプ２はデコーダ１より
一定周期でリセツト信号を供給されている。一
方、図示せざるモデムも局部発振回路が正常に動
作している間は、クロツク信号がセツト信号とし
てフリツプフロツプ２へ供給される。従つてフリ
ツプフロツプ２は、これらのセツト信号およびリ
セツト信号により、交互にオン・オフ状態を繰り
返す。そのため単安定マルチバイブレータ３は繰
り返しトリガされ、タイマ回路４へリセツト信号
を出力するため、タイマ回路４は決してオーバフ
ローしない。所で若し、CPUの動作が異常にな
つたものとする。すなわちCPUのレジスタ類や
内部バス、或いは周辺部の制御回路、外部バス等
の一部に障害が発生すると、処理プログラムにお
いて、障害を検出したステツプから戻つて同じス
テツプを繰り返し実行する状態となり、このルー
プ状の繰り返し状態から抜け出ることができなく
なる。するとタイマのリセツト命令が所定の時間
以内に実行されなくなり、フリツプフロツプ２
は、モデムからのクロツク信号によつてセツトさ
れたままとなり、単安定マルチバイブレータ３は
トリガされなくなり、タイマ回路４はオーバフロ
ー信号を発生するに至り、第２のフリツプフロツ
プ５をセツトし、アンドゲート６を閉じる。従つ
て網制御装置へ送出されるべき回線接続信号が禁
止される。もし回線が接続されている最中に上述
の異常が発生すれば直ちに回線は切断され、回線
が永久に、或いは不必要に長く接続され続けると
いうトラブルは回避することができる。また
CPUの動作が正常であつて、モデムの局部発振
回路に異常が発生してクロツク信号が途切れた場
合には、フリツプフロツプ２は、デコーダ１から
のリセツト信号によつてリセツトされたままとな
るので、先と同様にしてタイマ回路４がオーバフ
ローし、アンドゲート６を閉じて回線接続信号を
禁止する。
せざる電源が投入されると、全体回路に電源が供
給され、先ず制御部からマスタ・リセツト信号が
送出されてくるので、これによりタイマ回路４は
初期状態へリセツトされ、また第２のフリツプフ
ロツプ５もリセツトされる。マスタ・リセツト信
号が解除されるとCPUが処理プログラムの実行
を開始する。処理プログラムでは、タイマ回路４
がオーバフローに至る時限の範囲内でリセツト命
令（特定命令）を実行するよう配慮されている。
すなわち、処理プログラムには、所定の間隔でリ
セツト命令が次々に含まれているわけである。従
つて。CPUが正常に処理プログラムを実行して
いる限り、フリツプフロツプ２はデコーダ１より
一定周期でリセツト信号を供給されている。一
方、図示せざるモデムも局部発振回路が正常に動
作している間は、クロツク信号がセツト信号とし
てフリツプフロツプ２へ供給される。従つてフリ
ツプフロツプ２は、これらのセツト信号およびリ
セツト信号により、交互にオン・オフ状態を繰り
返す。そのため単安定マルチバイブレータ３は繰
り返しトリガされ、タイマ回路４へリセツト信号
を出力するため、タイマ回路４は決してオーバフ
ローしない。所で若し、CPUの動作が異常にな
つたものとする。すなわちCPUのレジスタ類や
内部バス、或いは周辺部の制御回路、外部バス等
の一部に障害が発生すると、処理プログラムにお
いて、障害を検出したステツプから戻つて同じス
テツプを繰り返し実行する状態となり、このルー
プ状の繰り返し状態から抜け出ることができなく
なる。するとタイマのリセツト命令が所定の時間
以内に実行されなくなり、フリツプフロツプ２
は、モデムからのクロツク信号によつてセツトさ
れたままとなり、単安定マルチバイブレータ３は
トリガされなくなり、タイマ回路４はオーバフロ
ー信号を発生するに至り、第２のフリツプフロツ
プ５をセツトし、アンドゲート６を閉じる。従つ
て網制御装置へ送出されるべき回線接続信号が禁
止される。もし回線が接続されている最中に上述
の異常が発生すれば直ちに回線は切断され、回線
が永久に、或いは不必要に長く接続され続けると
いうトラブルは回避することができる。また
CPUの動作が正常であつて、モデムの局部発振
回路に異常が発生してクロツク信号が途切れた場
合には、フリツプフロツプ２は、デコーダ１から
のリセツト信号によつてリセツトされたままとな
るので、先と同様にしてタイマ回路４がオーバフ
ローし、アンドゲート６を閉じて回線接続信号を
禁止する。
第２図は、タイマ回路４の具体例を示す回路図
である。カウンタ回路７は、クロツク信号発生源
８からのクロツクパルスを計数し、一定数計数す
るとオーバフロー信号を発生する。このカウンタ
回路７は、オアゲート９を介して入力されるタイ
マ・リセツト信号またはマスター・リセツト信号
によつて初期状態にリセツトされるものであるか
ら、タイマ・リセツト信号がオーバフローする前
に必ず入力されていれば、カウンタ回路７はオー
バフロー信号を発生することはない。
である。カウンタ回路７は、クロツク信号発生源
８からのクロツクパルスを計数し、一定数計数す
るとオーバフロー信号を発生する。このカウンタ
回路７は、オアゲート９を介して入力されるタイ
マ・リセツト信号またはマスター・リセツト信号
によつて初期状態にリセツトされるものであるか
ら、タイマ・リセツト信号がオーバフローする前
に必ず入力されていれば、カウンタ回路７はオー
バフロー信号を発生することはない。
第３図は、タイマ回路４の他の具体例を示す回
路図である。コンデンサ１０は、抵抗R1を介し
て充電され、トランジスタ１１が導通するとき放
電される。コンデンサ１０の充電電圧が、抵抗
R2とR3の分圧比で決まる基準電圧より高くなる
と、比較器１２がオーバフロー信号を出力する。
トランジスタ１１は、オアゲート９を介してタイ
マ・リセツト信号またはマスター・リセツト信号
が入力されたとき導通しコンデンサ１０を放電す
る。従つてコンデンサ１０の充電電圧レベルが基
準電圧に達する以前にタイマ・リセツト信号が入
力されていればオーバフロー信号は出力されない
が、タイマ・リセツト信号が遅れた場合、オーバ
フロー信号が出力される。
路図である。コンデンサ１０は、抵抗R1を介し
て充電され、トランジスタ１１が導通するとき放
電される。コンデンサ１０の充電電圧が、抵抗
R2とR3の分圧比で決まる基準電圧より高くなる
と、比較器１２がオーバフロー信号を出力する。
トランジスタ１１は、オアゲート９を介してタイ
マ・リセツト信号またはマスター・リセツト信号
が入力されたとき導通しコンデンサ１０を放電す
る。従つてコンデンサ１０の充電電圧レベルが基
準電圧に達する以前にタイマ・リセツト信号が入
力されていればオーバフロー信号は出力されない
が、タイマ・リセツト信号が遅れた場合、オーバ
フロー信号が出力される。
以上、説明したとおりであるから、この発明に
よれば、CPUを制御部に用いたフアクシミリに
おいて、CPU等の障害が容易に検出され、網制
御装置が回線を無益に保持する等の不都合を解消
できるという利点がある。またそればかりか、
CPUの処理プログラム実行動作を監視している
タイマに、モデムの局部発振回路の発振動作を監
視する機能も付与しているので、CPUとモデム
の双方のチエツクを行ないうるという利点があ
り、また双方のチエツクをソフトウエアのみで行
なう場合に比し、ソフトウエアの負担が軽くな
り、全体として効率が良くなるという利点もあ
る。
よれば、CPUを制御部に用いたフアクシミリに
おいて、CPU等の障害が容易に検出され、網制
御装置が回線を無益に保持する等の不都合を解消
できるという利点がある。またそればかりか、
CPUの処理プログラム実行動作を監視している
タイマに、モデムの局部発振回路の発振動作を監
視する機能も付与しているので、CPUとモデム
の双方のチエツクを行ないうるという利点があ
り、また双方のチエツクをソフトウエアのみで行
なう場合に比し、ソフトウエアの負担が軽くな
り、全体として効率が良くなるという利点もあ
る。
第１図は、この発明の一実施例を示すブロツク
図、第２図および第３図はそれぞれタイマ回路の
具体例を示す回路図である。 図において、１はデコーダ、２はフリツプフロ
ツプ、３は単安定マルチバイブレータ、４はタイ
マ回路、５は第２のフリツプフロツプ、６はアン
ドゲート、７はカウンタ回路、８はクロツク信号
発生源、９はオアゲート、１０はコンデンサ、１
１はトランジスタ、１２は比較器、を示す。
図、第２図および第３図はそれぞれタイマ回路の
具体例を示す回路図である。 図において、１はデコーダ、２はフリツプフロ
ツプ、３は単安定マルチバイブレータ、４はタイ
マ回路、５は第２のフリツプフロツプ、６はアン
ドゲート、７はカウンタ回路、８はクロツク信号
発生源、９はオアゲート、１０はコンデンサ、１
１はトランジスタ、１２は比較器、を示す。
Claims (1)
- １ 制御部に中央処理装置を用い、該処理装置が
処理プログラムを実行することによりシステム制
御がおこなわれるようにしたフアクシミリにおい
て、常時起動されていて、動作が途中でリセツト
されることなく或る一定時間を超えて継続すると
オーバフロー出力を発生するようにしたタイマ回
路と、前記処理プログラムに所定の間隔で含ませ
ておく特定命令であつて、中央処理装置が処理プ
ログラムの実行を正常におこなつているときは前
記所定の間隔で実行されるようにした前記特定命
令の実行とモデムの局部発振回路の正常動作に伴
うクロツク信号の発生とに基づき所定周期でリセ
ツト信号を発生するリセツト手段とを備え、中央
処理装置とモデムの局部発振回路が共に正常動作
をおこなつているときは、前記リセツト手段が所
定周期で前記タイマ回路をリセツトし、そのオー
バフロー出力が発生しないようにし、中央処理装
置とモデムの局部発振回路の何れか一方または双
方が障害により正常に動作しなくなつたとき、前
記リセツト手段が一定時間を超えてリセツト信号
を発生しないことにより、前記タイマ回路がオー
バフロー出力を生じ、それにより障害発生に対処
しうるようにしたことを特徴とするフアクシミリ
における障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4787079A JPS55140366A (en) | 1979-04-20 | 1979-04-20 | Fault detecting system in facsimile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4787079A JPS55140366A (en) | 1979-04-20 | 1979-04-20 | Fault detecting system in facsimile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140366A JPS55140366A (en) | 1980-11-01 |
| JPS62623B2 true JPS62623B2 (ja) | 1987-01-08 |
Family
ID=12787402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4787079A Granted JPS55140366A (en) | 1979-04-20 | 1979-04-20 | Fault detecting system in facsimile |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55140366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181848A (ja) * | 1987-01-23 | 1988-07-27 | 昭和電工建材株式会社 | 外壁板の留付け工法 |
-
1979
- 1979-04-20 JP JP4787079A patent/JPS55140366A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181848A (ja) * | 1987-01-23 | 1988-07-27 | 昭和電工建材株式会社 | 外壁板の留付け工法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55140366A (en) | 1980-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3566368A (en) | Delta clock and interrupt logic | |
| JP2007534049A (ja) | プロセッサの機能性を監視するためのウォッチドッグシステムおよび方法 | |
| JPWO2011046217A1 (ja) | マイクロコンピュータ及びその動作方法 | |
| US4748587A (en) | Device for improving detection of unoperational states in non-attended driven processor | |
| JP2593915B2 (ja) | ダブルマイコンシステム暴走防止回路 | |
| JPS62623B2 (ja) | ||
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| GB2310514A (en) | Watchdog circuit | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH10269110A (ja) | 計算機システムのハングアップ回避方法並びにこの方法を用いた計算機システム。 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| SU1693609A1 (ru) | Устройство дл контрол времени выполнени программ | |
| JPH041831A (ja) | プログラム暴走監視方式 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPH09198280A (ja) | システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム | |
| JPH10161887A (ja) | 割込み信号同期化方法及び割込み信号同期化装置 | |
| JPH0346853B2 (ja) | ||
| JPH1021121A (ja) | マイクロコンピュータ装置 | |
| JPS62239245A (ja) | プログラム暴走検出方式 | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ |