JPH0242508A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0242508A JPH0242508A JP19426188A JP19426188A JPH0242508A JP H0242508 A JPH0242508 A JP H0242508A JP 19426188 A JP19426188 A JP 19426188A JP 19426188 A JP19426188 A JP 19426188A JP H0242508 A JPH0242508 A JP H0242508A
- Authority
- JP
- Japan
- Prior art keywords
- program
- power
- signal
- unit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 36
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 238000011084 recovery Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 3
- 230000006266 hibernation Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(()産業上の利用分野
本発明はロボット等の被制御装置を制御するプログラマ
ブルコントローラに関するもので、商用電源の瞬時停電
等の異常に対してプログラムの実行処理を適切に制御し
うるちのを提供しようとするものである。
ブルコントローラに関するもので、商用電源の瞬時停電
等の異常に対してプログラムの実行処理を適切に制御し
うるちのを提供しようとするものである。
(0)従来の技術
従来のプログラマブルコントローラ(以下PCと称する
)の瞬時停電処理では一般的には第6図のタイムチャー
トに示すように処理されている。
)の瞬時停電処理では一般的には第6図のタイムチャー
トに示すように処理されている。
ここではAC電源Aは時刻t1からt9までの間停電と
されている。AC電源の停電開始時刻t、から約20ミ
リ秒(τ1)経過後の時刻t2で瞬停を検知し、この検
知信号(PF倍信号Bの時刻t2からの一定時間経過後
の時刻t、にリセット信号りをロウとしてCPUユニッ
トの動作を停止させるようにしている。ここで、一定時
間はこの時間内に所定のバックアップ処理を完了するこ
とができるように約30ミリ秒(τ2) 程度に設定さ
れている。CPUユニットへのDC駆動電電圧は上記リ
セット信号りがロウに低下した後、負荷の状態により決
まる遅れ(通常5ミリ秒以上)τ、をもって低下する。
されている。AC電源の停電開始時刻t、から約20ミ
リ秒(τ1)経過後の時刻t2で瞬停を検知し、この検
知信号(PF倍信号Bの時刻t2からの一定時間経過後
の時刻t、にリセット信号りをロウとしてCPUユニッ
トの動作を停止させるようにしている。ここで、一定時
間はこの時間内に所定のバックアップ処理を完了するこ
とができるように約30ミリ秒(τ2) 程度に設定さ
れている。CPUユニットへのDC駆動電電圧は上記リ
セット信号りがロウに低下した後、負荷の状態により決
まる遅れ(通常5ミリ秒以上)τ、をもって低下する。
電源が回復すると(時刻ts)自動的に運転を再開し、
リセット信号りが時刻t7、でハイに遷移するためCP
Uユニットはリセットされシーケンスプログラムは先頭
より実行される。
リセット信号りが時刻t7、でハイに遷移するためCP
Uユニットはリセットされシーケンスプログラムは先頭
より実行される。
被制御装置の運転中出力を制御するリレーはEに示す如
<AC電源のオンオフに応じて一定の遅れをもって制御
される。又、CPUの状態は第6図しかしながら従来の
PCは瞬時停電を検知するとその停電時間の長さや短時
間で繰り返し発生するなどの場合に関係なくCPUユニ
ットは停止し、回復後リセットさせるようにしているた
め、頻繁に瞬時停電が生じた場合に、CPUユニット内
のCPUを駆動するための直流電源電圧が保持されてい
ても必ずCPUは停止し、回復後リセットされる。その
ためPCに接続された被制御機器は既に途中の制御工程
まで進んでいるにもかかわらず、電源回復後、シーケン
スプログラムは先頭より再開されるため場合によっては
瞬時停電の前後においてPCの制御が不整合となりシス
テムの本発明は上記問題点を解決するために、瞬時停電
の検出を、電源ユニットへ供給される交流入力電源(通
常AC/O0V)と、電源ユニットからCPUユニット
へ供給される直流電源(DC5■)で監視するようにす
ることを特徴とするものであり、更に詳しくは、本発明
は、電源ユニットと、CPUユニットと、該CPUユニ
ットと被制御装置との入出力インターフェイスを司どる
工/Oユニットとを有し、I/Oユニットからの入力情
報に応じて前記CPUユニットが所定のプログラムを実
行し前記被制御装置に出力情報を提供すフ るプログラマブルコントロー千において、前記電源ユニ
ットはAC電源の供給を受ける電源入力部と、該電源入
力部からのAC電源を受け前記CPUユニットに対する
直流駆動電圧を形成する電源整流部とを備え、前記CP
Uユニットは、前記電源入力部からのAC電源を受け該
AC電源の瞬時停電等の異常を検出して異常時にPF倍
信号発生するAC異常検出手段と、前記電源整流部から
の直流駆動電圧を受け該直流駆動電圧が一定値以下に低
下したときDC異常信号を発生するDC異常検出手段と
、前記PF倍信号受けデータをバックアップ処理すると
共に、該PF倍信号発生後の一定時間経過前に前記DC
異常信号が発生したときは、前記CPUユニットのプロ
グラムの実行を停止させ前記AC電源の異常回復後にプ
ログラムをリセットさせるが、前記PF倍信号発生後の
一定時間経過前に前記DC異常信号が発生せず前記AC
電源の異常状態が回復したときは、前記CPUユニット
のプログラムの実行を休止させるだけで異常回復後のプ
ログラムの実行は休止時のステップに引続くステップか
ら開始するように制御するプログラム制御手段とを備え
ていることを特徴とするプログラマブルコントローラで
ある。
<AC電源のオンオフに応じて一定の遅れをもって制御
される。又、CPUの状態は第6図しかしながら従来の
PCは瞬時停電を検知するとその停電時間の長さや短時
間で繰り返し発生するなどの場合に関係なくCPUユニ
ットは停止し、回復後リセットさせるようにしているた
め、頻繁に瞬時停電が生じた場合に、CPUユニット内
のCPUを駆動するための直流電源電圧が保持されてい
ても必ずCPUは停止し、回復後リセットされる。その
ためPCに接続された被制御機器は既に途中の制御工程
まで進んでいるにもかかわらず、電源回復後、シーケン
スプログラムは先頭より再開されるため場合によっては
瞬時停電の前後においてPCの制御が不整合となりシス
テムの本発明は上記問題点を解決するために、瞬時停電
の検出を、電源ユニットへ供給される交流入力電源(通
常AC/O0V)と、電源ユニットからCPUユニット
へ供給される直流電源(DC5■)で監視するようにす
ることを特徴とするものであり、更に詳しくは、本発明
は、電源ユニットと、CPUユニットと、該CPUユニ
ットと被制御装置との入出力インターフェイスを司どる
工/Oユニットとを有し、I/Oユニットからの入力情
報に応じて前記CPUユニットが所定のプログラムを実
行し前記被制御装置に出力情報を提供すフ るプログラマブルコントロー千において、前記電源ユニ
ットはAC電源の供給を受ける電源入力部と、該電源入
力部からのAC電源を受け前記CPUユニットに対する
直流駆動電圧を形成する電源整流部とを備え、前記CP
Uユニットは、前記電源入力部からのAC電源を受け該
AC電源の瞬時停電等の異常を検出して異常時にPF倍
信号発生するAC異常検出手段と、前記電源整流部から
の直流駆動電圧を受け該直流駆動電圧が一定値以下に低
下したときDC異常信号を発生するDC異常検出手段と
、前記PF倍信号受けデータをバックアップ処理すると
共に、該PF倍信号発生後の一定時間経過前に前記DC
異常信号が発生したときは、前記CPUユニットのプロ
グラムの実行を停止させ前記AC電源の異常回復後にプ
ログラムをリセットさせるが、前記PF倍信号発生後の
一定時間経過前に前記DC異常信号が発生せず前記AC
電源の異常状態が回復したときは、前記CPUユニット
のプログラムの実行を休止させるだけで異常回復後のプ
ログラムの実行は休止時のステップに引続くステップか
ら開始するように制御するプログラム制御手段とを備え
ていることを特徴とするプログラマブルコントローラで
ある。
(ネ)作 用
PCの瞬時停電処理において、瞬時停電中あるいはそれ
が連続して起きている期間中でも直流電源電圧が、CP
Uユニットが正常に動作する電圧(以下■1と称する)
を保持していれば、復帰後は、瞬停検知より所定時間
Tで動作停止時の直後のステップよりシーケンスプログ
ラムが実行される。また所定時間T以内に■、以下とな
るとCPUユニットの動作を停止し、復帰後はCPUユ
ニットはリセットされ、バックアップされた接点情報を
読み出し、シーケンスプログラムは先頭より実行される
。これにより瞬停の状態に応じて効率よく誤動作の少な
いシーケンス制御を行なうことができる。
が連続して起きている期間中でも直流電源電圧が、CP
Uユニットが正常に動作する電圧(以下■1と称する)
を保持していれば、復帰後は、瞬停検知より所定時間
Tで動作停止時の直後のステップよりシーケンスプログ
ラムが実行される。また所定時間T以内に■、以下とな
るとCPUユニットの動作を停止し、復帰後はCPUユ
ニットはリセットされ、バックアップされた接点情報を
読み出し、シーケンスプログラムは先頭より実行される
。これにより瞬停の状態に応じて効率よく誤動作の少な
いシーケンス制御を行なうことができる。
(へ)実施例
以下本発明の実施例について具体的に説明する。第1図
はプログラマブルコントローラの回路構成を示すのブロ
ック図である0図中(1)は電源ユニッと、(2)はC
PUユニッと、(3)はcpUユニット(2)と被制御
装置(4)との入出力インターフェイスとしての動作を
司どるI/Oユニットである。
はプログラマブルコントローラの回路構成を示すのブロ
ック図である0図中(1)は電源ユニッと、(2)はC
PUユニッと、(3)はcpUユニット(2)と被制御
装置(4)との入出力インターフェイスとしての動作を
司どるI/Oユニットである。
電源ユニット(1)は、AC電源(5)の供給を受ける
電源入力部(6)と、該電源入力部からのAC電源を受
けCPUユニット(2)に対する直流駆動電圧を形成す
る電源整流部(7)とを備え、更に、ACの電源(5)
のAC電圧の低下を検出するためのAC電圧をとり出す
トランス (8)を備えている。このトランス(8)は
図示の例では電源整流部(7)に内蔵するものとは別の
ものとして示しているが実用的には兼用するように構成
すると良い。
電源入力部(6)と、該電源入力部からのAC電源を受
けCPUユニット(2)に対する直流駆動電圧を形成す
る電源整流部(7)とを備え、更に、ACの電源(5)
のAC電圧の低下を検出するためのAC電圧をとり出す
トランス (8)を備えている。このトランス(8)は
図示の例では電源整流部(7)に内蔵するものとは別の
ものとして示しているが実用的には兼用するように構成
すると良い。
CPUユニット(2)は電源入力部(6)からのAC電
源をトランス(8)経由で受け該AC電源の瞬時停電等
の異常を検出して異常時にPF倍信号発生するAC異常
検出手段(9)と、電源整流部(7)からの直流駆動電
圧を受け該直流駆動電圧が一定値以下に低下したときD
C異常信号を発生するDC異常検出手段(/O)と、上
記AC異常検出手段(9)がAC電源の異常を検出した
あとこの異常状態の継続時間を測定するためのタイマー
(11)と、DC異常検出手段けO)からの出力信号を
受けこの出力信号によりマイクロプロセッサ(プログラ
ム制御手段)のプログラム実行処理をリセットする為の
リセット信号を呈するリセットパルス発生回路(12)
と、電源ユニット(1)の電源整流部(7)からの所定
電圧(Vcc、実施例では5ボルト)と、リセット(R
S)信号と、PF倍信号、タイマー(11)からのタイ
マー(TM)信号とを入力するプログラム制御手段(1
3)とを備えている。
源をトランス(8)経由で受け該AC電源の瞬時停電等
の異常を検出して異常時にPF倍信号発生するAC異常
検出手段(9)と、電源整流部(7)からの直流駆動電
圧を受け該直流駆動電圧が一定値以下に低下したときD
C異常信号を発生するDC異常検出手段(/O)と、上
記AC異常検出手段(9)がAC電源の異常を検出した
あとこの異常状態の継続時間を測定するためのタイマー
(11)と、DC異常検出手段けO)からの出力信号を
受けこの出力信号によりマイクロプロセッサ(プログラ
ム制御手段)のプログラム実行処理をリセットする為の
リセット信号を呈するリセットパルス発生回路(12)
と、電源ユニット(1)の電源整流部(7)からの所定
電圧(Vcc、実施例では5ボルト)と、リセット(R
S)信号と、PF倍信号、タイマー(11)からのタイ
マー(TM)信号とを入力するプログラム制御手段(1
3)とを備えている。
プログラム制御手段(13)はPF倍信号受けると所定
のデータをバックアップ処理する動作を遂行する。また
、このプログラム制御手段(13)はPF信号発生後の
一定時間をタイマー(11)からのタイマー信号によっ
て測定している。PF倍信号発生後の一定時間経過前に
DC異常信号が発生したときは、このプログラム制御手
段(13)はリセット端子(14)がロウレベルにされ
プログラムの実行を停止させるが、PF倍信号発生後の
一定時間経過前に上記DC異常信号が発生せずAC電源
の異常状態が回復したときは、この/Oグラム制御手段
はプログラムの実行を休止させるだけで異常回復後のプ
ログラムの実行は休止時のステップに引続くステップか
ら開始するように制御する。
のデータをバックアップ処理する動作を遂行する。また
、このプログラム制御手段(13)はPF信号発生後の
一定時間をタイマー(11)からのタイマー信号によっ
て測定している。PF倍信号発生後の一定時間経過前に
DC異常信号が発生したときは、このプログラム制御手
段(13)はリセット端子(14)がロウレベルにされ
プログラムの実行を停止させるが、PF倍信号発生後の
一定時間経過前に上記DC異常信号が発生せずAC電源
の異常状態が回復したときは、この/Oグラム制御手段
はプログラムの実行を休止させるだけで異常回復後のプ
ログラムの実行は休止時のステップに引続くステップか
ら開始するように制御する。
第2図はプログラム制御手段(13)の制御動作のフロ
ーチャートを示し、第3図、第40、第5図はそれぞれ
、−回の瞬停時間が電源の保持時間を越えた場合、保持
時閉以内に電源が回復した場合、更に、第4図と同様な
瞬停が所定時間Tより短いサイクルで繰り返し生じた場
合における各部信号のタイムチャートである。
ーチャートを示し、第3図、第40、第5図はそれぞれ
、−回の瞬停時間が電源の保持時間を越えた場合、保持
時閉以内に電源が回復した場合、更に、第4図と同様な
瞬停が所定時間Tより短いサイクルで繰り返し生じた場
合における各部信号のタイムチャートである。
第2図に示す如く、プログラム制御手段(13)はそれ
がスタート(21)すると、I/Oユニット(3)から
の接点信号(被制御手段の状態に応じて出力される)を
読み出しく22)、それに基づきシーケンスプログラム
処理を実行(23)する、ステップn(nは任意の整数
)の実行中に、瞬停に基づ<PF倍信号検出されると、
割り込み信号によってバックアップ処Fl! (24)
を実行し、タイマー手段(11)によるカウント開始(
25)を実行する。その後、被制御装置の制御を休止(
26)させ、DC異常検出手段(/O)によってプログ
ラム制御手段へのDC電圧が一定値■、に比べて高いか
低いかを検査(27) L、このDC電圧が一定値以下
になると、C’P UユニットのCPUは停止(28)
される、一方、このDC電圧が一定値以下でないと、所
定時間Tを経過しているかどうかを検査(29) L、
所定時間Tの経過前であると上記休止(26)以下の動
作を反復するが。
がスタート(21)すると、I/Oユニット(3)から
の接点信号(被制御手段の状態に応じて出力される)を
読み出しく22)、それに基づきシーケンスプログラム
処理を実行(23)する、ステップn(nは任意の整数
)の実行中に、瞬停に基づ<PF倍信号検出されると、
割り込み信号によってバックアップ処Fl! (24)
を実行し、タイマー手段(11)によるカウント開始(
25)を実行する。その後、被制御装置の制御を休止(
26)させ、DC異常検出手段(/O)によってプログ
ラム制御手段へのDC電圧が一定値■、に比べて高いか
低いかを検査(27) L、このDC電圧が一定値以下
になると、C’P UユニットのCPUは停止(28)
される、一方、このDC電圧が一定値以下でないと、所
定時間Tを経過しているかどうかを検査(29) L、
所定時間Tの経過前であると上記休止(26)以下の動
作を反復するが。
この所定時間Tを経過していると、プログラムは次のス
テップn+1へ移行する。
テップn+1へ移行する。
第3図は所定時間(T)の経過前に、DC異常検出手段
(/O)によってDC電圧が一定値■、以下に低下した
場合を示しており、時刻t3でリセット端子(14)は
ロウレベルになり、プログラム制御手段(13)のCP
Uの状態は、時刻t2まで通常の制御を行っており、瞬
停(時刻t、で発生)が検出されてから時刻t、までの
間に、バックアップ処理を行ないその後休止状態になる
。時刻t、以降はCPUの状態は停止状態にあり、この
停止状態は、停電が回復(時刻t4)シその後DC異常
検出手段(/O)による異常状態が復旧く時刻t5)し
てから所定時間が経過する(時刻t6)まで続く。この
時刻t6でリセット端子はハイに転じCPUはリセット
される。このあと時刻t7までの間に被制御装置の接点
状態を読み出し、時刻t7以降に正常な制御を実行する
。この実施例では、DC異常検出手段(/O)によって
DC異常電圧を検出しているから、CPUはリセットさ
れ、プログラムは最初のステップから実行される。
(/O)によってDC電圧が一定値■、以下に低下した
場合を示しており、時刻t3でリセット端子(14)は
ロウレベルになり、プログラム制御手段(13)のCP
Uの状態は、時刻t2まで通常の制御を行っており、瞬
停(時刻t、で発生)が検出されてから時刻t、までの
間に、バックアップ処理を行ないその後休止状態になる
。時刻t、以降はCPUの状態は停止状態にあり、この
停止状態は、停電が回復(時刻t4)シその後DC異常
検出手段(/O)による異常状態が復旧く時刻t5)し
てから所定時間が経過する(時刻t6)まで続く。この
時刻t6でリセット端子はハイに転じCPUはリセット
される。このあと時刻t7までの間に被制御装置の接点
状態を読み出し、時刻t7以降に正常な制御を実行する
。この実施例では、DC異常検出手段(/O)によって
DC異常電圧を検出しているから、CPUはリセットさ
れ、プログラムは最初のステップから実行される。
第4図は所定時間(T)以内にAC電源の停電状態が回
復した場合を示しており、AC電源の瞬停時(t、)か
ら少し遅れた時刻t2でAC異常検出手段(9)が動作
してロウ状態のPF倍信号CPUに出力する。しかし、
上記所定時間Tよりも短かい期間内の時刻t3にAC電
源が回復し時刻t4でPF倍信号ハイに反転するから、
DC異常検出手段(/O)はDC異常を出力せず、CP
Uはリセット信号を受けないからリセット動作を行わな
い。
復した場合を示しており、AC電源の瞬停時(t、)か
ら少し遅れた時刻t2でAC異常検出手段(9)が動作
してロウ状態のPF倍信号CPUに出力する。しかし、
上記所定時間Tよりも短かい期間内の時刻t3にAC電
源が回復し時刻t4でPF倍信号ハイに反転するから、
DC異常検出手段(/O)はDC異常を出力せず、CP
Uはリセット信号を受けないからリセット動作を行わな
い。
被制御装置を制御するリレーはAC電源(9)瞬停に対
応して一時的に非作動状態にされる。CPUの状態は、
時刻t2で正常な制御状態からバックアップ処理状態へ
移行し、このバックアップ処理の終了後、休止状態に移
行する。CPUにはリセット信号が入力されないので、
所定時間Tの経過時(t、)にCPUの状態は休止状態
から正常な制御状態に移行する。
応して一時的に非作動状態にされる。CPUの状態は、
時刻t2で正常な制御状態からバックアップ処理状態へ
移行し、このバックアップ処理の終了後、休止状態に移
行する。CPUにはリセット信号が入力されないので、
所定時間Tの経過時(t、)にCPUの状態は休止状態
から正常な制御状態に移行する。
PCを動作させる電源はすべて電源ユニツ、トから供給
されるため、この電源電圧を監視しているかぎり停電直
前の必要な情報は保持できるので20ミリ秒程度の瞬停
か起きるごとにCPUを停止する必要はなく、その都度
リセットをかけるより制御効率もよく瞬停前後における
PCの不整合も少なくなる。
されるため、この電源電圧を監視しているかぎり停電直
前の必要な情報は保持できるので20ミリ秒程度の瞬停
か起きるごとにCPUを停止する必要はなく、その都度
リセットをかけるより制御効率もよく瞬停前後における
PCの不整合も少なくなる。
第5図は、第4図と同様な瞬停が所定時間Tより短かい
サイクルで繰り返し生じた場合で、電源ユニットからの
DC出力がV、以下に低下しないときを示している。A
C電源は時刻t、とt、でそれぞれ瞬停し何れの瞬停の
場合も上記所定時間(T)以内に停電状態が回復してい
る例を示して入る。PF倍信号時刻t2、t6でロウ状
態になり時刻t4でハイ状態になる。一方、DC異常検
出手段(/O)は上記前提条件からDC電圧の異常を検
出せず、それ故CPUはリセット信号を受けない。
サイクルで繰り返し生じた場合で、電源ユニットからの
DC出力がV、以下に低下しないときを示している。A
C電源は時刻t、とt、でそれぞれ瞬停し何れの瞬停の
場合も上記所定時間(T)以内に停電状態が回復してい
る例を示して入る。PF倍信号時刻t2、t6でロウ状
態になり時刻t4でハイ状態になる。一方、DC異常検
出手段(/O)は上記前提条件からDC電圧の異常を検
出せず、それ故CPUはリセット信号を受けない。
被制御装置を制御するためのスイッチを制御するリレー
はAC電源の瞬停によって非動作状態になると、その後
瞬間的にAC電源が復帰されてもオフ状態が保持される
ように構成されている。CPUは時刻t2で、正常な制
御状態からバックアップ処理状態に遷移し、このバック
アップ処理が終了すると休止状態に維持され、時刻t6
から上記所定時間Tの経過時に制御状態に復帰する。こ
のときCPUはリセットされていないがら、プログラム
は休止時のステップに続くステップから実行される。
はAC電源の瞬停によって非動作状態になると、その後
瞬間的にAC電源が復帰されてもオフ状態が保持される
ように構成されている。CPUは時刻t2で、正常な制
御状態からバックアップ処理状態に遷移し、このバック
アップ処理が終了すると休止状態に維持され、時刻t6
から上記所定時間Tの経過時に制御状態に復帰する。こ
のときCPUはリセットされていないがら、プログラム
は休止時のステップに続くステップから実行される。
(ト) 発明の詳細
な説明したように本発明によれば瞬停検知は被制御装置
と同系統のAC電源により行われるためPCと被制御装
置との瞬停による運転の不整合はなく、PCのCPUの
停止はこれとは別に電源ユニットから供給されるDC電
圧により監視されているため、第4図、第5図に示す瞬
停の場合などはCPUは停止せずに制御動作だけを休止
状態とし運転再開時は中断直後のステップから動作し、
CPUの停止は最小限におさえることができるため連続
的な瞬時停電に対してもシステムの誤動作が起こるのを
極力減らし、信顆性を向上することができる。
と同系統のAC電源により行われるためPCと被制御装
置との瞬停による運転の不整合はなく、PCのCPUの
停止はこれとは別に電源ユニットから供給されるDC電
圧により監視されているため、第4図、第5図に示す瞬
停の場合などはCPUは停止せずに制御動作だけを休止
状態とし運転再開時は中断直後のステップから動作し、
CPUの停止は最小限におさえることができるため連続
的な瞬時停電に対してもシステムの誤動作が起こるのを
極力減らし、信顆性を向上することができる。
第1図は本発明のPCの一実施例の回路構成を示すブロ
ック図である。第2図はプログラム制御手段の制御動作
のフローチャートである。第3図、第4図、第5図はそ
れぞれ、−回の瞬停時間が電源の保持時間を越えた場合
、保持時間以内にAC電源が回復した場合、さらに第4
図と同様な瞬停が所定時間Tより短いサイクルで繰り返
し生じた場合における各部信号のタイムチャートである
。 第6図は従来のPCの停電処理動作を説明するためのタ
イムチャート図である。 (1)・・・電源ユニッと、(2+・・・CPUユニッ
ト(CPU)、<3+・・・I/Oユニッと、(6)・
・・電源入力部、(7)・・・電源整流部、(9)・・
・AC異常検出手段、(/O)・・・DC異常検出手段
、(13)・・・プログラム制御手段。
ック図である。第2図はプログラム制御手段の制御動作
のフローチャートである。第3図、第4図、第5図はそ
れぞれ、−回の瞬停時間が電源の保持時間を越えた場合
、保持時間以内にAC電源が回復した場合、さらに第4
図と同様な瞬停が所定時間Tより短いサイクルで繰り返
し生じた場合における各部信号のタイムチャートである
。 第6図は従来のPCの停電処理動作を説明するためのタ
イムチャート図である。 (1)・・・電源ユニッと、(2+・・・CPUユニッ
ト(CPU)、<3+・・・I/Oユニッと、(6)・
・・電源入力部、(7)・・・電源整流部、(9)・・
・AC異常検出手段、(/O)・・・DC異常検出手段
、(13)・・・プログラム制御手段。
Claims (1)
- (1)電源ユニットと、CPUユニットと、該CPUユ
ニットと被制御装置との入出力インターフェイスを司ど
るI/Oユニットとを有し、I/Oユニットからの入力
情報に応じて前記CPUユニットが所定のプログラムを
実行し前記被制御装置に出力情報を提供するプログラマ
ブルコントローラにおいて、 前記電源ユニットは、AC電源の供給を受ける電源入力
部と、該電源入力部からのAC電源を受け前記CPUユ
ニットに対する直流駆動電圧を形成する電源整流部とを
備え、前記CPUユニットは、前記電源入力部からのA
C電源を受け該AC電源の瞬時停電等の異常を検出して
異常時にPF信号を発生するAC異常検出手段と、前記
電源整流部からの直流駆動電圧を受け該直流駆動電圧が
一定値以下に低下したときDC異常信号を発生するDC
異常検出手段と、前記PF信号を受けデータをバックア
ップ処理すると共に、該PF信号の発生後の一定時間経
過前に前記DC異常信号が発生したときは、前記CPU
ユニットのプログラムの実行を停止させ前記AC電源の
異常回復後にプログラムをリセットさせるが、前記PF
信号の発生後の一定時間経過前に前記DC異常信号が発
生せず前記AC電源の異常状態が回復したときは、前記
CPUユニットのプログラムの実行を休止させるだけで
異常回復後のプログラムの実行は休止時のステップに引
続くステップから開始するように制御するプログラム制
御手段とを備えていることを特徴とするプログラマブル
コントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63194261A JP2752090B2 (ja) | 1988-08-03 | 1988-08-03 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63194261A JP2752090B2 (ja) | 1988-08-03 | 1988-08-03 | プログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0242508A true JPH0242508A (ja) | 1990-02-13 |
JP2752090B2 JP2752090B2 (ja) | 1998-05-18 |
Family
ID=16321683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63194261A Expired - Lifetime JP2752090B2 (ja) | 1988-08-03 | 1988-08-03 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2752090B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06309002A (ja) * | 1991-04-11 | 1994-11-04 | Asahi Breweries Ltd | プラント制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138902U (ja) * | 1983-03-04 | 1984-09-17 | オムロン株式会社 | プログラマブル・コントロ−ラ |
JPS61187003A (ja) * | 1985-02-14 | 1986-08-20 | Meidensha Electric Mfg Co Ltd | プログラマブルコントロ−ラのホツト・コ−ルドスタ−ト自動切替方法 |
JPS6261130U (ja) * | 1985-10-04 | 1987-04-16 |
-
1988
- 1988-08-03 JP JP63194261A patent/JP2752090B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138902U (ja) * | 1983-03-04 | 1984-09-17 | オムロン株式会社 | プログラマブル・コントロ−ラ |
JPS61187003A (ja) * | 1985-02-14 | 1986-08-20 | Meidensha Electric Mfg Co Ltd | プログラマブルコントロ−ラのホツト・コ−ルドスタ−ト自動切替方法 |
JPS6261130U (ja) * | 1985-10-04 | 1987-04-16 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06309002A (ja) * | 1991-04-11 | 1994-11-04 | Asahi Breweries Ltd | プラント制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2752090B2 (ja) | 1998-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6598170B1 (en) | Power supply control based on preset schedule with independent schedule monitor and backup system for executing schedule operation when malfunction occurs | |
JP5976074B2 (ja) | コンピュータシステム及びその動作方法 | |
JP5182463B2 (ja) | 投写装置および制御方法 | |
JPH0242508A (ja) | プログラマブルコントローラ | |
US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
JP2019079186A (ja) | 監視装置及びシャットダウン開始方法 | |
JP4394622B2 (ja) | 自動復旧回路及び自動復旧方法 | |
JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
JPH1078896A (ja) | 産業用電子計算機 | |
JPH05108503A (ja) | 停電処理方式 | |
JP2675645B2 (ja) | システム故障監視装置 | |
JPH02234241A (ja) | リセット・リトライ回路 | |
JPH09274524A (ja) | 自動復電方式 | |
CN118363444A (zh) | 一种智能网卡上电控制方法、装置、设备及可读存储介质 | |
JP2000197282A (ja) | 無停電電源装置の出力制御装置 | |
JPS6257037A (ja) | 計算機システムの異常検出方式 | |
JP3718944B2 (ja) | Ups制御システム | |
JPH0981286A (ja) | プログラマブルコントローラ及びその電源断時処理方法 | |
JPS63238641A (ja) | マイクロプロセツサ障害簡易検出方式 | |
JPH07120230B2 (ja) | 無停電電源装置制御方式 | |
JPS61114323A (ja) | 情報処理装置の電源異常処理方法 | |
JPS63296116A (ja) | 電源断監視回路方式 | |
JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
JPH1165986A (ja) | タイマの障害検出システム及び検出方法並びに検出方法を実行するためのプログラムを記録した記録媒体 |