JPH11184573A - 電源スイッチ制御回路 - Google Patents
電源スイッチ制御回路Info
- Publication number
- JPH11184573A JPH11184573A JP9357903A JP35790397A JPH11184573A JP H11184573 A JPH11184573 A JP H11184573A JP 9357903 A JP9357903 A JP 9357903A JP 35790397 A JP35790397 A JP 35790397A JP H11184573 A JPH11184573 A JP H11184573A
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- switch
- circuit
- counting
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 誤って電源スイッチが押されても装置の電源
がオン／オフされない電源スイッチ制御回路を得る。 【解決手段】 サブスイッチ４の出力は計数回路５のカ
ウントアップ端子とタイマ６のリセット端子とに接続さ
れ、サブスイッチ４を押す度にその回数を計数回路５に
てカウントすると共に、タイマ６をリセットする。タイ
マ６はクロックゼネレータ７からのクロックを基にカウ
ントアップを継続し、リセット信号が入力されない限り
タイマ回路６により一定時間毎に計数回路５をリセット
する。サブスイッチ４をタイマ６が持つ一定時間以内の
間隔にて複数回押すことにより、計数回路５にてカウン
トする。計数回路５の出力と比較数値９の出力とは比較
回路３にて比較され、比較回路３は計数回路５の数値が
比較数値９以上となった時、駆動回路２を介してメイン
スイッチ１を駆動する。
がオン／オフされない電源スイッチ制御回路を得る。 【解決手段】 サブスイッチ４の出力は計数回路５のカ
ウントアップ端子とタイマ６のリセット端子とに接続さ
れ、サブスイッチ４を押す度にその回数を計数回路５に
てカウントすると共に、タイマ６をリセットする。タイ
マ６はクロックゼネレータ７からのクロックを基にカウ
ントアップを継続し、リセット信号が入力されない限り
タイマ回路６により一定時間毎に計数回路５をリセット
する。サブスイッチ４をタイマ６が持つ一定時間以内の
間隔にて複数回押すことにより、計数回路５にてカウン
トする。計数回路５の出力と比較数値９の出力とは比較
回路３にて比較され、比較回路３は計数回路５の数値が
比較数値９以上となった時、駆動回路２を介してメイン
スイッチ１を駆動する。
Description
【０００１】
【発明の属する技術分野】本発明は電源スイッチ制御回
路に関し、特にパーソナルコンピュータあるいはワーク
ステーションの電源スイッチ制御回路に関する。
路に関し、特にパーソナルコンピュータあるいはワーク
ステーションの電源スイッチ制御回路に関する。
【０００２】
【従来の技術】中央処理装置（パーソナルコンピュータ
あるいはワークステーション等）において、プログラム
が動作しているときに電源がオフされると、メモリーに
格納されている編集中のデータやプログラムが破壊され
る危険がある。この問題を解決する方法として、プログ
ラムが終了して初めて電源をオフできるようにする方法
がある。しかし、この場合はプログラムの終了に時間が
かかるので、それまで待って電源をオフする必要が生じ
る。
あるいはワークステーション等）において、プログラム
が動作しているときに電源がオフされると、メモリーに
格納されている編集中のデータやプログラムが破壊され
る危険がある。この問題を解決する方法として、プログ
ラムが終了して初めて電源をオフできるようにする方法
がある。しかし、この場合はプログラムの終了に時間が
かかるので、それまで待って電源をオフする必要が生じ
る。
【０００３】また、電源スイッチが押されると、自動的
にプログラムを終了させた後、電源がオフされる方法が
考えられる。この場合は、編集中のデータやプログラム
が破壊される危険はない。しかし、誤って電源スイッチ
が押された場合も、電源がオン／オフされることは避け
られない。
にプログラムを終了させた後、電源がオフされる方法が
考えられる。この場合は、編集中のデータやプログラム
が破壊される危険はない。しかし、誤って電源スイッチ
が押された場合も、電源がオン／オフされることは避け
られない。
【０００４】特開平８−１２３５８５号公報には、誤っ
て電源スイッチが押された場合、一定時間の遅延後オフ
される旨をモニタに表示し、再度電源スイッチを押すと
電源オフが解除されて再度の電源スイッチの押圧がない
まま、一定時間経過すると初めて、電源がオフされると
いう方法が提案されている。
て電源スイッチが押された場合、一定時間の遅延後オフ
される旨をモニタに表示し、再度電源スイッチを押すと
電源オフが解除されて再度の電源スイッチの押圧がない
まま、一定時間経過すると初めて、電源がオフされると
いう方法が提案されている。
【０００５】
【発明が解決しようとする課題】特開平８−１２３５８
５号公報記載の提案の場合、誤って電源スイッチが押さ
れた時、それに気付いて再度電源スイッチを押す必要が
あり、そのまま放置すると装置の電源がオフされてしま
う問題がある。
５号公報記載の提案の場合、誤って電源スイッチが押さ
れた時、それに気付いて再度電源スイッチを押す必要が
あり、そのまま放置すると装置の電源がオフされてしま
う問題がある。
【０００６】本発明の目的は、誤って電源スイッチが押
されても装置の電源がオン／オフされない電源スイッチ
制御回路を提供することである。
されても装置の電源がオン／オフされない電源スイッチ
制御回路を提供することである。
【０００７】
【課題を解決するための手段】本発明によれば、押しボ
タンスイッチの押圧を基に中央処理装置の主電源スイッ
チを制御する電源スイッチ制御回路であって、前記押し
ボタンスイッチの押圧回数が所定値に達した時に前記主
電源スイッチをオフ制御するようにしたことを特徴とす
る電源スイッチ制御回路が得られる。
タンスイッチの押圧を基に中央処理装置の主電源スイッ
チを制御する電源スイッチ制御回路であって、前記押し
ボタンスイッチの押圧回数が所定値に達した時に前記主
電源スイッチをオフ制御するようにしたことを特徴とす
る電源スイッチ制御回路が得られる。
【０００８】そして、前記押圧回数が所定時間内におい
て前記所定値に達した時に前記主電源スイッチをオフ制
御するようにしたことを特徴とする。
て前記所定値に達した時に前記主電源スイッチをオフ制
御するようにしたことを特徴とする。
【０００９】また、本発明によれば、押しボタンスイッ
チの押圧を基に中央処理装置の主電源スイッチを制御す
る電源スイッチ制御回路であって、前記押しボタンスイ
ッチの押圧によりリセットされリセットから一定時間後
にオーバフロー信号を発生するタイマ手段と、前記押し
ボタンスイッチの押圧回数を計数し前記オーバフロー信
号によりリセットされる計数手段と、前記計数手段の計
数値と比較数値とを比較し前記計数手段の計数値が前記
比較数値を超えたときに前記主電源スイッチをオフ制御
するスイッチ制御手段とを含むことを特徴とする電源ス
イッチ制御回路が得られる。
チの押圧を基に中央処理装置の主電源スイッチを制御す
る電源スイッチ制御回路であって、前記押しボタンスイ
ッチの押圧によりリセットされリセットから一定時間後
にオーバフロー信号を発生するタイマ手段と、前記押し
ボタンスイッチの押圧回数を計数し前記オーバフロー信
号によりリセットされる計数手段と、前記計数手段の計
数値と比較数値とを比較し前記計数手段の計数値が前記
比較数値を超えたときに前記主電源スイッチをオフ制御
するスイッチ制御手段とを含むことを特徴とする電源ス
イッチ制御回路が得られる。
【００１０】本発明の作用を述べる。主電源スイッチと
は別に補助スイッチを設け、この補助スイッチが一定時
間内に一定回数押された時に初めて主電源スイッチがオ
フする様に構成し、パーソナルコンピュータやワークス
テーションの操作中に、誤って電源スイッチをオフし、
編集中のデータやプログラムの逸失、磁気ディスクの破
損等の事故、あるいはいたずらや誤操作等によって不必
要な時に電源スイッチがオンされることを防止し、シス
テムの信頼性、操作性の向上を図る。
は別に補助スイッチを設け、この補助スイッチが一定時
間内に一定回数押された時に初めて主電源スイッチがオ
フする様に構成し、パーソナルコンピュータやワークス
テーションの操作中に、誤って電源スイッチをオフし、
編集中のデータやプログラムの逸失、磁気ディスクの破
損等の事故、あるいはいたずらや誤操作等によって不必
要な時に電源スイッチがオンされることを防止し、シス
テムの信頼性、操作性の向上を図る。
【００１１】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１は本発明による電源スイッチ制御回路
の実施例の構成を示すブロック図である。図１を参照す
ると、中央処理装置（パーソナルコンピュータ、あるい
はワークステーション等）の操作（運用）者が電源スイ
ッチを投入（オン）あるいは切断（オフ）しようとした
とき、サブスイッチ（押しボタン）４を複数回押すと、
この押した回数を計数回路５にてカウントすると共に、
タイマ回路６をリセットする信号を送出する。
の実施例の構成を示すブロック図である。図１を参照す
ると、中央処理装置（パーソナルコンピュータ、あるい
はワークステーション等）の操作（運用）者が電源スイ
ッチを投入（オン）あるいは切断（オフ）しようとした
とき、サブスイッチ（押しボタン）４を複数回押すと、
この押した回数を計数回路５にてカウントすると共に、
タイマ回路６をリセットする信号を送出する。
【００１３】タイマ回路６はカウンタ回路で構成されて
おり、リセット信号が与えられなければ、クロックジェ
ネレータ７からのクロック信号によりカウントアップさ
れ、オーバフローすると計数回路５に対してリセット信
号を送出する。計数回路５においてカウントしている数
値が予め設定した比較数値９と比べそれ以上になった場
合、駆動回路２に対してメインスイッチ１をオン／オフ
するように信号を送出し電源のオン／オフ制御を行う。
尚、８は装置電源を示す。
おり、リセット信号が与えられなければ、クロックジェ
ネレータ７からのクロック信号によりカウントアップさ
れ、オーバフローすると計数回路５に対してリセット信
号を送出する。計数回路５においてカウントしている数
値が予め設定した比較数値９と比べそれ以上になった場
合、駆動回路２に対してメインスイッチ１をオン／オフ
するように信号を送出し電源のオン／オフ制御を行う。
尚、８は装置電源を示す。
【００１４】ここで、サブスイッチ４を複数回押す間隔
が一定時間以上あるいは予め設定された回数に達しなか
った場合は、電源をオン／オフする目的でサブスイッチ
４が押されたのではないと判断し、サブスイッチ４を押
した回数をカウントする計数回路５は、一定時間後にリ
セットされることによって電源のオン／オフ制御が防止
される。
が一定時間以上あるいは予め設定された回数に達しなか
った場合は、電源をオン／オフする目的でサブスイッチ
４が押されたのではないと判断し、サブスイッチ４を押
した回数をカウントする計数回路５は、一定時間後にリ
セットされることによって電源のオン／オフ制御が防止
される。
【００１５】図１において、本発明による電源スイッチ
制御回路は、装置の電源スイッチを操作者が操作するサ
ブスイッチ４と実際に装置電源８をオン／オフするメイ
ン（主電源）スイッチ１とに分離し、一般的には、サブ
スイッチ４は操作パネル上に配置してメインスイッチ１
は装置内に設ける。サブスイッチ４はノンロック式（押
しボタン）マイクロスイッチが望ましい。
制御回路は、装置の電源スイッチを操作者が操作するサ
ブスイッチ４と実際に装置電源８をオン／オフするメイ
ン（主電源）スイッチ１とに分離し、一般的には、サブ
スイッチ４は操作パネル上に配置してメインスイッチ１
は装置内に設ける。サブスイッチ４はノンロック式（押
しボタン）マイクロスイッチが望ましい。
【００１６】メインスイッチ１はリレー等を使用するの
が最も一般的であるが、半導体スイッチを使用する方法
もある。クロックゼネレータ７は水晶あるいはＣ／Ｒに
よる発振回路あるいは時計回路から構成され、クロック
パルスを供給する。タイマ６及び計数回路５はカウンタ
回路構成とされる。
が最も一般的であるが、半導体スイッチを使用する方法
もある。クロックゼネレータ７は水晶あるいはＣ／Ｒに
よる発振回路あるいは時計回路から構成され、クロック
パルスを供給する。タイマ６及び計数回路５はカウンタ
回路構成とされる。
【００１７】比較数値９はレジスタ回路構成であって、
装置本体の中央制御装置（ＣＰＵ、図示せず）からの制
御によって設定できることが望ましいが、ワイアロジッ
クで構成することも可能である。比較回路３はコンパレ
ータ回路で構成され、駆動回路２は前段にトグル回路、
後段にメインスイッチ１の駆動回路を持つ構成になって
いる。なお、駆動回路２はメインスイッチ１の駆動タイ
ミングを制御するＣＰＵからの制御信号を受け付ける。
装置本体の中央制御装置（ＣＰＵ、図示せず）からの制
御によって設定できることが望ましいが、ワイアロジッ
クで構成することも可能である。比較回路３はコンパレ
ータ回路で構成され、駆動回路２は前段にトグル回路、
後段にメインスイッチ１の駆動回路を持つ構成になって
いる。なお、駆動回路２はメインスイッチ１の駆動タイ
ミングを制御するＣＰＵからの制御信号を受け付ける。
【００１８】本発明の実施例の動作を図１により説明す
る。サブスイッチ４の出力は計数回路５のカウントアッ
プ端子とタイマ６のリセット端子とに接続され、サブス
イッチ４を押す度に、その回数を計数回路５にてカウン
トするとともに、タイマ６をリセットする。タイマ６は
クロックゼネレータ７からのクロックを基にカウントア
ップを継続し、リセット信号が入力されない限り、タイ
マ回路６により一定時間経過（オーバフローする）毎に
計数回路５をリセットする。
る。サブスイッチ４の出力は計数回路５のカウントアッ
プ端子とタイマ６のリセット端子とに接続され、サブス
イッチ４を押す度に、その回数を計数回路５にてカウン
トするとともに、タイマ６をリセットする。タイマ６は
クロックゼネレータ７からのクロックを基にカウントア
ップを継続し、リセット信号が入力されない限り、タイ
マ回路６により一定時間経過（オーバフローする）毎に
計数回路５をリセットする。
【００１９】サブスイッチ４をタイマ６がオーバフロー
する時間以内の間隔にて複数回押すことにより、その回
数を計数回路５にてカウントするように動作する。計数
回路５の出力と比較数値９の出力とは比較回路３にて比
較され、比較回路３は計数回路５の数値（カウント値）
が比較数値９以上となった時、駆動回路２に対してメイ
ンスイッチ１を駆動するように信号を送出する。
する時間以内の間隔にて複数回押すことにより、その回
数を計数回路５にてカウントするように動作する。計数
回路５の出力と比較数値９の出力とは比較回路３にて比
較され、比較回路３は計数回路５の数値（カウント値）
が比較数値９以上となった時、駆動回路２に対してメイ
ンスイッチ１を駆動するように信号を送出する。
【００２０】ただし、ＣＰＵから制御信号（例えばプロ
グラムが終了されるまで、メインスイッチ１のオフを遅
らせる信号）が入力されている場合は、この制御信号が
消滅した後にメインスイッチ１を駆動する信号を送出す
る。
グラムが終了されるまで、メインスイッチ１のオフを遅
らせる信号）が入力されている場合は、この制御信号が
消滅した後にメインスイッチ１を駆動する信号を送出す
る。
【００２１】図２は図１の詳細を示す構成図であり、図
２において、装置の電源スイッチとして操作者が操作す
るサブスイッチ４と、実際に電源ラインをオン／オフす
るメインスイッチ１とに分離し、一般的にはサブスイッ
チ４は操作パネル上に配置し、メインスイッチ１は装置
内に設ける。サブスイッチ４はノンロック式押しボタン
スイッチ等を使用する。
２において、装置の電源スイッチとして操作者が操作す
るサブスイッチ４と、実際に電源ラインをオン／オフす
るメインスイッチ１とに分離し、一般的にはサブスイッ
チ４は操作パネル上に配置し、メインスイッチ１は装置
内に設ける。サブスイッチ４はノンロック式押しボタン
スイッチ等を使用する。
【００２２】クロックゼネレータ７は水晶あるいはＣ／
Ｒ発振回路あるいは時計回路であって、クロックパルス
を供給する。タイマ６及ぴ計数回路５はカウンタ回路に
て構成され、タイマ６はクロックゼネレータ７からクロ
ックの供給を受けて一定時問毎にオーバフロー信号によ
り計数回路５をリセットする。
Ｒ発振回路あるいは時計回路であって、クロックパルス
を供給する。タイマ６及ぴ計数回路５はカウンタ回路に
て構成され、タイマ６はクロックゼネレータ７からクロ
ックの供給を受けて一定時問毎にオーバフロー信号によ
り計数回路５をリセットする。
【００２３】サブスイッチ４は計数回路５とタイマ６と
に接続し、サブスイッチ４を押すと計数回路５にてその
回数をカウントし、同時にタイマ６をリセットする。比
較回路３は比較数値９と計数回路５のカウント値とを比
較し、計数回路５のカウント値が比較数値９の値以上の
場合に、駆動回路２に対して信号を出力する。
に接続し、サブスイッチ４を押すと計数回路５にてその
回数をカウントし、同時にタイマ６をリセットする。比
較回路３は比較数値９と計数回路５のカウント値とを比
較し、計数回路５のカウント値が比較数値９の値以上の
場合に、駆動回路２に対して信号を出力する。
【００２４】駆動回路はトグル回路と駆動素子で構成さ
れ、比較回路３からの信号を受ける毎に状態が反転し、
サブスイッチ４及びＣＰＵの状態によりリレーあるいは
半導体スイッチ等にて構成されるメインスイッチ１のオ
ン／オフ制御を行う。クロックゼネレータ７の出力クロ
ックは、タイマ６のカウントアップ端子に入力される。
タイマ６は一定の時間間隔（カウント数）にて、オーバ
フローが発生し、そのオーバフロー端子（出力）は計数
回路５のリセット端子に接続される。
れ、比較回路３からの信号を受ける毎に状態が反転し、
サブスイッチ４及びＣＰＵの状態によりリレーあるいは
半導体スイッチ等にて構成されるメインスイッチ１のオ
ン／オフ制御を行う。クロックゼネレータ７の出力クロ
ックは、タイマ６のカウントアップ端子に入力される。
タイマ６は一定の時間間隔（カウント数）にて、オーバ
フローが発生し、そのオーバフロー端子（出力）は計数
回路５のリセット端子に接続される。
【００２５】ここで、サブスイッチ４を押すと、計数回
路５が１つカウントアップしタイマ６をリセットする。
タイマ６がオーバフローする時間以内にもう一度サブス
イッチ４を押すと、計数回路５は更にもう１つカウント
アップする。すなわち、サブスイッチ４を押す間隔が、
タイマ６がオーバフローする時間以内に、サブスイッチ
４が複数回押されれば、計数回路５はタイマ６によりリ
セットされることなくサブスイッチ４の押された回数を
カウントすることができる。
路５が１つカウントアップしタイマ６をリセットする。
タイマ６がオーバフローする時間以内にもう一度サブス
イッチ４を押すと、計数回路５は更にもう１つカウント
アップする。すなわち、サブスイッチ４を押す間隔が、
タイマ６がオーバフローする時間以内に、サブスイッチ
４が複数回押されれば、計数回路５はタイマ６によりリ
セットされることなくサブスイッチ４の押された回数を
カウントすることができる。
【００２６】次に計数回路５のカウント値と予め設定し
てある比較数値９とを比較回路３にて比較し、比較数値
９以上になったとき、あるいはさらにＣＰＵからの制御
信号が消滅したとき、駆動回路２を働かせてメインスイ
ッチ１のオン／オフを制御する。
てある比較数値９とを比較回路３にて比較し、比較数値
９以上になったとき、あるいはさらにＣＰＵからの制御
信号が消滅したとき、駆動回路２を働かせてメインスイ
ッチ１のオン／オフを制御する。
【００２７】
【発明の効果】以上説明したように本発明は、一定時間
間隔以内に電源スイッチを複数回操作することにより、
初めて実際に電源の供給がオン／オフされる機構を設け
ることにより、パーソナルコンピュータあるいはワーク
ステーション等の装置の操作中に誤って電源スイッチを
オフし編集中のデータあるいはプログラムの逸失、磁気
ディスクの破損等の事故、誤操作等により不必要な時に
電源スイッチをオンすることを防止できる効果がある。
間隔以内に電源スイッチを複数回操作することにより、
初めて実際に電源の供給がオン／オフされる機構を設け
ることにより、パーソナルコンピュータあるいはワーク
ステーション等の装置の操作中に誤って電源スイッチを
オフし編集中のデータあるいはプログラムの逸失、磁気
ディスクの破損等の事故、誤操作等により不必要な時に
電源スイッチをオンすることを防止できる効果がある。
【００２８】すなわち、誤って電源スイッチに触れて
も、一回の操作では装置自身の電源はオン／オフするこ
とはない。電源スイッチを押した回数をカウントする回
路を設けているが、これは一定時間間隔にてこの回路を
リセットしているためである。
も、一回の操作では装置自身の電源はオン／オフするこ
とはない。電源スイッチを押した回数をカウントする回
路を設けているが、これは一定時間間隔にてこの回路を
リセットしているためである。
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例の詳細ブロック図である。
１ メインスイッチ ２ 駆動回路 ３ 比較回路 ４ サブスイッチ ５ 計数回路 ６ タイマ ７ クロックゼネレータ ８ 装置電源 ９ 比較数値
Claims (5)
- 【請求項１】 押しボタンスイッチの押圧を基に中央処
理装置の主電源スイッチを制御する電源スイッチ制御回
路であって、前記押しボタンスイッチの押圧回数が所定
値に達した時に前記主電源スイッチをオフ制御するよう
にしたことを特徴とする電源スイッチ制御回路。 - 【請求項２】 前記押圧回数が所定時間内において前記
所定値に達した時に前記主電源スイッチをオフ制御する
ようにしたことを特徴とする請求項１記載の電源スイッ
チ制御回路。 - 【請求項３】 押しボタンスイッチの押圧を基に中央処
理装置の主電源スイッチを制御する電源スイッチ制御回
路であって、前記押しボタンスイッチの押圧によりリセ
ットされリセットから一定時間後にオーバフロー信号を
発生するタイマ手段と、前記押しボタンスイッチの押圧
回数を計数し前記オーバフロー信号によりリセットされ
る計数手段と、前記計数手段の計数値と比較数値とを比
較し前記計数手段の計数値が前記比較数値を超えたとき
に前記主電源スイッチをオフ制御するスイッチ制御手段
とを含むことを特徴とする電源スイッチ制御回路。 - 【請求項４】 前記タイマ手段が、クロックパルスを計
数する計数回路であることを特徴とする請求項３記載の
電源スイッチ制御回路。 - 【請求項５】 前記比較数値が、前記中央処理装置から
制御されることを特徴とする請求項３あるいは４記載の
電源スイッチ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9357903A JPH11184573A (ja) | 1997-12-25 | 1997-12-25 | 電源スイッチ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9357903A JPH11184573A (ja) | 1997-12-25 | 1997-12-25 | 電源スイッチ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11184573A true JPH11184573A (ja) | 1999-07-09 |
Family
ID=18456532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9357903A Withdrawn JPH11184573A (ja) | 1997-12-25 | 1997-12-25 | 電源スイッチ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11184573A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621182B2 (en) * | 2001-03-01 | 2003-09-16 | Sony Computer Entertainment Inc. | Entertainment device and method of operation thereof |
| JP2010008152A (ja) * | 2008-06-25 | 2010-01-14 | Omron Healthcare Co Ltd | 電子体温計 |
| JP2012226787A (ja) * | 2012-08-22 | 2012-11-15 | Toshiba Corp | 情報処理装置およびその制御方法 |
| US8407490B2 (en) | 2009-02-24 | 2013-03-26 | Fuji Xerox Co., Ltd. | Power supply having an auxiliary switch to control a relay switch connected in parallel to a main switch for continuing supply power when the main switch is off |
-
1997
- 1997-12-25 JP JP9357903A patent/JPH11184573A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621182B2 (en) * | 2001-03-01 | 2003-09-16 | Sony Computer Entertainment Inc. | Entertainment device and method of operation thereof |
| JP2010008152A (ja) * | 2008-06-25 | 2010-01-14 | Omron Healthcare Co Ltd | 電子体温計 |
| US8407490B2 (en) | 2009-02-24 | 2013-03-26 | Fuji Xerox Co., Ltd. | Power supply having an auxiliary switch to control a relay switch connected in parallel to a main switch for continuing supply power when the main switch is off |
| JP2012226787A (ja) * | 2012-08-22 | 2012-11-15 | Toshiba Corp | 情報処理装置およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0560320B1 (en) | Clock generator | |
| US5189647A (en) | Information processing system having power saving control of the processor clock | |
| US5551044A (en) | Method and apparatus for interrupt/SMI# ordering | |
| KR0171857B1 (ko) | 전원 공급 제어 회로 및 방법 | |
| US6978362B2 (en) | Reset arrangement for a microcontroller | |
| JPH11184573A (ja) | 電源スイッチ制御回路 | |
| US4749991A (en) | Turn off protection circuit | |
| KR100465734B1 (ko) | 컴퓨터의 다기능 전원제어 유니트 및 그 제어방법 | |
| JPH05313776A (ja) | パルス発生回路 | |
| JP3753212B2 (ja) | 印字装置 | |
| KR100487196B1 (ko) | 이동통신단말기전원예약장치 | |
| JPH0816346A (ja) | 電源切断防止機構 | |
| JP2005025397A (ja) | 温度異常／復旧検出時のクロック制御方式 | |
| JPH05181709A (ja) | 間欠動作用ウォッチドッグタイマ | |
| JP2686024B2 (ja) | クロック制御方式 | |
| JPH05289786A (ja) | 情報処理装置 | |
| JPH07107553B2 (ja) | 電子時計 | |
| JPS6257037A (ja) | 計算機システムの異常検出方式 | |
| JPH06138984A (ja) | 情報処理装置 | |
| JPH0137915B2 (ja) | ||
| JP2000013997A (ja) | 情報処理装置 | |
| JPH04270406A (ja) | 情報処理装置の電源制御システム | |
| JPH11327694A (ja) | 被制御装置、制御装置、および被制御装置の制御方法 | |
| US20080155296A1 (en) | Apparatus for controlling clock signals to processor circuit | |
| JPH0537581A (ja) | 遠隔電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |