JPH05289786A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH05289786A
JPH05289786A JP4087043A JP8704392A JPH05289786A JP H05289786 A JPH05289786 A JP H05289786A JP 4087043 A JP4087043 A JP 4087043A JP 8704392 A JP8704392 A JP 8704392A JP H05289786 A JPH05289786 A JP H05289786A
Authority
JP
Japan
Prior art keywords
processing unit
central processing
clock
control circuit
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4087043A
Other languages
English (en)
Inventor
Masayuki Takayama
雅之 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4087043A priority Critical patent/JPH05289786A/ja
Publication of JPH05289786A publication Critical patent/JPH05289786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】本発明は、中央処理装置がスリープ状態でクロ
ック停止を行い、割込み信号が中央処理装置に通知され
ると中央処理装置が通常動作されることを目的とする。 【構成】本発明の情報処理装置はデータを入力するため
の入力手段と、入力データが格納されるRAMと、プロ
グラムコードが格納されているROMと、ROMに格納
されているコードにしたがって制御を行う中央処理装置
と、その中央処理装置にクロックを供給する発振回路
と、その発振回路からのクロックを制御するクロック制
御回路と、割込み信号を制御する割込み制御回路と、計
時手段とから構成され、通常モードからスリープモード
への切替え、スリープモードから通常モードへの切替え
が数μs で行われるために低消費電力化が実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、中央処理装置がスリー
プ状態でクロック停止を行い、割込み信号が中央処理装
置に通知されると中央処理装置が通常動作される情報処
理装置に関する。
【0002】
【従来の技術】スリープモードとストップモード機能を
有する低消費電力用中央処理装置を備えた従来の情報処
理装置においては、中央処理装置がスリープモード状態
では中央処理装置内部の一部の回路を停止させるだけ
で、クロック回路部は動作しているために消費電流の低
減は期待できないが、通常モードからスリープモード、
およびスリープモードから通常モードへの高速な切換え
が可能である。
【0003】ストップモードは中央処理装置のクロック
そのものを停止させるために消費電流はほとんどゼロに
近いが、ストップモードから通常モードへの切換わるま
での過渡時間が十数mから数十m秒、必要である。
【0004】
【発明が解決しようとする課題】このような中央処理装
置を備えた情報処理装置である例えばデジタルセルラに
あっては、送信すべき信号の周波数帯としては各局とも
同一周波数帯を用い、時間軸上で各局が送信すべき時間
を分割して使用する時分割多元接続(TDMA)通信方
法では、送信処理、受信処理およびアイドル状態が順次
繰り返されている。この処理時間間隔が6.6mS以内
に処理されなければならない。低消費電力化を実現させ
るためにはある処理が終了してからストップモードに入
り、次の処理が要求されるとすぐに通常モードに切換わ
らなければならないが、前述の方法によるストップモー
ドから通常モードへの切換えには十数mから数十m秒が
必要なので使用できない。
【0005】
【課題を解決するための手段】本発明は、これらの課題
を解決するためのものであり、スリープモード機能を有
する中央処理装置を備えた情報処理装置において、ある
一定時間前記中央処理装置への処理動作の有無を計測す
る時間計測手段と、前記時間計測手段によってある一定
時間処理動作が無いことが判定されると前記中央処理装
置からのクロック停止命令で前記中央処理装置のクロッ
ク停止動作を行うクロック制御回路と、前記中央処理装
置をスリープモードに設定するためのスリープモード設
定手段と、クロック停止された前記中央処理装置を通常
動作させるための割込み信号を通知する割込み制御回路
と、前記割込み制御回路から前記クロック制御回路にク
ロック復帰を要求し前記中央処理装置がクロック出力さ
れた状態で前記割込み制御回路から前記中央処理装置に
前記割込み信号が通知されると前記中央処理装置が通常
動作される情報処理装置を提供する。
【0006】
【作用】上述のように構成された情報処理装置によれ
ば、ある一定時間、処理動作が無いときにスリープモー
ド状態でクロックが停止されるために消費電力がほとん
ど必要がない。またこのクロック停止状態の中央処理装
置に割込み信号が通知されると数μs で通常モードに切
換えられるためにスリープモードと同等の高速な切換え
動作とストップモードと同等の低消費電力化を実現でき
る。
【0007】
【実施例】以下、本発明の実施例について図を用いて説
明をする。
【0008】図1は本発明の一実施例を示す情報処理装
置のブロック図であり、図2は本発明の一実施例を示す
情報処理装置が通常動作モードからスリープモードに切
換えられる動作説明のフローチャートであり、図3は本
発明の一実施例を示す情報処理装置がスリープモードか
ら通常動作モードに切換えられる動作説明のフローチャ
ートであり、図4は本発明の一実施例を示す情報処理装
置が通常動作モードからスリープモードに切換えられる
ときのタイミングチャートであり、図5は本発明の一実
施例を示す情報処理装置がスリープモードから通常動作
モードに切換えられるときのタイミングチャートであ
る。
【0009】図1において、本発明の情報処理装置はデ
ータを入力するための入力手段4と、入力手段4によっ
て入力されたデータが格納されるRAM2と、プログラ
ムコードが格納されているROM1と、ROM1に格納
されているコードにしたがって制御を行う中央処理装置
5と、その中央処理装置5にクロックを供給する発振回
路6と、その発振回路6からのクロックを制御するクロ
ック制御回路7と、割込み信号を制御する割込み制御回
路8と、計時手段9とから構成されている。
【0010】図1乃至図5にもとずいて動作説明を行
う。計時手段9によって一定時間、処理動作が行われて
いないかどうかを判定し(ステップ1)、一定時間、処
理動作が行われていない場合には中央処理装置5からク
ロック制御回路7に対して図4の(b)で示されるよう
なクロック停止命令が出力される(ステップ2)。中央
処理装置5はクロックが停止される(ステップ5)まで
の間にスリープモードを設定するための命令を実行する
(ステップ3)と中央処理装置5はスリープ状態に入り
(ステップ4)、図4の(c)で示されるようにクロッ
クが停止される(ステップ5)。
【0011】次に、クロックが停止され、スリープ状態
である情報処理装置に対して例えばデータ受信、データ
送信、キー入力等の割込みが図5の(a)で示されるよ
うに発生し、割込み制御回路8に通知されると(ステッ
プ6)、割込み制御回路8からクロック制御回路7に対
してクロックが復帰するように通知され(ステップ
7)、図5の(b)で示されるようにクロックが駆動さ
れる(ステップ8)。クロックが駆動されてから一定時
間経過後、図5の(c)で示されるように前述の割込み
通知が割込み制御回路8から中央処理装置5に通知され
(ステップ9)、中央処理装置5は通常状態に復帰する
(ステップ10)。
【0012】
【発明の効果】以上説明したとおり、本発明は一定時
間、処理動作が行われていないときクロック停止命令が
発行されスリープ状態になるために低消費電力化が実現
でき、さらにクロックが停止され、スリープ状態の中央
処理装置に割込みが通知されると数μs で通常モードに
切換えられるためにストップモードと同等の低消費電力
化を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す情報処理装置のブロッ
ク図である。
【図2】本発明の一実施例を示す情報処理装置が通常動
作モードからスリープモードに切換えられる動作説明の
フローチャートである。
【図3】本発明の一実施例を示す情報処理装置がスリー
プモードから通常動作モードに切換えられる動作説明の
フローチャートである。
【図4】本発明の一実施例を示す情報処理装置が通常動
作モードからスリープモードに切換えられるときのタイ
ミングチャートである。
【図5】本発明の一実施例を示す情報処理装置がスリー
プモードから通常動作モードに切換えられるときのタイ
ミングチャートである。
【符号の説明】
1 ROM 2 RAM 3 出力手段 4 入力手段 5 中央処理装置 6 発振回路 7 クロック制御回路 8 割込み制御回路 9 計時手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】スリープモード機能を有する中央処理装置
    を備えた情報処理装置において、ある一定時間前記中央
    処理装置への処理動作の有無を計測する時間計測手段
    と、前記時間計測手段によってある一定時間処理動作が
    無いことが判定されると前記中央処理装置からのクロッ
    ク停止命令で前記中央処理装置のクロック停止動作を行
    うクロック制御回路と、前記中央処理装置をスリープモ
    ードに設定するためのスリープモード設定手段と、クロ
    ック停止された前記中央処理装置を通常動作させるため
    の割込み信号を通知する割込み制御回路と、前記割込み
    制御回路から前記クロック制御回路にクロック復帰を要
    求し前記中央処理装置がクロック出力された状態で前記
    割込み制御回路から前記中央処理装置に前記割込み信号
    が通知されると前記中央処理装置が通常動作されること
    を特徴とする情報処理装置。
JP4087043A 1992-04-08 1992-04-08 情報処理装置 Pending JPH05289786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4087043A JPH05289786A (ja) 1992-04-08 1992-04-08 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4087043A JPH05289786A (ja) 1992-04-08 1992-04-08 情報処理装置

Publications (1)

Publication Number Publication Date
JPH05289786A true JPH05289786A (ja) 1993-11-05

Family

ID=13903919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4087043A Pending JPH05289786A (ja) 1992-04-08 1992-04-08 情報処理装置

Country Status (1)

Country Link
JP (1) JPH05289786A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691649A3 (en) * 1994-06-06 1996-03-06 Fujitsu Ltd Disc device
US6016548A (en) * 1993-12-28 2000-01-18 Kabushiki Kaisha Toshiba Apparatus for controlling duty ratio of power saving of CPU
US6084441A (en) * 1996-07-30 2000-07-04 Nec Corporation Apparatus for and method of processing data

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016548A (en) * 1993-12-28 2000-01-18 Kabushiki Kaisha Toshiba Apparatus for controlling duty ratio of power saving of CPU
EP0691649A3 (en) * 1994-06-06 1996-03-06 Fujitsu Ltd Disc device
US5963398A (en) * 1994-06-06 1999-10-05 Fujitsu Limited Disk apparatus with voice coil motor
US6016547A (en) * 1994-06-06 2000-01-18 Fujitsu Limited Data processing apparatus with program allocating section for selectively allocating programs in first and second memory
US6137646A (en) * 1994-06-06 2000-10-24 Fujitsu Limited Disk apparatus using coincidence detection to generate variable sector pulses
US6084441A (en) * 1996-07-30 2000-07-04 Nec Corporation Apparatus for and method of processing data

Similar Documents

Publication Publication Date Title
EP0560320B1 (en) Clock generator
KR100296993B1 (ko) 패킷스위치의용장화스위칭플레인을처리하는방법및이방법을수행하는패킷스위치
US6442407B1 (en) Mobile radio telephone set
JPH0226131A (ja) 小型デジタル無線受信機
KR100420116B1 (ko) 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
JPH0431448B2 (ja)
JPH06311087A (ja) 無線選択呼出受信機
JPH09231194A (ja) 携帯端末
US7907965B2 (en) Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station
JPH05289786A (ja) 情報処理装置
KR950005208B1 (ko) 마이크로프로세서의 시스템 클럭 전환 장치
JP2002164841A (ja) 携帯電話の制御装置及び制御方法
JP2006065471A (ja) 半導体集積回路およびその節電制御方法および節電制御プログラム
JPH11252626A (ja) 低消費電力化無線基地局
JPH01292416A (ja) プロセッサの消費電力低減方式
JP2686024B2 (ja) クロック制御方式
JPH01314039A (ja) 無線呼出用受信機
JPH0323725A (ja) 移動無線通信機
JPH11227304A (ja) プリンタ装置
JPS61123916A (ja) マイクロコンピユ−タ
JP2002077023A (ja) 移動体通信端末
JPH0675654A (ja) コンピュータの節電方式
JPH0553680A (ja) 計算機の電力制御装置
JPH0519889A (ja) スタンバイ装置
JP2002041179A (ja) コンピュータ