JP4674914B2 - 押下判定システム - Google Patents

Description

本発明は、半導体集積回路のポインティングデバイスを制御する押下判定システムに関するものであり特にキースイッチを押下したときの判定方法に関するものである。

近年、押下判定システムは、携帯電話を始め、移動体端末やあらゆる機器のポインティングデバイスにおいて重要な回路機能となっている。

以下に従来の押下判定システムについて説明する。

図２は押下判定システムの従来例である。図２においては、１はキースイッチ、３は電源端子、４は入力端子、６は押下判定回路、７は出力端子、８は外部ＣＰＵ、１１は接地端子である。

以上のように構成された押下判定システムについて、以下その動作を説明する。従来の回路では、キースイッチ１がオフの状態の時には入力端子４がハイレベルとなり、押下判定回路６は動作せず、出力端子７はローレベルとなる。

また、キースイッチ１がオンの状態の時には入力端子４がローレベルとなり、押下判定回路６が動作し押下されたことを検知して、押下されたことを知らせるよう出力端子７をハイレベルに変化させる。

以上のように、キースイッチ１が押下されオフからオンに変化する場合で、入力端子４がハイレベルからローレベルに変化し、押下判定回路６の出力端子（７）がローレベルからハイレベルに変化することで、押下判定システムを実現している。

尚、このような技術には、キー押下圧の強弱により変化するチャタリング特性を用いたものもある（例えば、特許文献１参照）。
特開昭６２−２５６０１８号公報

しかしながら、従来の構成では、キースイッチ１が押下されオフからオンに変化し、入力端子４がハイレベルからローレベルに変化するときにチャタリングが起こり、入力端子４が定まらず押下判定回路６で正しく動作せず、押下判定できないという問題があった。

本発明は、上記従来技術の問題点を解決するもので、キースイッチのチャタリングを取り除くことを可能とした押下判定システムおよび押下判定方法を提供することを目的とする。

上記課題を解決するために、本発明の第１の押下判定システムは、押下してオン・オフ状態が変化するキースイッチを用いた押下判定システムであって、一端が第１の電源端子に接続されたキースイッチと、一端がキースイッチの他端に直列接続され、外部からの信号に基づいてオン・オフ状態が変化するスイッチ回路と、一端が第２の電源端子に接続され、他端がスイッチ回路の他端に接続された抵抗と、スイッチ回路の他端に接続され、スイッチ回路のオン時の出力であるキースイッチのオン・オフ状態を記憶する押下記憶装置と、記憶した状態が連続してｎ回（ｎは２以上の整数）以上オンであるときに押下判定を出力する押下判定回路とを具備していることを特徴とする。

この構成によって、キースイッチのチャタリングを一定時間取り除き、正確な押下判定が可能となる。

上記構成の押下判定システムにおいては、所定時間の間隔でスイッチ回路のオン・オフ状態を変化させる押下タイマー回路と、外部からの信号に基づいて所定時間を設定するタイマー切り換え回路とをさらに備えることが好ましい。

本発明の第２の押下判定システムは、ＣＰＵと、一端が第１の電源端子に接続され、押下してオン・オフ状態が変化するキースイッチと、一端がキースイッチの他端に直列接続され、ＣＰＵからの信号に基づいてオン・オフ状態が変化するスイッチ回路と、一端が第２の電源端子に接続され、他端がスイッチ回路の他端に接続された抵抗と、スイッチ回路の他端に接続され、スイッチ回路のオン時の出力であるキースイッチのオン・オフ状態を記憶する押下記憶装置と、記憶した状態が連続してｎ回（ｎは２以上の整数）以上オンであるときに押下判定を出力する押下判定回路とを具備していることを特徴とする。

この構成によれば、上記本発明の第１の押下判定システムと同様の作用効果を奏する。

以上のように本発明は、外部より任意の時間の設定が可能で、その一定時間の間に押下記憶装置で決められた回数の押下検出を行なうことでキースイッチが押下されるときに発生するチャタリングを取り除き正確な押下判定をすることができる、優れた押下判定システムを実現することができる。

以下、発明の実施の形態について、図面を参照しながら詳細に説明する。

図１は本発明の第１の実施の形態を示す回路図である。図１において、１はキースイッチ、２はトランスファーゲートを用いたスイッチ回路、３は電源端子、４は入力端子、５は押下記憶装置、６は押下判定回路、７は出力端子、８は外部ＣＰＵ、９はタイマー切り換え回路、１０は押下タイマー回路、１１は接地端子、１２は押下判定システム全体、Ｒ１は抵抗体である。

この実施の形態の押下判定システムは、キースイッチ１を押下したときに発生するチャタリングを取り除くためにある一定時間ごとにオン、オフするトランスファーゲートを用いたスイッチ回路２と、そのスイッチ回路２がオンしているあいだ、入力端子４を取り入れ、その入力端子４が連続ｎ回以上ローレベルを検出することができる押下記憶装置５と、押下記憶装置５の情報をもとに押下判定を行う押下判定回路６とを備え、押下判定回路６による押下判定結果が出力端子７に現れる。

具体的には、押下判定システムは、片端を接地させたキースイッチ１と、外部ＣＰＵ８から時間設定可能なタイマー切り換え回路９と、設定した時間で動作する押下タイマー回路１０と、押下タイマー回路１０のタイミングでオン・オフするトランスファーゲートを用いたキースイッチ１の片端を入力としたスイッチ回路２と、片方を電源端子３でもう片方をスイッチ回路２の出力に接続した抵抗Ｒ１と、キースイッチ１が押下された状態を記憶し、スイッチ回路２の出力（４）が入力となる押下記憶装置５と、押下タイマー回路１０によって連続ｎ回以上の押下が確認できる時に押下判定を出力する押下判定回路６の構成を有している。

この構成によって、キースイッチのチャタリングを一定時間取り除き、正確な押下判定が可能となる。

以上のように構成された押下判定システムについて、その動作について説明する。

初期値として、キースイッチ１がオフの状態について考える。その状態で、外部ＣＰＵ８より設定された時間をタイマー切り換え回路９で押下タイマー回路１０の時間を設定し、その設定時間の間隔で押下タイマー回路１０を動作させ、スイッチ回路２をオン・オフ制御させる。押下タイマー回路１０が任意の時間間隔で１パルス分スイッチ回路２をオンさせ、それ以外の時ではスイッチ回路２はオフになる。そのスイッチ動作を繰り返し行なう。その状態の中で押下タイマー回路１０がスイッチ回路２をオンした時にキースイッチ１がオン・オフのどちらであるか、入力端子４の変化で押下記憶装置５に記憶される。今はキースイッチ１がオフの状態なので、押下タイマー回路１０でスイッチ回路２がオンしたときは入力端子４が抵抗体Ｒ１で電源端子３にプルアップされており、入力端子４はハイレベルとなり押下記憶装置５はキースイッチ１がオンされていないと判断される。そして、押下判定回路６の出力信号（７）はローレベルになる。

次に、キースイッチ１がオンの状態について考える。キースイッチ１が押下されオンの状態になると、任意の時間間隔で押下タイマー回路１０がスイッチ回路２をオンした時に、抵抗体Ｒ１で電源端子３にプルアップされていた入力端子４が、ハイレベルからローレベルに変化する。その時押下記憶装置５はキースイッチ１が押下されていると判断する。スイッチ回路２がオンするたびに入力端子４がハイレベルからローレベルへと変化する状態を押下記憶装置５が記憶し、あらかじめ指定した任意の回数で、入力端子４がローレベルであることを連続的に得られると、押下判定回路６が動作し出力端子７がローレベルからハイレベルへと変化する。

また、前記の基本動作の中で、キースイッチ１が押下されている間でも押下タイマー回路１０で制御されるスイッチ回路２がオンしていないときは、入力端子４はローレベルにならないので、抵抗体Ｒ１で消費される電流を最小限にコントロールすることが可能である。また、押下タイマー切り換え回路９により、外部からの命令でスイッチ回路２のオンさせる時間的な間隔も変化させることが可能である。

以上のように本実施の形態によれば、キースイッチ１を押下されたという判定はタイマー回路で制御されたスイッチ回路２がオン状態の間、入力端子４がローレベルとなり、押下記憶装置５がスイッチ回路２動作を繰り返す中で、入力端子４の状態を記憶し、押下判定回路６で判定をすることでチャタリングを取り除くことが可能となる。

本発明にかかる押下判定システムは、キースイッチのチャタリングを一定時間取り除き、正確な押下判定が可能となるという効果を有し、ポインティングデバイスを有する半導体集積回路の押下判定システム等として有用である。

本発明の実施形態における押下判定システムの回路図である。 従来の押下判定システムの回路図である。

符号の説明

１ キースイッチ
２ スイッチ回路
３ 電源端子
４ 入力端子
５ 押下記憶装置
６ 押下判定回路
７ 出力端子
８ 外部ＣＰＵ
９ タイマー切り換え回路
１０ 押下タイマー回路
１１ 接地端子
１２ 押下判定システム
Ｒ１ 抵抗体

Claims (3)

1. 押下してオン・オフ状態が変化するキースイッチを用いた押下判定システムであって、
   一端が第１の電源端子に接続された前記キースイッチと、
   一端が前記キースイッチの他端に直列接続され、外部からの信号に基づいてオン・オフ状態が変化するスイッチ回路と、
   一端が第２の電源端子に接続され、他端が前記スイッチ回路の他端に接続された抵抗と、
   前記スイッチ回路の前記他端に接続され、前記スイッチ回路のオン時の出力である前記キースイッチのオン・オフ状態を記憶する押下記憶装置と、
   前記記憶した状態が連続してｎ回（ｎは２以上の整数）以上オンであるときに押下判定を出力する押下判定回路とを具備していることを特徴とする押下判定システム。
2. 所定時間の間隔で前記スイッチ回路のオン・オフ状態を変化させる押下タイマー回路と、前記外部からの信号に基づいて前記所定時間を設定するタイマー切り換え回路とをさらに備えることを特徴とする請求項１記載の押下判定システム。
3. ＣＰＵと、
   一端が第１の電源端子に接続され、押下してオン・オフ状態が変化するキースイッチと、一端が前記キースイッチの他端に直列接続され、前記ＣＰＵからの信号に基づいてオン・オフ状態が変化するスイッチ回路と、
   一端が第２の電源端子に接続され、他端が前記スイッチ回路の他端に接続された抵抗と、
   前記スイッチ回路の前記他端に接続され、前記スイッチ回路のオン時の出力である前記キースイッチのオン・オフ状態を記憶する押下記憶装置と、
   前記記憶した状態が連続してｎ回（ｎは２以上の整数）以上オンであるときに押下判定を出力する押下判定回路とを具備していることを特徴とする押下判定システム。

Images