JPS6055448A - ウオッチドッグタイマ−の不良検出装置 - Google Patents

ウオッチドッグタイマ−の不良検出装置

Info

Publication number
JPS6055448A
JPS6055448A JP58162623A JP16262383A JPS6055448A JP S6055448 A JPS6055448 A JP S6055448A JP 58162623 A JP58162623 A JP 58162623A JP 16262383 A JP16262383 A JP 16262383A JP S6055448 A JPS6055448 A JP S6055448A
Authority
JP
Japan
Prior art keywords
timer
processing unit
central processing
watchdog timer
watchdog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58162623A
Other languages
English (en)
Inventor
Hiroshi Oota
博 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58162623A priority Critical patent/JPS6055448A/ja
Publication of JPS6055448A publication Critical patent/JPS6055448A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61MDEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M5/00Devices for bringing media into the body in a subcutaneous, intra-vascular or intramuscular way; Accessories therefor, e.g. filling or cleaning devices, arm-rests
    • A61M5/178Syringes
    • A61M5/31Details
    • A61M2005/3103Leak prevention means for distal end of syringes, i.e. syringe end for mounting a needle
    • A61M2005/3104Caps for syringes without needle

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ウォッチドッグタイマーの不良検出装置、特
にミニコンピユータ及びマイクロコンピュータ等のディ
ジタル演算装置における中央処理装置の不良検出に際し
て用いられるウォッチドッグタイマーの不良検出装置に
関するものである。
〔発明の技術的背景〕
中央処理装置の不良を検出する方法としては4種のもの
かあり、その内の一つとしてウォッチドッグタイマーに
よる不良検出がある。第1図はウォッチドッグタイマー
による不良検出の一例図である。
第1図において、IAは中央処理装置、IBはウォッチ
ドッグタイマーであシ、計数器1cと発振器IDとから
なっている。そしてディジタル出力部IEからは一定時
間毎に初期化信号Aを計数器ICへ送出している。ここ
で計数器1cは発振器IDから送出されるクロックツ4
ルスcにょシ計数を行ない、この計数値が所定の値を超
えると不良検出信号Bを出力する。
以上の説明から明らかなように、第1図図示の装置は中
央処理装置IAがある一定時間毎に初期化信号Aを送出
している間は、ウオッチド、グタイマ−IBの計数器l
Cが初期化されて計数値が所定の値を超えないために不
良検出信号Bは出力されない。しかし中央処理装置IA
が不良を起こし、ある一定時間毎に初期化信号Aを送出
でき々くなると、ウォッチドッグタイマーIBの計数器
ICが初期化されずに計数値が所定の値を超えることに
よシネ良検出信号Bが出力される。
また、第2図も従来装置であシ、ウォッチドッグタイマ
ーIBは、タイマー用抵抗2人とタイマー用コンデンサ
2BからなるCR充電形タイマーの充電電圧vAが一定
電圧を超えることによシトランジスタ2Cが動作し、不
良検出信号Bを出力する構成となっている。2Dはトラ
ンジスタ2Cの電流を制限する電流制限用抵抗であ5.
2Eは前記一定電圧を決定するツェナ・ダイオードであ
る。
上記構成になるウオッチド、グタイマーIBは、第3図
に示すように時刻t1に初期化信号Aが「0」になるこ
とにより、タイマー用コンデンサ2Bの充電電圧vAは
放電して時刻t!にOvになり、また初期化信号Aが「
1」になることによシ前記コンデンサ2Bは充電を開始
し、充電電圧vAは時刻t3の時vIlに達する。
ここで中央処理装置IAが正常であれば、初期化時間T
の周期によって初期化信号Aを送出するため、充電電圧
vAは時刻t4にて再びOvになる。
したがって中央処理装置IAが異常であれば初期化時間
Tを過ぎても初期化信号Aを送出しないため、充電電圧
vAが異常充電電圧vcに達し、トランジスタ2Cを介
して不良検出信号B(不良時「0」)を出力する。
〔背景技術の問題点〕
第1図の装置においては、ウォッチドッグタイマーIB
が不良になった場合に、本来ウォッチドッグタイマーI
Bによって検出されるべき中央処理装置IAの不良が検
出できなくなシ、更に中央処理装置IAは正常動作であ
るにも拘らず、ウォッチドッグタイマーIBの不良によ
シ、恰も中央処理装置の不良のように不良検出信号Bが
出力される虞れもある。
また第2図の装置においても、タイマー用コンデンサ2
Bの経年変化率等によシウォッチドッグタイマーIBが
不良になると、ウォッチドッグタイマーIBによって検
出されるべき中央処理装置の不良が検出できなくなる他
、中央処理装置IAが正常な場合にウォッチドッグタイ
マーIBの不良によシネ良検出信号Bが出力される虞れ
がある。
即ち、第1図及び第2図のいずれの場合もウォッチドッ
グタイマーに不良が発生した場合に、中央処理装置の不
良が検出できないばかシか、中央処理装置が正常である
にも拘らずウオッチド、グタイマーの不良による不良検
出信号によって、中央処理装置の不良と見なされる可能
性があった。
〔発明の目的〕
本発明は上記問題点を解決することを目的としてなされ
たものであシ、ウォッチドッグタイマーが正常であるか
否かを判定するウォッチドッグタイマーの不良検出装置
を提供することを目的としている。
〔発明の概要〕
本発明では計数器ICの計数値りを中央処理装置内に取
シ込み、中央処理装置内のプログラムにしたがって所定
のレベル範囲内に入っているか否かを判定することによ
シ、ウォッチドッグタイマーの不良を検出しようとする
ものである。
〔発明の実施例〕
以下図面を参照して実施例を説明する。第4図は本発明
によるウォッチドッグタイマーの不良検出装置の一実施
例ブロック図である。第4図において第1図と同一の符
号は第1図に対応している。
第4図において、Dは計数器ICの計数値であり中央処
理装置IA内のディジタル入力部4Aに入力される。そ
の他の構成は第1図と同様である。
そしてディジタル入力部4Aに入力された計数器ICの
計数値りは、中央処理装置IAに取シ込まれ、中央処理
装置IA内のプログラムにしたがって所定のレベル範囲
内に入っているか否かを判定する。
第5図は不良検出動作を説明するための70−チャート
である。第5図においてステラf5には最小比較判定部
であシ、計数器ICによる計数値りと予め定められた正
常時の計数値の最小値とを比較し、これが最小値よシ小
さければステップ5Dへ移って不良表示ランプを点灯す
る。ステラ7’5Aにおいて最小値以上であればステラ
7’5Bへ移って最大値と比較する。即ち、最大値比較
部5Bは計数器ICによる計数値りと予め定められた正
常時の計数値の最大値とを比較し、これが最大値より大
きければ前記同様ステップ5Dに移って不良表示ランプ
を点灯し、また最大値より小さければステップ5Cへ移
って不良表示ランプを消灯する。要するに計数値りが所
定の範囲内に入っているか否かによシ、ウォッチドッグ
タイマーの不良を検出し、不良表示ランプの点灯あるい
は消灯を順次行なうものである。
第6図は不良検出動作を説明するための更に他のフロー
チャートである。
本実施例ではウォッチドッグタイマーを初期化し、更に
初期化されていることを確認するルーチンを追加したも
のである。
即ち、第5図のフローチャートではウオッチド、グタイ
マーが初期化される直前に不良検出を行なう場合であっ
たが、これにウォッチドッグタイマーの初期化ステ、7
’6Aとこれを確認する確認ステ、ゾロBとを追加し、
ウォッチドッグタイマーが正常に動作している時のみ、
ウォッチドッグタイマーの初期化とこれの確認を行なう
ようにしたため、更に不良検出の感度を向上することが
できる。
第7図は本発明によるウオッチド、グタイマーの不良検
出装置の他の実施例プロ、り図である。
本実施例では充電用コンデンサの充電電圧vAをφ変換
器7Aによってディジタル信号に変換し、ディジタル入
力部4Aに導入しようとするものであり、その他の構成
は第2図と同様である。
即ち、ウォッチドッグタイマーIBの充電電圧vAの初
期化する直前の値をψ変換器7Aを介して中央処理装置
IAに取シ込み、これが所定範囲内に入っていることの
検出を行なうものである。
第8図は動作説明のためのタイムチャートであり、これ
によって説明すると、先ず初期化信号Aは図のように連
続的に出力されている。したがってウォッチドッグタイ
マーが正常に動作している間は充電用コンデンサの充電
電圧vAの初期化直前の値(E点)は、正常計数最大値
と正常計数最小値との間に入っているため不良とはなら
ないが、ウォッチドッグタイマーの不良発生時には、充
電電圧vAは初期化直前の値(2点 11点)が正常計
数最大値と正常計数最小値との間に入らないために不良
検出ができることになる。
第9図は本発明によるウォッチドッグタイマーの不良検
出装置の更に他の実施例ブロック図である。
本実施例では中央処理装置内部のプログ2ムで行なって
いて比較手段を外部回路構成によりて行なおうとするも
のである。
即ち、最大電圧レベル検出器9A、最小電圧レベル検出
器9B、オンディレィタイマー9C,インバータ9Dに
よって構成したものである。その他の構成は第2図と同
様である。
第10図は最大電圧以上となった場合の動作説明のタイ
ムチャートである。図に示されるように充電電圧■、は
ウォッチドッグタイマーが正常時には正常時最大電圧以
下にあって充放電を繰シ返すため、最大電圧レベル検出
器9A及び最小電圧レベル検出器9B共に動作せず、し
たがってアラーム信号G(不良時「1」)を出力しない
。しかし充電電圧vAが最大電圧を超えると(1点)、
最大電圧レベル検出器9Aが動作してアラーム信号Gを
出力する。
第11図は最小電圧以下となった場合の動作説明のタイ
ムチャートである。図に示すように充電用コンデンサの
充電電圧vAが正常時の最小電圧より小さい場合には、
最小電圧レベル検出器9Bの出力Hを反転して信号工を
得、更にこの出力が「1」である期間が1時間以上であ
る場合に、オンディレィタイマー90によってアラーム
信号G(不良時「1」)を出力するものである。
第12図は本発明によるウォッチドッグタイマーの不良
検出装置の更に他の実施例ブロック図である。
本実施例ではマイクロコンピュータ等を応用した保護継
電器(以下ディジタルリレーと云う)におけるウォッチ
ドッグタイマーの不良検出を行なおうとするものである
第12図において、12Aはマルチプレクサ(MPX 
)であって、リレー人力である電圧、電流から必要とす
る信号が取シ出される。そして前記取シ出された信号は
A/D変換器7Aを介してアナログ/7′イジタル変換
され、ダイレクトメモリアクセス制御回路(DMA )
 12 Bによって中央処理装置IAに入力されるもの
であシ、これまでの構成は公知である。
上記構成を有するディジタルリレーにおいて、ウォッチ
ドッグタイマーの充電電圧vAを他のリレー人力と共に
、マルチブレフサ(MPX )に入力する。ここで、マ
ルチプレクサ(MPX ) 12 Bに入力された複数
の電気量は、時系列的に順次出力され、h10変換器7
 A ’sダイレクトメモリアクセス制御回路(DMA
 ) 12 Bを介して中央処理装置IAに取り込まれ
、第6図に示す不良検出が行なわれる。即ち、マルチプ
レクサ(MPX ) 12 Bより、ウォッチドッグタ
イマーの充電電圧■□を入力することによシ、これが所
定のレベル範囲内か否かを検出1〜、不良ランプの点灯
又は消灯を行なう。
このような構成とすることによシ、ウォッチドッグタイ
マーの不良検出はかシでなく、マルチプレクサ(MPX
)12A、Az勺変換器7A、ダイレクトメモリアクセ
ス制御回路(L)MA )等が正しく動作していること
の検出も行なうことができる。
上記回路構成は前記各実施例に限定されるものではなく
、例えばウォッチドッグタイマーのタイマー値と所定の
レベルとの大小関係の比較は、所定のレベルとして正常
時の最大値だけとしても良いし、正常時の最小値から最
大値までの範囲としてもよい。なお、ウォッチドッグタ
イマー不良時に不良表示ランプ点灯の他、不良タイマー
値表示や中央処理装置の実行停止等を行なってもよいこ
とは勿論である。
〔発明の効果〕
以上説明した如く、本発明によればウォッチドッグタイ
マーの計数値が所定の範囲内におるか否かを常時監視す
るよう構成したので、ウォッチドッグタイマーの不良検
出ばかシだけでなく、中央処理装置や入力回路等の不良
も検出するよう構成でき、装置の信頼度向上をはかるこ
との可能なウォッチドッグタイマーの不良検出装置を提
供できる。
【図面の簡単な説明】 第1図及び第2図はウォッチドッグタイマーの不良検出
のだめの従来装置図、第3図は第2図の動作説明のため
のタイムチャート、第4図は本発明によるウォッチドッ
グタイマーの不良検出装置の一実施例ブロック図、第5
図は動作説明のためのフローチャート、第6図は動作説
明のための他の実施例フローチャート、第7図は他の実
施例プロ、り図、第8図は第7図の動作説明のためのタ
イムチャート、第9図は更に他の実施例ブロック図、第
10図及び第11図は第9図の動作説明のためのタイム
チャート、第12図れ更に他の実施例プロ、り図である
。 IA・・・中央処理装置、 1B・・・ウォッチドッグタイマー、 IC・・・計数器、 iD・・・発振器、IE・・・デ
ィジタル出力部、 2人・・・タイマー用抵抗、 2B・・・タイマー用コンデンサ、 2C・・・トランジスタ、2D・・・電流制限抵抗、2
E・・・ツェナ・ダイオード、 4A・・・ディジタル入力部、 7A・・・A/D変換器、 9A・・・最大電圧レベル検出器、 9B・・・最小電圧レベル検出器、 9C・・・オンディレィタイマー、 9D・・・インバータ、12A・・・マルチプレクサ、
12B・・・ダイレクトメモリアクセス制御回路、特許
出願人 東京芝浦電気株式会社 代理人 弁理士 石 井 紀 男 蔦3図 児4図 ンクぐづ18ffへ 鬼7図 毘δ図 電12区

Claims (1)

  1. 【特許請求の範囲】 (1)中央処理装置からの初期化信号を所定時間内にタ
    イマーへ送出することによってタイマーを初期化し、前
    記初期化信号の送出が所定時間を超えることによって中
    央処理装置の異常を検出するウォッチドッグタイマーに
    おいて、中央処理装置はタイマーの初期化される直前の
    値が所定のレベル範囲内に入っているが否かを検出する
    比較機能をそなえ、前記所定のレベル範囲内にないとき
    、ウォッチドッグタイマーの不良検出信号を送出するこ
    とを特徴とするウォッチドッグタイマーの不良検出装置
    。 (2)中央処理装置からの初期化信号を所定時間内にタ
    イマーへ送出することによってタイマーを初期化し、前
    記初期化信号の送出が所定時間を超えることによって中
    央処理装置の異常を検出するウォッチドッグタイマーに
    おいて、中央処理装置はタイマーの初期化される直前の
    値が所定のレベル範囲内に入っているか否かを検出する
    比較機能をそなえると共に、タイマーが正常動作してい
    るときのみタイマーの初期化を行なう機能をそなえ、前
    記所定のレベル範囲内にないとき、ウォッチドッグタイ
    マーの不良検出信号を送出することを特徴とするウォッ
    チドッグタイマーの不良検出装置@(3) タイマーの
    値はアナログ・ディジタル変換されて入力されることを
    特徴とする特許請求の範囲第1項又は第2項記載のウォ
    ッチドッグタイマーの不良検出装置。 (4) 中央処理装置からの初期化信号を所定時間内に
    タイマーへ送出することによってタイマーを初期化し、
    前記初期化信号の送出が所定時間を超えることによって
    中央処理装置の異常を検出するウォッチドッグタイマー
    において、中央処理装置の外部回路として最大電圧レベ
    ル検出器及び最小電圧レベル検出器からなる比較手段を
    もうけてタイマーの値を夫々入力することによシ、タイ
    マーの初期化される直前の値が前記各検出器の検出しペ
    ル範囲内にあるか否かを検出し、前記所定のレベル範囲
    内にないとき、ウォッチドッグタイマーの不良検出信号
    を送出することを特徴とするウォッチドッグタイマーの
    不良検出装置。
JP58162623A 1983-09-06 1983-09-06 ウオッチドッグタイマ−の不良検出装置 Pending JPS6055448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58162623A JPS6055448A (ja) 1983-09-06 1983-09-06 ウオッチドッグタイマ−の不良検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58162623A JPS6055448A (ja) 1983-09-06 1983-09-06 ウオッチドッグタイマ−の不良検出装置

Publications (1)

Publication Number Publication Date
JPS6055448A true JPS6055448A (ja) 1985-03-30

Family

ID=15758122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58162623A Pending JPS6055448A (ja) 1983-09-06 1983-09-06 ウオッチドッグタイマ−の不良検出装置

Country Status (1)

Country Link
JP (1) JPS6055448A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4973315A (en) * 1987-11-11 1990-11-27 Ausmedics Pty Ltd. Removal and safe disposal of sharps from medical tools

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4973315A (en) * 1987-11-11 1990-11-27 Ausmedics Pty Ltd. Removal and safe disposal of sharps from medical tools

Similar Documents

Publication Publication Date Title
KR100296984B1 (ko) 전자제어장치용감시시스템
JPS6055448A (ja) ウオッチドッグタイマ−の不良検出装置
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPH08202589A (ja) 情報処理装置及び故障診断方法
JPS5821281B2 (ja) 演算装置
JPH0452900A (ja) 火災報知設備用機器
US10671027B2 (en) Electronic component monitoring method and apparatus
JPH04283840A (ja) 情報処理装置の診断方法
JP3722008B2 (ja) 自動火災報知システム
JPH07110019B2 (ja) 外部入力のノイズ信号検出装置
JPH05264737A (ja) 臨界警報装置
JPS62222318A (ja) 情報処理装置
JPS6213697B2 (ja)
JPH04160918A (ja) クロック障害検出回路
JPS60325A (ja) プラント監視装置
JPH05173841A (ja) ウオッチドッグタイマのモニタ回路
JPH01169642A (ja) 暴走検出回路
JPH0334032B2 (ja)
JPS598004A (ja) フエイル・セ−フ回路
JPH01200424A (ja) システム電源試験方式
JPH05189271A (ja) 中央処理装置の異常検知装置
JPH02130646A (ja) Cpuの異常検出方式
JPS6015725A (ja) 電源電圧監視回路
JPH05241907A (ja) 故障検出回路
JPH08161203A (ja) ウォッチドッグ用icの故障診断システム