JPH11242617A - Ｃｐｕ異常検出回路 - Google Patents
Ｃｐｕ異常検出回路Info
- Publication number
- JPH11242617A JPH11242617A JP10043561A JP4356198A JPH11242617A JP H11242617 A JPH11242617 A JP H11242617A JP 10043561 A JP10043561 A JP 10043561A JP 4356198 A JP4356198 A JP 4356198A JP H11242617 A JPH11242617 A JP H11242617A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- interrupt
- signal
- abnormality detection
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 予めウォッチドッグタイマの存在を考慮して
いなくても後からでもＣＰＵ異常検出回路を容易に実現
する。 【解決手段】 インターバルタイマ１３は割り込み信号
１０４によりＣＰＵ１１に対して一定間隔で割り込みを
かけ、カウンタ１４は割り込み信号１０４によりカウン
トを開始する。ＣＰＵ１１に何らかの異常が発生した場
合には割り込み応答サイクル検出器１２から検出信号１
０３が出力されなくなり、カウンタ１４はカウントを停
止しなくなるためＣＰＵ１１の異常を通知するための異
常検出信号１０１が出力される。
いなくても後からでもＣＰＵ異常検出回路を容易に実現
する。 【解決手段】 インターバルタイマ１３は割り込み信号
１０４によりＣＰＵ１１に対して一定間隔で割り込みを
かけ、カウンタ１４は割り込み信号１０４によりカウン
トを開始する。ＣＰＵ１１に何らかの異常が発生した場
合には割り込み応答サイクル検出器１２から検出信号１
０３が出力されなくなり、カウンタ１４はカウントを停
止しなくなるためＣＰＵ１１の異常を通知するための異
常検出信号１０１が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵの動作異常
を検出するためのＣＰＵ異常検出回路に関する。
を検出するためのＣＰＵ異常検出回路に関する。
【０００２】
【従来の技術】従来のＣＰＵ異常検出回路は、図４に示
すように、ウォッチドッグタイマ４２と、ＣＰＵ４１に
設けられ、ウォッチドッグタイマ４２を一定間隔でリセ
ットするためのプログラム４０とにより構成されてい
た。
すように、ウォッチドッグタイマ４２と、ＣＰＵ４１に
設けられ、ウォッチドッグタイマ４２を一定間隔でリセ
ットするためのプログラム４０とにより構成されてい
た。
【０００３】ウォッチドッグタイマ４２は、内部に有す
るカウント値をカウントアップし続けていて、ＣＰＵ４
１に設けられたプログラム４０によってアクセスされる
とカウント値をクリアする。そして、そのカウント値が
ある一定値以上になると異常検出信号４３を外部に出力
してＣＰＵ４１の異常を通知している。
るカウント値をカウントアップし続けていて、ＣＰＵ４
１に設けられたプログラム４０によってアクセスされる
とカウント値をクリアする。そして、そのカウント値が
ある一定値以上になると異常検出信号４３を外部に出力
してＣＰＵ４１の異常を通知している。
【０００４】この従来のＣＰＵ異常検出回路は、ウォッ
チドッグタイマ４２を一定間隔でアクセスするためのプ
ログラム４０をＣＰＵ４１に設けることが必要である。
そのため、ウォッチドッグタイマ４２の存在を予め想定
せずに構成されたＣＰＵでは、プログラムが既にマスク
ＲＯＭ化されていたり、プログラムソースコードの入手
が困難な場合には異常検出回路を実現することができな
いという問題点があった。
チドッグタイマ４２を一定間隔でアクセスするためのプ
ログラム４０をＣＰＵ４１に設けることが必要である。
そのため、ウォッチドッグタイマ４２の存在を予め想定
せずに構成されたＣＰＵでは、プログラムが既にマスク
ＲＯＭ化されていたり、プログラムソースコードの入手
が困難な場合には異常検出回路を実現することができな
いという問題点があった。
【０００５】
【発明が解決しようとする課題】上述した従来のＣＰＵ
異常検出回路では、ＣＰＵを構成する際にウォッチドッ
グタイマの存在を予め考慮して設計していなければ後か
ら実現することが難しい場合があるという問題点があっ
た。
異常検出回路では、ＣＰＵを構成する際にウォッチドッ
グタイマの存在を予め考慮して設計していなければ後か
ら実現することが難しい場合があるという問題点があっ
た。
【０００６】本発明の目的は、予めウォッチドッグタイ
マの存在を考慮していなくても後からでも容易に実現す
ることができるＣＰＵ異常検出回路を提供することであ
る。
マの存在を考慮していなくても後からでも容易に実現す
ることができるＣＰＵ異常検出回路を提供することであ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＣＰＵ異常検出回路は、一定間隔で割り込
み信号を発生しているインターバルタイマと、前記イン
ターバルタイマから出力された割り込み信号により割り
込みを発生させ、該割り込みに対する応答サイクルを外
部に通知するＣＰＵと、前記ＣＰＵの割り込み応答サイ
クルを検出して検出信号を出力する割り込み応答サイク
ル検出器と、前記インターバルタイマから出力された割
り込み信号を入力するとカウントを開始し、前記検出信
号を入力すると該カウントを停止し、カウント値が予め
定められた規定値を超えた場合に前記ＣＰＵが正常に動
作していないことを示すための異常検出信号出力するカ
ウンタとから構成されている。
に、本発明のＣＰＵ異常検出回路は、一定間隔で割り込
み信号を発生しているインターバルタイマと、前記イン
ターバルタイマから出力された割り込み信号により割り
込みを発生させ、該割り込みに対する応答サイクルを外
部に通知するＣＰＵと、前記ＣＰＵの割り込み応答サイ
クルを検出して検出信号を出力する割り込み応答サイク
ル検出器と、前記インターバルタイマから出力された割
り込み信号を入力するとカウントを開始し、前記検出信
号を入力すると該カウントを停止し、カウント値が予め
定められた規定値を超えた場合に前記ＣＰＵが正常に動
作していないことを示すための異常検出信号出力するカ
ウンタとから構成されている。
【０００８】本発明は、インターバルタイマは割り込み
信号によりＣＰＵに対して一定間隔で割り込みをかけ、
カウンタは割り込み信号によりカウントを開始し、ＣＰ
Ｕが正常の場合にはその割り込みに対する応答サイクル
を検出した割り込み応答サイクル検出器が検出信号を出
力することによりカウンタのタウンが停止され異常検出
信号が出力されないが、ＣＰＵに何らかの異常が発生し
た場合には割り込み応答サイクル検出器から検出信号が
出力されなくなり、カウンタはカウントを停止しないた
め異常検出信号が出力されるようにしたものである。
信号によりＣＰＵに対して一定間隔で割り込みをかけ、
カウンタは割り込み信号によりカウントを開始し、ＣＰ
Ｕが正常の場合にはその割り込みに対する応答サイクル
を検出した割り込み応答サイクル検出器が検出信号を出
力することによりカウンタのタウンが停止され異常検出
信号が出力されないが、ＣＰＵに何らかの異常が発生し
た場合には割り込み応答サイクル検出器から検出信号が
出力されなくなり、カウンタはカウントを停止しないた
め異常検出信号が出力されるようにしたものである。
【０００９】したがって、予めウォッチドッグタイマの
存在を予め想定せずに構成され、さらにプログラムが既
にマスクＲＯＭ化されていたり、プログラムソースコー
ドの入手が困難な場合でもＣＰＵ異常検出回路を後から
でも容易に実現することができるまた、本発明のＣＰＵ
異常検出回路は、一定間隔で割り込み信号を発生してい
るインターバルタイマと、前記インターバルタイマから
出力された割り込み信号により割り込みを発生させ、該
割り込みに対する応答サイクルを外部に通知するＣＰＵ
と、前記ＣＰＵの割り込み応答サイクルを検出して検出
信号を出力する割り込み応答サイクル検出器と、前記イ
ンターバルタイマから出力された割り込み信号を入力す
るとカウントを開始し、前記検出信号を入力すると該カ
ウントを停止し、カウント値が予め定められた規定値を
超えた場合に前記ＣＰＵをリセットするためのリセット
信号を出力するカウンタとから構成されている。
存在を予め想定せずに構成され、さらにプログラムが既
にマスクＲＯＭ化されていたり、プログラムソースコー
ドの入手が困難な場合でもＣＰＵ異常検出回路を後から
でも容易に実現することができるまた、本発明のＣＰＵ
異常検出回路は、一定間隔で割り込み信号を発生してい
るインターバルタイマと、前記インターバルタイマから
出力された割り込み信号により割り込みを発生させ、該
割り込みに対する応答サイクルを外部に通知するＣＰＵ
と、前記ＣＰＵの割り込み応答サイクルを検出して検出
信号を出力する割り込み応答サイクル検出器と、前記イ
ンターバルタイマから出力された割り込み信号を入力す
るとカウントを開始し、前記検出信号を入力すると該カ
ウントを停止し、カウント値が予め定められた規定値を
超えた場合に前記ＣＰＵをリセットするためのリセット
信号を出力するカウンタとから構成されている。
【００１０】また、本発明の実施態様によれば、前記異
常検出信号が出力されると前記ＣＰＵの動作の代替処理
を行うスタンバイＣＰＵをさらに有する。
常検出信号が出力されると前記ＣＰＵの動作の代替処理
を行うスタンバイＣＰＵをさらに有する。
【００１１】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１２】（第１の実施形態）図１は本発明の第１の
実施形態のＣＰＵ異常検出回路の構成を示したブロック
図である。
実施形態のＣＰＵ異常検出回路の構成を示したブロック
図である。
【００１３】本実施形態のＣＰＵ異常検出回路は、ＣＰ
Ｕ１１と、インターバルタイマ１３と、割り込み応答サ
イクル検出器１２と、カウンタ１４とから構成されてい
る。ＣＰＵ１１は、割り込みに対する応答サイクルを外
部に通知することができる機能を有している。
Ｕ１１と、インターバルタイマ１３と、割り込み応答サ
イクル検出器１２と、カウンタ１４とから構成されてい
る。ＣＰＵ１１は、割り込みに対する応答サイクルを外
部に通知することができる機能を有している。
【００１４】割り込み応答サイクル検出器１２は、ＣＰ
Ｕ１１の割り込み応答サイクルを検出して検出信号１０
３を出力する。
Ｕ１１の割り込み応答サイクルを検出して検出信号１０
３を出力する。
【００１５】インターバルタイマ１３は、プログラムの
タスク管理等に用いられていて、一定間隔で割り込み信
号１０４を発生している。
タスク管理等に用いられていて、一定間隔で割り込み信
号１０４を発生している。
【００１６】カウンタ１４は、インターバルタイマ１３
から出力された割り込み信号１０４を入力するとカウン
トを開始し、検出信号１０３を入力するとそのカウント
を停止する。また、カウンタ１４は、検出信号１０３が
一定時間内に入力されずにカウント値が予め定められた
規定値を超えた場合にＣＰＵ１１が正常に動作していな
いことを示す異常検出信号１０１を出力する。
から出力された割り込み信号１０４を入力するとカウン
トを開始し、検出信号１０３を入力するとそのカウント
を停止する。また、カウンタ１４は、検出信号１０３が
一定時間内に入力されずにカウント値が予め定められた
規定値を超えた場合にＣＰＵ１１が正常に動作していな
いことを示す異常検出信号１０１を出力する。
【００１７】次に、本実施形態の動作について図１を参
照して説明する。
照して説明する。
【００１８】インターバルタイマ１３は、一定間隔で割
り込み信号１０４を出力することによりＣＰＵ１１へ割
り込みをかけている。また、割り込み信号１０４が出力
されたことによりカウンタ１４ではカウントが開始され
る。
り込み信号１０４を出力することによりＣＰＵ１１へ割
り込みをかけている。また、割り込み信号１０４が出力
されたことによりカウンタ１４ではカウントが開始され
る。
【００１９】そして、ＣＰＵ１１が正常に動作している
場合には、ＣＰＵ１１は割り込み信号１０４によって発
生した割り込みに対する割り込み応答サイクルを出力す
るため、割り込み応答サイクル検出器１２は、この割り
込み応答サイクルを検出してカウンタ１４に検出信号１
０３を出力する。そのため、カウンタ１４ではカウント
を停止するので異常検出信号１０１は出力されない。
場合には、ＣＰＵ１１は割り込み信号１０４によって発
生した割り込みに対する割り込み応答サイクルを出力す
るため、割り込み応答サイクル検出器１２は、この割り
込み応答サイクルを検出してカウンタ１４に検出信号１
０３を出力する。そのため、カウンタ１４ではカウント
を停止するので異常検出信号１０１は出力されない。
【００２０】そして、ＣＰＵ１１に何らかの異常が発生
しインターバルタイマ割り込みへの応答ができない場合
には割り込み応答サイクル検出器１２は検出信号１０３
を出力しないため、カウンタ１４のカウント値は一定の
値を超えてしまい、ＣＰＵ１１の異常を通知するための
異常検出信号１０１が出力される。
しインターバルタイマ割り込みへの応答ができない場合
には割り込み応答サイクル検出器１２は検出信号１０３
を出力しないため、カウンタ１４のカウント値は一定の
値を超えてしまい、ＣＰＵ１１の異常を通知するための
異常検出信号１０１が出力される。
【００２１】本実施形態は、ウォッチドッグタイマを用
いた従来のＣＰＵ異常検出回路のように、ウォッチドッ
グタイマを定期的にアクセスするためのプログラムを必
要とせず、簡単なハードウェアの追加のみでＣＰＵの異
常を検出できるという特徴を有する。
いた従来のＣＰＵ異常検出回路のように、ウォッチドッ
グタイマを定期的にアクセスするためのプログラムを必
要とせず、簡単なハードウェアの追加のみでＣＰＵの異
常を検出できるという特徴を有する。
【００２２】（第２の実施形態）次に、本発明の第２の
実施形態のＣＰＵ異常検出回路について図２を用いて説
明する。図１中と同番号は同じ構成要素を示す本実施形
態のＣＰＵ異常検出回路は、図１の第１の実施形態のＣ
ＰＵ異常検出回路に対して、異常検出信号１０１をリセ
ット信号１０２として使用し、ＣＰＵ１１が異常となっ
た場合にはＣＰＵ１１にリセットをかけその動作が正常
に戻るようにしたものである。
実施形態のＣＰＵ異常検出回路について図２を用いて説
明する。図１中と同番号は同じ構成要素を示す本実施形
態のＣＰＵ異常検出回路は、図１の第１の実施形態のＣ
ＰＵ異常検出回路に対して、異常検出信号１０１をリセ
ット信号１０２として使用し、ＣＰＵ１１が異常となっ
た場合にはＣＰＵ１１にリセットをかけその動作が正常
に戻るようにしたものである。
【００２３】（第３の実施形態）次に、本発明の第３の
実施形態のＣＰＵ異常検出回路について図３を用いて説
明する。図１中と同番号は同じ構成要素を示す本実施形
態のＣＰＵ異常検出回路は、図１の第１の実施形態のＣ
ＰＵ異常検出回路に対して、異常検出信号１０１が出力
されＣＰＵ１１の動作が異常であることを通知されると
ＣＰＵ１１の動作の代替処理を行うスタンバイＣＰＵ３
５をさらに設けたものである。
実施形態のＣＰＵ異常検出回路について図３を用いて説
明する。図１中と同番号は同じ構成要素を示す本実施形
態のＣＰＵ異常検出回路は、図１の第１の実施形態のＣ
ＰＵ異常検出回路に対して、異常検出信号１０１が出力
されＣＰＵ１１の動作が異常であることを通知されると
ＣＰＵ１１の動作の代替処理を行うスタンバイＣＰＵ３
５をさらに設けたものである。
【００２４】本実施形態は、このことによりＣＰＵ１１
が異常となった場合でもＣＰＵ１１が行うべき処理はス
タンバイＣＰＵ３５によって行われるので処理が停止し
てしまうことがない。
が異常となった場合でもＣＰＵ１１が行うべき処理はス
タンバイＣＰＵ３５によって行われるので処理が停止し
てしまうことがない。
【００２５】
【発明の効果】以上説明したように、本発明は、プログ
ラムが既にマスクＲＯＭ化されていたり、プログラムソ
ースコードが入手できないためにそのプログラムを修正
することができない場合でも、ＣＰＵ異常検出回路を実
現できるという効果を有する。
ラムが既にマスクＲＯＭ化されていたり、プログラムソ
ースコードが入手できないためにそのプログラムを修正
することができない場合でも、ＣＰＵ異常検出回路を実
現できるという効果を有する。
【図１】本発明の第１の実施形態のＣＰＵ異常検出回路
の構成を示したブロック図である。
の構成を示したブロック図である。
【図２】本発明の第２の実施形態のＣＰＵ異常検出回路
の構成を示したブロック図である。
の構成を示したブロック図である。
【図３】本発明の第３の実施形態のＣＰＵ異常検出回路
の構成を示したブロック図である。
の構成を示したブロック図である。
【図４】従来のＣＰＵ異常検出回路の構成を示したブロ
ック図である。
ック図である。
１１ ＣＰＵ １２ 割り込み応答サイクル検出器 １３ インターバルタイマ １４ カウンタ ３５ スタンバイＣＰＵ ４０ プログラム ４１ ＣＰＵ ４２ ウォッチドッグタイマ ４３ 異常検出信号 １０１ 異常検出信号 １０２ リセット信号 １０３ 検出信号 １０４ 割り込み信号
Claims (3)
- 【請求項１】 一定間隔で割り込み信号を発生している
インターバルタイマと、 前記インターバルタイマから出力された割り込み信号に
より割り込みを発生させ、該割り込みに対する応答サイ
クルを外部に通知するＣＰＵと、 前記ＣＰＵの割り込み応答サイクルを検出して検出信号
を出力する割り込み応答サイクル検出器と、 前記インターバルタイマから出力された割り込み信号を
入力するとカウントを開始し、前記検出信号を入力する
と該カウントを停止し、カウント値が予め定められた規
定値を超えた場合に前記ＣＰＵが正常に動作していない
ことを示すための異常検出信号出力するカウンタとから
構成されているＣＰＵ異常検出回路。 - 【請求項２】 一定間隔で割り込み信号を発生している
インターバルタイマと、 前記インターバルタイマから出力された割り込み信号に
より割り込みを発生させ、該割り込みに対する応答サイ
クルを外部に通知するＣＰＵと、 前記ＣＰＵの割り込み応答サイクルを検出して検出信号
を出力する割り込み応答サイクル検出器と、 前記インターバルタイマから出力された割り込み信号を
入力するとカウントを開始し、前記検出信号を入力する
と該カウントを停止し、カウント値が予め定められた規
定値を超えた場合に前記ＣＰＵをリセットするためのリ
セット信号を出力するカウンタとから構成されているＣ
ＰＵ異常検出回路。 - 【請求項３】 前記異常検出信号が出力されると前記Ｃ
ＰＵの動作の代替処理を行うスタンバイＣＰＵをさらに
有する請求項１記載のＣＰＵ異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043561A JPH11242617A (ja) | 1998-02-25 | 1998-02-25 | Ｃｐｕ異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043561A JPH11242617A (ja) | 1998-02-25 | 1998-02-25 | Ｃｐｕ異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11242617A true JPH11242617A (ja) | 1999-09-07 |
Family
ID=12667170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10043561A Pending JPH11242617A (ja) | 1998-02-25 | 1998-02-25 | Ｃｐｕ異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11242617A (ja) |
-
1998
- 1998-02-25 JP JP10043561A patent/JPH11242617A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7444450B2 (en) | Method and system for detecting excessive interrupt processing for a processor | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH11242617A (ja) | Ｃｐｕ異常検出回路 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JP2019185337A (ja) | ウォッチドッグタイマ監視システム | |
| JP2004310291A (ja) | ウォッチドッグタイマ故障検出回路を備えたｃｐｕシステム | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JP4396572B2 (ja) | 信号処理装置のリセット方法 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JP2008129668A (ja) | Ｃｐｕの割込み制御方式 | |
| JPH0397041A (ja) | 割込信号監視回路 | |
| KR100269348B1 (ko) | 자동 리-스타트(re－start)회로를 구비한 무선 랜(lan) 시스템 | |
| JP5768434B2 (ja) | 相互監視システム | |
| JPH07110019B2 (ja) | 外部入力のノイズ信号検出装置 | |
| JPH08292901A (ja) | ウォッチドッグタイマ及びこれを用いたコンピュータシステム | |
| JPS6320548A (ja) | Ｃｐｕのス−パ−バイザ／リセツト回路 | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH04363729A (ja) | 計算機システム | |
| JPH08305639A (ja) | バス監視回路 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPH02259845A (ja) | プロセッサ | |
| JPS6310248A (ja) | マイクロプロセツサの異常状態検出方式 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 |