KR100266936B1 - 보드 배선 고장 검출 장치 - Google Patents

보드 배선 고장 검출 장치 Download PDF

Info

Publication number
KR100266936B1
KR100266936B1 KR1019970046697A KR19970046697A KR100266936B1 KR 100266936 B1 KR100266936 B1 KR 100266936B1 KR 1019970046697 A KR1019970046697 A KR 1019970046697A KR 19970046697 A KR19970046697 A KR 19970046697A KR 100266936 B1 KR100266936 B1 KR 100266936B1
Authority
KR
South Korea
Prior art keywords
board wiring
board
microcomputer
output
wiring
Prior art date
Application number
KR1019970046697A
Other languages
English (en)
Other versions
KR19980079360A (ko
Inventor
야수노리 하시다
Original Assignee
다니구찌 이찌로오; 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오; 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오; 기타오카 다카시
Publication of KR19980079360A publication Critical patent/KR19980079360A/ko
Application granted granted Critical
Publication of KR100266936B1 publication Critical patent/KR100266936B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

종래에는, 마이크로 컴퓨터를 사용한 전자 장치에 있어서, 마이크로 컴퓨터와 그 주변 장치를 접속하는 보드(board) 배선의 고장을, 리셋 신호 해제마다 검출하는 것이 없었다.
본 발명에 따르면, 주변 장치(2)와 보드 배선(4)을 거쳐서 접속된 마이크로 컴퓨터(3)에, 리셋 신호 해제후, 상기 주변 장치(2)로부터 출력되는 임의로 설정한 신호를 입력 처리하는 입력 수단(31)과, 이 입력 수단(31)의 출력을 저장하는 제 1 기억 수단(32)과, 상기 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단(33)과, 양 기억 수단의 저장값을 비교하여 상기 보드 배선(4)의 고장 판정 신호를 출력하는 비교 판정 수단(34)을 구비한 보드 배선 고장 검출 장치를 얻을 수 있다.

Description

보드 배선 고장 검출 장치
본 발명은 기판상에 마련되어 주변 장치와 마이크로 컴퓨터를 접속하는 보드 배선(board-wiring)의 고장을 검출하는 보드 배선 고장 검출 장치에 관한 것이다.
종래, 마이크로 컴퓨터를 사용한 전자 장치에 있어서는, 마이크로 컴퓨터 및 그 주변 장치를 기판상에 마련하고, 이 기판상에 형성된 보드 배선을 거쳐서 마이크로 컴퓨터와 주변 장치를 접속하고 있다.
또, 마이크로 컴퓨터를 이용하여 장치 고장을 검출하는 선행 기술로서는, 예컨대 고장 검출 신호가 셋트 상태인지 리셋 상태인지를 판단하여 데이터 처리 장치를 진단한 후, 처리 동작으로 이행하는 것으로서, 일본국 특허 공개 소화 제 60-116040 호 공보, 범용 타이머와 CPU 타이머의 비교에 의한 리셋 신호 생성 판정에 의해, 마이크로 컴퓨터의 폭주(暴走)를 감시 검출하는 것으로서 일본국 특허 공개 평성 제 7-311695 호 공보, 동작 이상을 검출하였을 때 리셋하고, 그 후 자동 복귀를 실행하는지 여부를 자동 복귀 판정 수단에 의해 실행하는 것으로서 일본국 특허 공개 평성 제 8-123704 호 공보가 있다.
종래에는, 상기한 바와 같이 기판상에 형성된 보드 배선을 거쳐서 마이크로 컴퓨터와 주변 장치를 접속하고 있지만, 리셋 신호 해제후에 자동적으로 그 보드 배선 고장을 검출하는 것은 없었다. 그 때문에, 보드 배선에 고장이 발생하더라도, 그 고장을 모르는채 사용하여, 이 보드 배선을 거쳐서 주변 장치와 접속된 마이크로 컴퓨터가 프로그램의 폭주나 파괴를 야기시키는 등의 과제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 리셋 신호 해제후마다 자동적으로 보드 배선의 고장을 검출하는 보드 배선 고장 검출 장치를 얻는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 의한 보드 배선 고장 검출 장치의 구성도.
도 2는 본 발명의 실시예 2에 의한 보드 배선 고장 검출 장치의 구성도.
도 3은 본 발명의 실시예 3에 의한 보드 배선 고장 검출 장치의 구성도.
도 4는 본 발명의 실시예 4에 의한 보드 배선 고장 검출 장치의 구성도.
도 5는 본 발명의 실시예 5에 의한 보드 배선 고장 검출 장치의 구성도.
도면의 주요부분에 대한 부호의 설명
2 : 주변 장치 2a : 제 1 주변 장치
2b : 제 2 주변 장치 3 : 마이크로 컴퓨터
4 : 보드 배선 4a : 제 1 보드 배선
4b : 제 2 보드 배선 5a : 제 1 전환 스위치
5b : 제 2 전환 스위치 6 : 배선 체크용 지선(branch wiring)
31, 38 : A/D 변환기(입력 수단) 32 : 레지스터(제 1 기억 수단)
33 : 레지스터(제 2 기억 수단) 34 : 비교 판정기(비교 판정 수단)
36 : 펄스 카운트 타이머(입력 수단) 37 : D/A 변환기(출력 수단)
39 : 펄스 출력 타이머(출력 수단) 40 : 펄스 카운트 타이머(입력 수단)
41 : 시리얼 통신 출력 회로(출력 수단)
42 : 시리얼 통신 입력 회로(입력 수단)
청구항 1에 기재된 발명에 대한 보드 배선 고장 검출 장치는, 주변 장치와 보드 배선을 거쳐서 접속된 마이크로 컴퓨터에, 리셋 신호 해제후, 상기 주변 장치로부터 출력되는 임의로 설정한 신호를 입력 처리하는 입력 수단과, 이 입력 수단의 출력을 저장하는 제 1 기억 수단과, 상기 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단과, 상기 제 1 기억 수단의 저장값과 상기 제 2 기억 수단의 저장값을 비교하여 상기 보드 배선의 고장 판정 신호를 출력하는 비교 판정 수단을 구비한 것이다.
청구항 2에 기재된 발명에 대한 보드 배선 고장 검출 장치는, 제 1 주변 장치 및 제 2 주변 장치와 제 1 보드 배선 및 제 2 보드 배선을 거쳐서 접속된 마이크로 컴퓨터와, 리셋 신호 해제후, 임의로 설정한 시간동안, 상기 제 1 보드 배선 및 제 2 보드 배선을 배선 체크용 지선으로 전환 접속하는 타이머 부착 제 1 전환 스위치 및 제 2 전환 스위치를 가지며, 상기 마이크로 컴퓨터에, 상기 제 1 주변 장치에 신호를 출력하는 출력 수단과, 상기 제 2 주변 장치로부터 출력된 신호를 입력하는 입력 수단과, 이 입력 수단의 출력을 저장하는 제 1 기억 수단과, 상기 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단과, 상기 제 1 기억 수단의 저장값과 상기 제 2 기억 수단의 저장값을 비교하여 상기 보드 배선의 고장 판정 신호를 출력하는 비교 판정 수단을 구비한 것이다.
발명의 실시예
이하, 본 발명의 일실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 보드 배선 고장 검출 장치를 도시하는 구성도이다. 도면에 있어서, (1)은 IC 장착 보드, (2)는 IC 장착 보드(1)상에 마련한 주변 장치, (3)은 IC 장착 보드(1)상에 마련한 마이크로 컴퓨터, (4)는 IC 장착 보드(1)상에 마련하여, 주변 장치(2)와 마이크로 컴퓨터(3)를 접속하는 보드 배선이다.
상기 마이크로 컴퓨터(3)는, 주변 장치(2)로부터 출력되는 아날로그 입력 전압을 디지탈 출력 전압으로 변환하는 입력 수단으로서의 아날로그/디지탈 변환기(이하, A/D 변환기라 한다)(31)와, 상기 디지탈 출력 전압을 저장하는 제 1 기억 수단으로서의 레지스터(32)와, 보드 배선이 정상일 때에 상기 레지스터(32)에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단으로서의 레지스터(33)와, 상기 레지스터(32) 및 상기 레지스터(33)의 저장값을 비교하여 상기 보드 배선(4)의 고장 판정 신호를 출력하는 비교 판정 수단으로서의 비교 판정기(34)를 구비하고, 특히 레지스터(32), 레지스터(33), 비교 판정기(34)에 의해 판정 회로(35)를 구성하고 있다.
다음에 동작에 대하여 설명한다.
우선, 전체의 동작에 대하여 설명한다. 보드 사용시에 리셋 신호를 해제하면, 보드 고장 검출 모드로 된다. 이 보드 고장 검출 모드란, 통상 보드상의 마이크로 컴퓨터(3)와 주변 장치(2) 사이의 데이터 통신를 위해, 사용하고 있는 보드 배선(4)을, 통상 사용하고 있는 주변 장치(2) 또는 마이크로 컴퓨터(3)로부터 출력되는 신호를 체크 신호로서 이용하여 고장 검출하고자 하는 것으로서, 매 리셋 해제후마다 실행한다. 주변 장치(2)는 고장 검출을 위해, 임의의 일정 시간동안 아날로그값을 출력한 후, 통상의 동작으로 복귀한다. 마이크로 컴퓨터(3)는 임의의 일정 시간 동안 고장 판정을 한 후, 통상의 동작으로 복귀한다.
다음에 보드 고장 검출 동작을 상세히 설명한다. 상기한 바와 같이, 리셋 신호 해제후, 보드 고장 검출 모드로 되면, 주변 장치(2)는 고장 검출을 위해, 일정 시간 하드웨어 또는 소프트웨어에 의해 설정된 아날로그 전압을 출력한다. 주변 회로(2)로부터 출력된 아날로그 전압은, 보드 배선(4)에 의해서 마이크로 컴퓨터(3)내의 A/D 변환기(31)에 공급된다. A/D 변환기(31)는, 임의의 일정 시간 아날로그값을 디지탈값으로 변환하여 레지스터(32)에 데이터를 저장한다. 이 레지스터(32)에 저장된 값은 레지스터(33)의 저장값과 비교 판정기(34)에서 비교된다.
비교 결과, 레지스터(32)와 레지스터(33)의 내용에 차이가 있는 경우, 판정결과 NG의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 정지한다. 고장 판정의 신호가 출력되기 때문에, 외부에서 보드 고장의 판단이 가능해져 보드의 사용을 중지할 수 있다.
또한, 비교 결과, 레지스터(32)와 레지스터(33)의 내용이 일치한 경우, 판정결과 OK의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다. 주변 장치(2)도 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다.
주변 장치(2)와 마이크로 컴퓨터(3)가 고장 검출을 실행하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해서 동기 설정되어 있다. 또한, 주변 장치(2)와 마이크로 컴퓨터(3)가 통상의 동작으로 복귀하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해서 동기 설정되어 있기 때문에, 이후의 동작이 가능하다.
이상과 같이, 이 실시예 1에 의하면, 리셋 신호 해제후마다 주변 장치(2)로부터 출력되는 아날로그 전압을, 보드 배선(4)을 거쳐서 마이크로 컴퓨터(3)의 아날로그/디지탈 변환기(31)에 입력함으로써, 보드 배선(4)의 고장 검출을 실행할 수 있어, 보드 배선(4)의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 보드 배선(4)의 고장 검출을 마이크로 컴퓨터(3)에 내장하여 사용하고 있는 아날로그/디지탈 변환기(31), 레지스터(32, 33)를 이용하여 실행하기 때문에, 고장 검출용 IC를 새롭게 추가할 필요가 없어 비용과 설계 시간을 절감할 수 있다.
(실시예 2)
도 2는 본 발명의 실시예 2에 의한 보드 배선 고장 검출 장치를 도시하는 구성도이다. 도면에 있어서, (36)은 주변 장치(2)로부터 공급되는 펄스를 카운트하는 입력 수단으로서의 펄스 카운트 타이머이고, 다른 구성요소는 상기 도 1에 도시하는 구성과 동일하므로, 동일 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
다음에 동작에 대하여 설명한다.
우선, 전체의 동작에 대하여 설명한다. 보드 사용시에 리셋 신호를 해제하면, 보드 고장 검출 모드로 되어, 주변 장치(2)는 고장 검출을 위해, 임의의 일정 시간 펄스를 출력한 후, 통상의 동작으로 복귀한다. 마이크로 컴퓨터(3)는 임의의 일정 시간 동안 고장 판정을 한 후, 통상의 동작으로 복귀한다.
다음에 보드 고장 검출 동작을 상세히 설명한다. 상기한 바와 같이, 리셋 신호 해제후, 보드 고장 검출 모드로 되면, 주변 장치(2)는 고장 검출을 위해 일정 시간 하드웨어 또는 소프트웨어에 의해 설정된 횟수의 펄스를 출력한다. 주변 회로(2)로부터 출력된 펄스는, 보드 배선(4)에 의해서 마이크로 컴퓨터(3)내의 펄스 카운트 타이머(36)에 공급된다. 펄스 카운트 타이머(36)는, 임의의 일정 시간 펄스를 카운트하여 레지스터(32)에 데이터를 저장한다. 이 레지스터(32)에 저장된 값은 레지스터(33)의 저장값과 비교 판정기(34)에서 비교된다.
비교 결과, 레지스터(32)와 레지스터(33)의 내용에 차이가 있는 경우, 판정결과 NG의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 정지한다. 고장 판정의 신호가 출력되기 때문에, 외부에서 보드 고장의 판단이 가능해져 보드의 사용을 중지할 수 있다.
또한, 비교 결과, 레지스터(32)와 레지스터(33)의 내용이 일치한 경우, 판정결과 OK의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다. 주변 장치(2)도 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다.
주변 장치(2)와 마이크로 컴퓨터(3)가 고장 검출을 실행하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있다. 또한, 주변 장치(2)와 마이크로 컴퓨터(3)가 통상의 동작으로 복귀하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있기 때문에, 이후의 동작이 가능하다.
이상과 같이, 이 실시예 2에 의하면, 리셋 신호 해제후마다 주변 장치(2)로부터 출력되는 펄스를, 보드 배선(4)을 거쳐서 마이크로 컴퓨터(3)의 펄스 카운트 타이머로 카운트함으로써, 보드 배선(4)의 고장 검출을 실행할 수 있어, 보드 배선(4)의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 보드 배선(4)의 고장 검출을 마이크로 컴퓨터(3)에 내장된 펄스 카운트 타이머(36), 레지스터(32, 33)를 이용하여 실행하기 때문에, 고장 검출용 IC를 새롭게 추가할 필요가 없다.
(실시예 3)
도 3은 본 발명의 실시예 3에 의한 보드 배선 고장 검출 장치를 도시하는 구성도이다. 도면에 있어서, (3)은 제 1 주변 장치(2a) 및 제 2 주변 장치(2b)와 제 1 보드 배선(4a) 및 제 2 보드 배선(4b)을 거쳐서 접속된 마이크로 컴퓨터, (5a) 및 (5b)는 리셋 신호 해제후, 임의로 설정된 시간동안, 제 1 보드 배선(4a) 및 제 2 보드 배선(4b)을 배선 체크용 지선(branch wiring)(6)으로 전환 접속하는 제 1 전환 스위치 및 제 2 전환 스위치이다.
상기 마이크로 컴퓨터(3)는, 제 1 주변 장치(2a)에 신호를 출력하는 출력 수단으로서의 디지탈/아날로그 변환기(이하, D/A 변환기라 한다)(37), 상기 제 2 주변 장치(2b)에서 출력된 신호를 입력하는 입력 수단으로서의 아날로그/디지탈 변환기(이하, A/D 변환기라 한다)(38)를 가지며, 다른 구성 요소는 상기 도 1에 도시하는 구성과 동일하므로, 동일 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
다음에 동작에 대하여 설명한다.
우선, 전체의 동작에 대하여 설명한다. 보드 사용시에 리셋 신호를 해제하면, 보드 검출 모드로 된다. 제 1, 제 2 주변 장치(2a, 2b)는 리셋 신호 해제후에는 정지하고 있으며, 임의의 일정 시간 경과후에 통상 동작으로 복귀한다. 제 1, 제 2 전환 스위치(5a 및 5b)는, 리셋 신호 해제후, 통상 사용하는 경로(A-B, D-E)로부터 배선 체크용 지선(6)(A-C, D-F)으로 전환되고, 임의의 일정 시간후에 통상 사용하는 경로로 복귀한다. 마이크로 컴퓨터(3)는 임의의 일정 시간 동안 고장 판정을 한 후, 통상의 동작으로 복귀한다.
다음에 보드 고장 검출 동작을 상세히 설명한다. 상기한 바와 같이, 리셋 신호 해제후, 보드 고장 검출 모드로 되면, 제 1, 제 2 주변 장치(2a, 2b)는 하드웨어 또는 소프트웨어에 의해 설정된 임의의 일정 시간동안 정지한다. 제 1, 제 2 전환 스위치(5a 및 5b)는, 통상 사용하는 경로(A-B, D-E)로부터 배선 체크용 지선(6)(A-C, D-F)으로 전환된다.
이에 따라, D/A 변환기(37)-보드 배선(4a)-전환 스위치(5a)(A-C)-배선 체크용 지선(6)-전환 스위치(5b)(F-D)-보드 배선(4b)-A/D 변환기(38)의 보드 배선 체크용 패스(path)가 가능하다. 다음에 하드웨어 또는 소프트웨어에 의해 설정된 아날로그 전압을 D/A 변환기(37)로부터 일정 시간동안 출력한다. 이 아날로그 전압은 보드 배선(4a)-전환 스위치(5a)(A-C)-배선 체크용 지선(6)-전환 스위치(5b)(F-D)-보드 배선(4b)을 통하여 A/D 변환기(38)에 공급된다. A/D 변환기(38)는 하드웨어 또는 소프트웨어에 의해 설정된 임의의 일정 시간동안, 디지탈 변환 출력을 레지스터(32)에 저장한다. 판정 회로(35)내의 레지스터(33)에는 보드 배선이 정상일 때에 레지스터(32)에 저장될 것으로 기대되는 값이 임의로 저장되어 있으며, 비교 판정기(34)에 의해서 비교된다.
비교 결과, 레지스터(32)와 레지스터(33)의 내용에 차이가 있는 경우, 판정 결과, NG의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 정지한다. 고장 판정의 신호가 출력되기 때문에, 외부로부터 보드 고장의 판단이 가능하므로 보드의 사용을 중지할 수 있다.
또한, 비교 결과, 레지스터(32)와 레지스터(33)의 내용이 일치한 경우, 판정 결과 OK의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다. 주변 장치(2)도 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다.
주변 장치(2)와 마이크로 컴퓨터(3)가 고장 검출을 실행하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있다. 또한, 주변 장치(2)와 마이크로 컴퓨터(3)가 통상의 동작으로 복귀하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있기 때문에, 이후의 동작이 가능하다.
이상과 같이, 실시예 3에 의하면, 리셋 신호 해제후마다 마이크로 컴퓨터(3)의 D/A 변환기(37)로부터 출력되는 아날로그 신호를, 보드 배선(4)을 거쳐서 마이크로 컴퓨터의 A/D 변환기(38)에 입력함으로써, 마이크로 컴퓨터 자체에서 보드 배선(4)의 고장 검출을 실행할 수 있어, 보드 배선(4)의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 보드 배선(4)의 고장 검출을 마이크로 컴퓨터(3)에 내장된 D/A 변환기(37), A/D 변환기(38), 레지스터(32, 33)를 이용하여 실행하기 때문에, 고장 검출용 IC를 새롭게 추가할 필요가 없다.
(실시예 4)
도 4는 본 발명의 실시예 4에 의한 보드 배선 고장 검출 장치를 도시하는 구성도이다. 도면에 있어서, 마이크로 컴퓨터(3)는, 리셋 신호 해제후, 소정 시간 펄스를 출력하는 펄스 출력 타이머(출력 수단)(39), 리셋 신호 해제후, 소정 시간 입력 펄스를 카운트하는 펄스 카운트 타이머(입력 수단)(40)을 구비하고 있고, 다른 구성 요소는 도 3에 도시하는 구성과 동일하므로, 동일 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
다음에 동작에 대하여 설명한다.
우선, 전체의 동작에 대하여 설명한다. 보드 사용시에 리셋 신호를 해제하면, 보드 검출 모드로 된다. 제 1, 제 2 주변 장치(2a, 2b)는 리셋 신호 해제후에는 정지하고 있으며, 임의의 일정 시간 경과후에 통상 동작으로 복귀한다. 제 1, 제 2 전환 스위치(5a 및 5b)는, 리셋 신호 해제후, 통상 사용하는 경로(A-B, D-E)로부터 배선 체크용 지선(6)(A-C, D-F)으로 전환되고, 임의의 일정 시간후에 통상 사용하는 경로로 복귀한다. 마이크로 컴퓨터(3)는 임의의 일정 시간 동안 고장 판정을 한 후, 통상의 동작으로 복귀한다.
다음에 보드 고장 검출 동작을 상세히 설명한다. 상기한 바와 같이, 리셋 신호 해제후, 보드 고장 검출 모드로 되면, 제 1, 제 2 주변 장치(2a, 2b)는 하드웨어 또는 소프트웨어에 의해 설정된 임의의 일정 시간동안 정지한다. 제 1, 제 2 전환 스위치(5a 및 5b)는, 통상 사용하는 경로(A-B, D-E)로부터 배선 체크용 지선(6)(A-C, D-F)으로 전환된다.
이에 따라, 펄스 출력 타이머(39)-보드 배선(4a)-전환 스위치(5a)(A-C)-배선 체크용 지선(6)-전환 스위치(5b)(F-D)-보드 배선(4b)-펄스 카운트 타이머(40)의 보드 배선 체크용 패스가 가능하다. 다음에 하드웨어 또는 소프트웨어에 의해 설정된 횟수의 펄스를 펄스 출력 타이머(39)로부터 일정 시간 출력한다. 이 펄스는, 보드 배선(4a)-전환 스위치(5a)(A-C)-배선 체크용 지선(6)-전환 스위치(5b)(F-D)-보드 배선(4b)를 통하여 펄스 카운트 타이머(40)에 공급된다. 펄스 카운트 타이머(40)는 하드웨어 또는 소프트웨어에 의해 설정된 임의의 일정 시간동안, 신호를 카운트하여 레지스터(32)에 저장한다. 판정 회로(35)내의 레지스터(33)에는 보드 배선이 정상일 때에 레지스터(32)에 저장될 것으로 기대되는 값이 임의로 저장되어 있으며, 비교 판정기(34)에 의해서 비교된다.
비교 결과, 레지스터(32)와 레지스터(33)의 내용에 차이가 있는 경우, 판정결과 NG의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 정지한다. 고장 판정의 신호가 출력되기 때문에, 외부로부터 보드 고장의 판단이 가능해지므로 보드의 사용을 중지할 수 있다.
또한, 비교 결과, 레지스터(32)와 레지스터(33)의 내용이 일치한 경우, 판정결과 OK의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다. 주변 장치(2)도 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다.
주변 장치(2)와 마이크로 컴퓨터(3) 및 전환 스위치(5a, 5b)가 고장 검출을 하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해서 동기 설정되어 있다. 또한, 주변 장치(2)와 마이크로 컴퓨터(3) 및 전환 스위치(5a, 5b)가 통상의 동작으로 복귀하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있기 때문에, 이후의 동작이 가능하다.
이상과 같이, 이 실시예 4에 의하면, 리셋 신호 해제후마다 마이크로 컴퓨터(3)의 펄스 출력 타이머(39)로부터 출력되는 펄스를, 보드 배선(4)을 거쳐서 마이크로 컴퓨터(3)의 펄스 카운트 타이머(40)로 카운트함으로써, 마이크로 컴퓨터 자체에서 보드 배선(4)의 고장 검출을 실행할 수 있어, 보드 배선의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 고장 검출을 마이크로 컴퓨터(3)에 내장된 펄스 출력 타이머(39), 펄스 카운트 타이머(40), 레지스터(32, 33)를 이용하여 실행하기 때문에, 고장 검출용 IC를 새롭게 추가할 필요가 없다.
(실시예 5)
도 5는 본 발명의 실시예 5에 의한 보드 배선 고장 검출 장치를 도시하는 구성도이다. 도면에 있어서, 마이크로 컴퓨터(3)는 데이터를 출력하는 출력 수단으로서의 시리얼 통신 출력 회로(41)와, 데이터를 입력하는 입력 수단으로서의 시리얼 통신 입력 회로(42)를 구비하고 있으며, 다른 구성 요소는 상기 도 3에 도시하는 구성과 동일하므로, 동일 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
다음에 동작에 대하여 설명한다.
우선, 전체의 동작에 대하여 설명한다. 보드 사용시에 리셋 신호를 해제하면, 보드 검출 모드로 된다. 제 1, 제 2 주변 장치(2a, 2b)는 리셋 신호 해제후에는 정지하고 있으며, 임의의 일정 시간 경과후에 통상 동작으로 복귀한다. 제 1, 제 2 전환 스위치(5a 및 5b)는, 리셋 신호 해제후, 통상 사용하는 경로(A-B, D-E)로부터 배선 체크용 지선(6)(A-C, D-F)으로 전환되고, 임의의 일정 시간후에 통상 사용하는 경로로 복귀한다. 마이크로 컴퓨터(3)는 임의의 일정 시간 동안 고장 판정을 한 후 통상의 동작으로 복귀한다.
다음에 보드 고장 검출 동작을 상세히 설명한다. 상기한 바와 같이, 리셋 신호 해제후, 보드 고장 검출 모드로 되면, 제 1, 제 2 주변 장치(2a, 2b)는 하드웨어 또는 소프트웨어에 의해 설정된 임의의 일정 시간동안 정지한다. 제 1, 제 2 전환 스위치(5a 및 5b)는 통상 사용하는 경로(A-B, D-E)로부터 배선 체크용 지선(6)(A-C, D-F)으로 전환된다.
이에 따라, 시리얼 통신 출력 회로(41)-보드 배선(4a)-전환 스위치(5a)(A-C)-배선 체크용 지선(6)-전환 스위치(5b)(F-D)-보드 배선(4b)-시리얼 통신 입력 회로(42)의 보드 배선 체크용 패스가 가능하다. 다음에 하드웨어 또는 소프트웨어에 의해 설정된 횟수의 시리얼 신호를 시리얼 통신 출력 회로(41)로부터 일정 시간 출력한다. 이 시리얼 신호는 보드 배선(4a)- 전환 스위치(5a)(A-C)-배선 체크용 지선(6)-전환 스위치(5b)(F-D)-보드 배선(4b)을 통하여 시리얼 통신 입력 회로(42)에 공급된다. 시리얼 통신 입력 회로(42)는 하드웨어 또는 소프트웨어에 의해 설정된 임의의 일정 시간동안 신호를 수신하여 레지스터(32)에 저장한다. 판정 회로(35)내의 레지스터(33)에는 보드 배선이 정상일 때에 레지스터(32)에 저장될 것으로 기대되는 값이 임의로 저장되어 있으며, 비교 판정기(34)에 의해서 비교된다.
비교 결과, 레지스터(32)와 레지스터(33)의 내용에 차이가 있는 경우, 판정결과 NG의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 정지한다. 고장 판정의 신호가 출력되기 때문에, 외부로부터 보드 고장의 판단이 가능해지므로 보드의 사용을 중지할 수 있다.
또한, 비교 결과, 레지스터(32)와 레지스터(33)의 내용이 일치한 경우, 판정결과 OK의 신호를 판정 회로(35)로부터 출력하고, 마이크로 컴퓨터(3)는 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다. 주변 장치(2)도 임의의 일정 시간 경과후에 통상의 동작으로 복귀한다.
주변 장치(2)와 마이크로 컴퓨터(3) 및 전환 스위치(5a, 5b)가 고장 검출을 실행하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있다. 또한, 주변 장치(2)와 마이크로 컴퓨터(3) 및 전환 스위치(5a, 5b)가 통상의 동작으로 복귀하는 시간이나 타이밍은, 하드웨어 또는 소프트웨어에 의해 동기 설정되어 있기 때문에, 이후의 동작이 가능하다.
이상과 같이, 이 실시예 5에 의하면, 리셋 신호 해제후마다 마이크로 컴퓨터(3)의 시리얼 통신 출력 회로(41)로부터 출력되는 데이터를, 보드 배선(4)을 거쳐서 마이크로 컴퓨터(3)의 시리얼 통신 입력 회로(42)에 입력함으로써, 마이크로 컴퓨터 자체에서 보드 배선(4)의 고장 검출을 실행할 수 있어, 보드 배선의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 고장 검출을 마이크로 컴퓨터(3)에 내장된 시리얼 통신 출력 회로(41), 시리얼 통신 입력 회로(42), 레지스터(32, 33)를 이용하여 실행하기 때문에, 고장 검출용 IC를 새롭게 추가할 필요가 없다.
이상과 같이, 청구항 1에 기재된 발명에 의하면, 주변 장치와 보드 배선을 거쳐서 접속된 마이크로 컴퓨터에, 리셋 신호 해제후, 상기 주변 장치로부터 출력되는 임의로 설정한 신호를 입력 처리하는 입력 수단과, 이 입력 수단의 출력을 저장하는 제 1 기억 수단과, 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단을 구비하고, 비교 판정 수단은 상기 제 1 기억 수단의 저장값과 상기 제 2 기억 수단의 저장값을 비교하고 상기 보드 배선의 고장 판정 신호를 출력하도록 구성하였기 때문에, 리셋 신호 해제후마다 보드 배선의 고장 검출을 실행할 수 있어, 보드 배선의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 고장 검출을 마이크로 컴퓨터로 실행하기 때문에, 고장 검출용 IC를 새롭게 추가할 필요가 없는 등의 효과가 있다.
청구항 2에 기재된 발명에 의하면, 제 1 주변 장치 및 제 2 주변 장치와 제 1 보드 배선 및 제 2 보드 배선을 거쳐서 접속된 마이크로 컴퓨터와, 리셋 신호 해제후, 임의로 설정한 시간동안, 상기 제 1 보드 배선 및 제 2 보드 배선을 배선 체크용 지선으로 전환 접속하는 타이머 부착 제 1 전환 스위치 및 제 2 전환 스위치를 가지며, 상기 마이크로 컴퓨터는, 상기 제 1 주변 장치에 신호를 출력하는 출력 수단과, 상기 제 2 주변 장치로부터 출력된 신호를 입력하는 입력 수단과, 이 입력 수단의 출력을 저장하는 제 1 기억 수단과, 상기 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단을 구비하며, 비교 판정 수단은 상기 제 1 기억 수단의 저장값과 상기 제 2 기억 수단의 저장값을 비교하여 상기 보드 배선의 고장 판정 신호를 출력하도록 구성하였기 때문에, 리셋 신호 해제후마다 보드 배선의 고장 검출을 마이크로 컴퓨터 자체에서 실행할 수 있어, 보드 배선의 고장을 모르는채 사용한 경우에 있어서의 불량, 사고 등을 미연에 방지할 수 있다. 또한, 고장 검출용 IC를 새롭게 추가할 필요가 없는 등의 효과가 있다.

Claims (2)

  1. 주변 장치와 보드 배선을 거쳐서 접속된 마이크로 컴퓨터를 가지며, 이 마이크로 컴퓨터는, 리셋 신호 해제후, 상기 주변 장치로부터 출력되는 임의로 설정한 신호를 입력 처리하는 입력 수단과, 이 입력 수단의 출력을 저장하는 제 1 기억 수단과, 상기 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단과, 상기 제 1 기억 수단의 저장값과 상기 제 2 기억 수단의 저장값을 비교하여 상기 보드 배선의 고장 판정 신호를 출력하는 비교 판정 수단을 포함하는 보드 배선 고장 검출 장치.
  2. 제 1 주변 장치 및 제 2 주변 장치와 제 1 보드 배선 및 제 2 보드 배선을 거쳐서 접속된 마이크로 컴퓨터와, 리셋 신호 해제후, 임의로 설정한 시간동안, 상기 제 1 보드 배선 및 제 2 보드 배선을 배선 체크용 지선으로 전환 접속하는 타이머부착 제 1 전환 스위치 및 제 2 전환 스위치를 가지며, 상기 마이크로 컴퓨터는, 상기 제 1 주변 장치에 신호를 출력하는 출력 수단과, 상기 제 2 주변 장치로부터 출력된 신호를 입력하는 입력 수단과, 이 입력 수단의 출력을 저장하는 제 1 기억 수단과, 상기 보드 배선이 정상일 때에 상기 제 1 기억 수단에 저장될 것으로 기대되는 값을 저장한 제 2 기억 수단과, 상기 제 1 기억 수단의 저장값과 상기 제 2 기억 수단의 저장값을 비교하여 상기 보드 배선의 고장 판정 신호를 출력하는 비교 판정 수단을 포함하는 보드 배선 고장 검출 장치.
KR1019970046697A 1997-03-25 1997-09-11 보드 배선 고장 검출 장치 KR100266936B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-072478 1997-03-25
JP9072478A JPH10269100A (ja) 1997-03-25 1997-03-25 ボード配線故障検出装置

Publications (2)

Publication Number Publication Date
KR19980079360A KR19980079360A (ko) 1998-11-25
KR100266936B1 true KR100266936B1 (ko) 2000-09-15

Family

ID=13490480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046697A KR100266936B1 (ko) 1997-03-25 1997-09-11 보드 배선 고장 검출 장치

Country Status (4)

Country Link
US (1) US6028431A (ko)
JP (1) JPH10269100A (ko)
KR (1) KR100266936B1 (ko)
DE (1) DE19732113C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014200375A1 (en) 2013-06-09 2014-12-18 Active Space Technologies, Actividades Aeroespaciais, Lda. Method and system for monitoring electrical wire aging

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236149A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置及び試験方法
US6759851B2 (en) 2002-07-02 2004-07-06 Delphi Technologies, Inc. Method and apparatus for control and fault detection of an electric load circuit
US6960918B2 (en) * 2003-01-28 2005-11-01 Delphi Technologies, Inc. Method and apparatus for control and fault detection of a remote electrical motor
JP2005191083A (ja) * 2003-12-24 2005-07-14 Fujitsu Ltd 半導体集積回路および半導体集積回路の配線評価方法
FR2873448B1 (fr) * 2004-07-23 2006-11-10 Valeo Electronique Sys Liaison Dispositif et procede de test d'au moins un joint conducteur formant une liaison electrique d'un composant electrique avec un circuit imprime
JP2006202167A (ja) * 2005-01-24 2006-08-03 Yokogawa Electric Corp 冗長化装置
US7551412B2 (en) * 2005-05-09 2009-06-23 Electronic Systems Protection Inc. Wiring fault correction circuit
US20070022333A1 (en) * 2005-06-17 2007-01-25 Terry Steven W Testing of interconnects associated with memory cards
CN104391205B (zh) * 2014-12-03 2017-04-19 中国航空综合技术研究所 一种增益可调的电压故障注入器
TWI598599B (zh) * 2016-02-19 2017-09-11 啟碁科技股份有限公司 雙電路板組合、電路板與模組化電路板
JP6572290B2 (ja) * 2017-11-22 2019-09-04 ファナック株式会社 電子機器の異常検出装置
CN110031742B (zh) * 2018-01-12 2022-07-15 神讯电脑(昆山)有限公司 线路板连锡检测电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196386A (en) * 1978-04-13 1980-04-01 Ncr Corporation Method and portable apparatus for testing digital printed circuit boards
US4194113A (en) * 1978-04-13 1980-03-18 Ncr Corporation Method and apparatus for isolating faults in a logic circuit
JPS57139861A (en) * 1981-02-25 1982-08-30 Nissan Motor Co Ltd Multicomputer system
JPS60116040A (ja) * 1983-11-28 1985-06-22 Nec Corp デ−タ処理装置
JP2906073B2 (ja) * 1990-04-26 1999-06-14 キヤノン株式会社 Ｄｃテスト用回路を含むｌｓｉ
JP2608208B2 (ja) * 1991-09-30 1997-05-07 富士通株式会社 半導体回路素子とその試験処理方法
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
JPH07311695A (ja) * 1994-05-18 1995-11-28 Mitsubishi Electric Corp 暴走監視タイマ回路装置
US5537052A (en) * 1994-06-17 1996-07-16 Emc Corporation System and method for executing on board diagnostics and maintaining an event history on a circuit board
JPH08123704A (ja) * 1994-10-20 1996-05-17 Toshiba Corp 制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014200375A1 (en) 2013-06-09 2014-12-18 Active Space Technologies, Actividades Aeroespaciais, Lda. Method and system for monitoring electrical wire aging

Also Published As

Publication number Publication date
KR19980079360A (ko) 1998-11-25
US6028431A (en) 2000-02-22
DE19732113C2 (de) 1999-09-16
JPH10269100A (ja) 1998-10-09
DE19732113A1 (de) 1998-10-01

Similar Documents

Publication Publication Date Title
KR100266936B1 (ko) 보드 배선 고장 검출 장치
US4945540A (en) Gate circuit for bus signal lines
US4189635A (en) Self-test circuit apparatus
US5781559A (en) Testable circuit
KR100518995B1 (ko) 전기회로장치
JP2980304B2 (ja) クロック障害検出回路
US4278898A (en) Frequency comparator for electronic clocks
JPH0412431B2 (ko)
JPH08149682A (ja) デジタルリレー装置
SU1644253A1 (ru) Устройство дл сигнализации и контрол исправности релейной защиты
GB2384868A (en) Method and circuit for monitoring a microcomputer for an onboard electronic control device
KR100203356B1 (ko) 인쇄 회로 기판 자동 마스크 장치
SU807307A1 (ru) Устройство дл контрол согласован-НОгО ABTOMATA
JP2569892B2 (ja) 切替制御監視回路
KR930007474B1 (ko) 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로
JP3665702B2 (ja) 遅延装置
KR100208295B1 (ko) 클럭 감시장치
SU1536452A1 (ru) Устройство дл проверки исправности аппаратуры дискретной автоматики
JP2001166884A (ja) アナログ・マルチプレクサの故障検出装置
JP2677200B2 (ja) 正常系即時選択回路
RU1802407C (ru) Мажоритарное устройство
RU2132106C1 (ru) Устройство контроля состояния электротехнических установок
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
JP2531372B2 (ja) 故障検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030619

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee