DE19732113C2 - Vorrichtung zur Erfassung von Platinenverdrahtungsfehlern - Google Patents
Vorrichtung zur Erfassung von PlatinenverdrahtungsfehlernInfo
- Publication number
- DE19732113C2 DE19732113C2 DE19732113A DE19732113A DE19732113C2 DE 19732113 C2 DE19732113 C2 DE 19732113C2 DE 19732113 A DE19732113 A DE 19732113A DE 19732113 A DE19732113 A DE 19732113A DE 19732113 C2 DE19732113 C2 DE 19732113C2
- Authority
- DE
- Germany
- Prior art keywords
- board wiring
- storage device
- wiring
- output
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung
zum Erfassen von Platinenverdrahtungsfehlern, die auf einem
gedruckten Substrat oder einer gedruckten Schaltungsplatine
zum Erfassen eines Fehlers der zum Verbinden eines Mikrocom
puters mit auf der gedruckten Schaltungsplatine befindlichen
peripheren Bauteilen verwendeten Verdrahtung vorgesehen ist.
Üblicherweise werden in Mikrocomputer verwendenden oder bein
haltenden, elektronischen Geräten Mikrocomputer und periphere
Bauteile auf einem gedruckten Substrat gebildet, und danach
werden Verdrahtungen zur elektrischen Verbindung der Mikro
computer mit den peripheren Bauteilen gebildet.
Beispielsweise sind die nachfolgenden üblichen Techniken (1)
bis (3) in Fehlererfassungsvorrichtungen zum Erfassen eines
Fehlers eines Geräts unter Verwendung eines Mikrocomputers
bekannt:
- 1. die japanische Offenlegungsschrift JP-A-60/116040 offen bart eine bekannte Technik, bei der der Programmablauf in ei ne normale Verarbeitungsoperation eintritt, nachdem der Zu stand eines Datenverarbeitungsgeräts durch Überprüfen, ob sich ein Fehlererfassungssignal in einem gesetzten oder nicht gesetzten Zustand befindet, erfaßt wurde;
- 2. die japanische Offenlegungsschrift JP-A-7/311695 offen bart eine Technik, bei der ein Abstürzen eines Mikrocomputers basierend auf einem Rücksetzsignalerzeugungs-Entscheidungs verfahren durch Vergleichen eines universellen Zeitgebers mit einem CPU-Zeitgeber erfaßt wird; und
- 3. die japanische Offenlegungsschrift JP-A-8/123704 offen bart eine Technik, bei der eine Rücksetzoperation durchge führt wird, falls eine abnormale Operation erfolgt ist und erfaßt wurde, worauf eine Automatik-Rückkehrentscheidungsein richtung prüft, ob eine automatische Rückkehroperation durch zuführen ist oder nicht.
Wie vorstehend beschrieben ist bei den bekannten Techniken
ein Mikrocomputer über Verdrahtungen mit verschiedenen peri
pheren Bauteilen elektrisch verbunden.
Es kann daher vorkommen, daß ein elektrisches
Gerät mit einem Platinenverdrahtungsfehler betrieben wird, da
es nicht möglich ist, den Fehler der Platinenverdrahtung in
dem elektrischen Gerät zu erfassen. In diesem Fall ergibt
sich bei den bekannten Techniken der Nachteil, daß bei dem
über Platinenverdrahtungen mit peripheren Bauteilen verbunde
nen Mikrocomputer Störungen wie beispielsweise ein Abstürzen
eines Programms, ein Zerstören eines Programms und derglei
chen auftreten können.
Aus der EP 0 058 948 A2 ist ein Computersystem bekannt, wobei
ein Peripherie-I/O-Bauteil ein Testsignal nach der Abgabe ei
nes Rücksetzsignals erzeugt, und eine Vergleichsentschei
dungseinrichtung das Testsignal mit einem vorbestimmten
(Soll)-Signal vergleicht und ein Fehlerentscheidungssignal
als Vergleichsergebnis ausgibt. Damit können Störungen auf
der I/O-Verdrahtung behandelt werden.
Ferner ist aus dem IBM Technical Disclosure Bulletin, Vol. 5,
No. 1, Juni 1962, S. 60, 61 ein Verfahren zum Erfassen von
Verdrahtungsfehlern bekannt, bei dem ein Vergleich mit kor
rekten Verdrahtungswerten stattfindet.
Schließlich ist aus dem IBM Technical Disclosure Bulletin,
Vol. 33, No. 9, Februar 1991, S. 13, 14 bekannt, Verbindungen
zwischen Mikrocomputern und Peripheriebauteilen (I/O) nach
Abgabe eines Rücksetzsignals dadurch zu überprüfen, daß ein
Testsignal ausgegeben und über einen Überwachungspfad wieder
eingegeben wird, und das übertragene Signal mit einem Soll
wert verglichen wird.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Plati
nenverdrahtungsfehler-Erfassungsvorrichtung bereitzustellen,
die ein automatisches Erfassen eines Fehlers in auf einer IC-
Schaltungsplatine gebildeten Platinenverdrahtungen bei jeder
Abgabe eines Rücksetzsignals ermöglicht.
Diese Aufgabe wird gelöst durch eine Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung zum Überprüfen, ob eine zwischen
einem Peripheriebauteil und einem Mikrocomputer angeschlosse
ne Platinenverdrahtung einen Fehler aufweist oder nicht, mit
dem peripheren Bauteil zum Erzeugen und Ausgeben eines Test
signals, einer Eingabevorrichtung zum Empfangen des von dem
peripheren Bauteil ausgegebenen Testsignals nach Abgabe eines
Rücksetzsignals, einer ersten Speichervorrichtung zum Spei
chern der Ausgabe der Eingabevorrichtung, einer zweiten Spei
chervorrichtung zum Speichern eines vorausgesagten Datenele
ments, das in der ersten Speichervorrichtung zu speichern
ist, und einer Vergleichsentscheidungseinrichtung zum Ver
gleichen der in der ersten Speichereinrichtung gespeicherten
Daten mit den in der zweiten Speichereinrichtung gespeicher
ten Daten und zum Ausgeben eines Fehlerentscheidungssignals
als Vergleichsergebnis.
Gemäß einer vorteilhaften Weiterbildung wird die Eingabevor
richtung durch eine Analog/Digital-Umwandlungseinrichtung ge
bildet zum Umsetzen eines Analogsignals wie das von dem Peri
pheriebauteil ausgegebene Testsignal in digitale Signale wäh
rend einer wahlweise festgelegten Zeitdauer, und sowohl die
erste Speichervorrichtung als auch die zweite Speichervor
richtung durch ein Register.
Gemäß einer anderen vorteilhaften Weiterbildung wird die Ein
gabevorrichtung durch einen Impulszähler gebildet zum Zählen
von Impulsen wie das von dem Peripheriebauteil übertragene
Testsignal während einer wahlweise festgelegten Zeitdauer.
Gemäß einer weiteren vorteilhaften Weiterbildung sind das Pe
ripheriebauteil und der Mikrocomputer auf einer IC-Schal
tungsplatine angeordnet, wobei der Mikrocomputer die Eingabe
vorrichtung, die erste Speichervorrichtung, die zweite Spei
chervorrichtung, und die Vergleichsentscheidungseinrichtung
umfaßt.
Alternativ wird die Aufgabe gelöst durch eine Platinenver
drahtungsfehler-Erfassungsvorichtung zum Überprüfen, ob zwi
schen einem ersten Peripheriebauteil und einem zweiten Peri
pheriebauteil und einem Mikrocomputer angeschlossene erste
und zweite Platinenverdrahtungen einen Fehler aufweisen oder
nicht, mit einem ersten Schalter und einem zweiten Schalter
mit einer Zeitgabefunktion zum elektrischen Verbinden der er
sten Platinenverdrahtung und der zweiten Platinenverdrahtung
mit einem Platinenverdrahtungsüberprüfungspfad während einer
wahlweise eingestellten Zeitdauer in einer Platinenverdrah
tungs-Überprüfungsbetriebsart, nachdem ein Rücksetzsignal ab
gegeben worden ist, einer Ausgabevorrichtung zum Ausgeben ei
nes Testsignals an das erste Peripheriebauteil und zum Ausge
ben eines Testsignals an den Platinenverdrahtungsüberprü
fungspfad während der Platinenverdrahtungs-Überprüfungsbe
triebsart; einer Eingabevorrichtung zum Eingeben eines von
dem zweiten Peripheriebauteil ausgegebenen Signals und zum
Eingeben des Testsignals über den Platinenverdrahtungsüber
prüfungspfad während der Platinenverdrahtungs-Überprüfungsbe
triebsart; einer ersten Speichervorrichtung zum Speichern der
Ausgabe der Eingabevorrichtung; einer zweiten Speichervor
richtung zum Speichern eines vorausgesagten Datenelements,
das in der ersten Speichervorrichtung zu speichern ist, wenn
die erste Platinenverdrahtung und die zweite Platinenverdrah
tung keinen Fehler aufweisen; und einer Vergleichsentschei
dungseinrichtung zum Vergleichen der in der ersten Speicher
vorrichtung gespeicherten Daten mit den in der zweiten Spei
chervorrichtung gespeicherten Daten und zum Ausgeben eines
Fehlerentscheidungssignals als Vergleichsergebnis.
Gemäß einer vorteilhaften Weiterbildung wird die Ausgabevor
richtung durch eine Digital/Analog-Umwandlungseinrichtung ge
bildet zum Ausgeben eines Analogsignals als das Testsignal,
die Eingabevorrichtung durch eine Analog/Digital-Umwandlungs
einrichtung zum Umwandeln des Analogsignals in Digitalsigna
le, und sowohl die erste Speichervorrichtung als auch die
zweite Speichervorrichtung durch Register.
Gemäß einer anderen vorteilhaften Weiterbildung wird die Aus
gabevorrichtung durch einen Impulsausgabezeitgeber gebildet
zum Ausgeben von Impulsen als das Testsignal während der
wahlweise festgelegten Zeitdauer, und sowohl die erste als
auch die zweite Speichervorrichtung durch ein Register.
Gemäß einer weiteren vorteilhaften Weiterbildung wird die
Ausgabevorrichtung durch eine Serienübertragungsausgabeschal
tung gebildet zum Ausgeben eines Datenelements als das Test
signal, die Eingabevorrichtung durch eine eine Serienübertra
gungseingabeschaltung zum Eingeben des Datenelements ist, und
sowohl die erste Speichervorrichtung als auch die zweite
Speichervorrichtung durch ein Register.
Gemäß einer weiteren vorteilhaften Weiterbildung sind das er
ste Peripheriebauteil, das zweite Peripheriebauteil und der
Mikrocomputer auf einer IC-Schaltungsplatine angeordnet, wo
bei der Mikrocomputer die Ausgabevorrichtung, die Eingabevor
richtung, die erste Speichervorrichtung, die zweite Speicher
vorrichtung und die Vergleichsentscheidungseinrichtung um
faßt.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie
len unter Bezugnahme auf die beiliegenden Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 ein Diagramm eines Aufbaus einer Schaltungsverdrah
tungsfehler-Erfassungsvorrichtung als erstes erfindungsgemä
ßes Ausführungsbeispiel,
Fig. 2 ein Diagramm eines Aufbaus einer Platinenverdrahtungs
fehler-Erfassungsvorrichtung als zweites erfindungsgemäßes
Ausführungsbeispiel,
Fig. 3 ein Diagramm eines Aufbaus einer Platinenverdrahtungs
fehler-Erfassungsvorrichtung als drittes erfindungsgemäßes
Ausführungsbeispiel,
Fig. 4 ein Diagramm eines Aufbaus einer Platinenverdrahtungs
fehler-Erfassungsvorrichtung als viertes erfindungsgemäßes
Ausführungsbeispiel, und
Fig. 5 ein Diagramm eines Aufbaus einer Platinenverdrahtungs
fehler-Erfassungsvorrichtung als fünftes erfindungsgemäßes
Ausführungsbeispiel.
Fig. 1 zeigt ein Diagramm eines Aufbaus einer Platinenver
drahtungsfehler-Erfassungsvorrichtung nach einem ersten er
findungsgemäßen Ausführungsbeispiel. In Fig. 1 kennzeichnet
das Bezugszeichen 1 eine IC-Schaltungsplatine, 2 ein auf der
IC-Schaltungsplatine 1 angeordnetes Peripheriebauteil, 3 ei
nen auf der IC-Schaltungsplatine 1 angeordneten Mikrocompu
ter, und 4 eine Platinenverdrahtung, nämlich eine auf der IC-
Schaltungsplatine 1 gebildete Verdrahtung, über die das Peri
pheriebauteil 2 mit dem Mikrocomputer 3 elektrisch verbunden
ist. Obwohl die Anzahl der auf der IC-Schaltungsplatine 1 ge
bildeten Platinenverdrahtungen und Peripheriebauteilen in der
Praxis größer als 1 ist, werden zur Erläuterung des ersten
bis fünften erfindungsgemäßen Ausführungsbeispiels der Kürze
wegen nur eine Platinenverdrahtung 4 und ein Peripheriebau
teil 2 herangezogen.
Der vorgenannte Mikrocomputer 3 umfaßt eine Analog/Digital-
Umwandlungsvorrichtung (nachfolgend als A/D-Umsetzer bezeich
net) als eine Eingabevorrichtung, ein Register 32 als eine
erste Speichervorrichtung, ein Register 33 als eine zweite
Speichervorrichtung und ein Vergleichsentscheidungsbauteil 34
als eine Vergleichsentscheidungseinrichtung. Der A/D-Umsetzer
31 wandelt eine analoge Eingangsspannung in eine digitale
Ausgangsspannung um. Das Register 32 speichert die digitale
Ausgangsspannung. Das Register 33 speichert einen in dem Re
gister 32 bei keinem Fehler in der Platinenverdrahtung 4 zu
speichernden Wert, d. h. falls die Platinenverdrahtung 4 in
korrekter Weise verwendet werden kann. Das Vergleichsent
scheidungsbauteil (nachfolgend als Komparator bezeichnet) 34
vergleicht den in dem Register 32 gespeicherten Wert mit dem
in dem Register 33 gespeicherten Wert und gibt danach ein
Fehlerentscheidungssignal über den Zustand der Platinenver
drahtung 4 aus. Die Entscheidungsschaltung 35 umfaßt das Re
gister 32, das Register 33 und das Vergleichsentscheidungs
bauteil 34. Somit umfaßt die Platinenverdrahtungsfehler-Er
fassungsvorrichtung gemäß dem ersten Ausführungsbeispiel das
Peripheriebauteil 2, die Platinenverdrahtung 4, und die in
dem Mikrocomputer 2 enthaltenen A/D-Umsetzer 31 und Entschei
dungsschaltung 35 mit den Registern 32 und 33 und dem Kompa
rator 34.
Es folgt eine Beschreibung der Funktionsweise der Platinen
verdrahtungsfehler-Erfassungsvorrichtung gemäß dem ersten
Ausführungsbeispiel.
Zuerst wird die Gesamtfunktion der Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung erläutert.
Wird ein Rücksetzsignal während der Verwendung der IC-Schal
tungsplatine abgegeben, so wird die Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung in eine Platinenverdrahtungsfehler-
Erfassungsbetriebsart versetzt. Diese Platinenverdrahtungs
fehler-Erfassungsbetriebsart ist eine Betriebsart, in der die
für die Datenübertragung zwischen dem Mikrocomputer 3 und dem
Peripheriebauteil 2 und die elektrische Verbindung dieser in
einem Normalbetrieb verwendetete Platinenverdrahtung 4 zum
Überprüfen von Ausgangssignalen des Mikrocomputers 3 oder des
Peripheriebauteils 2 verwendet wird, um bei jeder Rückset
zoperation einen Fehler der Platinenverdrahtung 4 zu erfas
sen. In der Platinenverdrahtungsfehler-Erfassungsbetriebsart
gibt das Peripheriebauteil 2 während einer wahlweisen kon
stanten Zeitdauer einen Analogwert als Testsignal aus und
tritt danach in den normalen Betriebszustand über. Der Mikro
computer 3 führt die Fehlererfassungsoperation während der
wahlweisen konstanten Zeitdauer durch und tritt danach in den
normalen Betriebszustand über.
Es folgt eine detaillierte Beschreibung der Platinenverdrah
tungsfehler-Erfassungsoperation gemäß dem ersten Ausführungs
beispiel.
Wie vorstehend beschrieben, gibt das Peripheriebauteil 2 die
Analogspannung während der konstanten Zeitdauer, die durch
Hardware oder Software eingestellt wurde, als das Testsignal
aus, wenn die Platinenverdrahtungsfehler-Erfassungsvorrich
tung nach dem Abgeben des Rücksetzsignals in die Platinenver
drahtungsfehler-Erfassungsbetriebsart versetzt wird.
Die von dem Peripheriebauteil 2 ausgegebene Analogspannung
wird dem A/D-Umsetzer 31 in dem Mikrocomputer 3 über die Pla
tinenenverdrahtung 4 zugeführt. Der A/D-Umsetzer 31 wandelt
die Analogspannung während der wahlweisen konstanten Zeit
dauer in einen Digitalwert um und gibt den Digitalwert danach
an das Register 32 aus. Das Register 32 speichert den Digi
talwert des A/D-Umsetzers 31. Der in dem Register 32 gespei
cherte Digitalwert wird durch das Vergleichsentscheidungsbau
teil 34 mit einem in dem Register 33 gespeicherten Wert ver
glichen. Gibt das Vergleichsergebnis an, daß die in den Regi
stern 32 und 33 gespeicherten Werte verschieden sind, so er
zeugt die Entscheidungsschaltung 35 ein Fehlerentscheidungs
signal "NG" basierend auf dem Entscheidungsergebnis und gibt
dieses nach außen ab. Dadurch wird der Betrieb des Mikrocom
puters 3 angehalten. Da das Entscheidungssignal "NG" durch
die Entscheidungsschaltung 35 außerhalb der IC-Schaltungspla
tine 1 abgegeben wird, ist es möglich, den Fehler der IC-
Schaltungsplatine 1 zu überprüfen und die Verwendung dieser
IC-Schaltungsplatine 1 einzustellen.
Andererseits erzeugt die Entscheidungsschaltung 35 ein auf
dem Entscheidungsergebnis basierendes Entscheidungssignal
"OK" und gibt dieses nach außen ab, falls die beiden in den
Registern 32 und 33 gespeicherten Werte miteinander überein
stimmen. Dadurch wird der Mikrocomputer 3 nach Ablauf einer
wahlweisen konstanten Zeitdauer wieder in den normalen Be
triebszustand versetzt. Auch das Peripheriebauteil 2 wird
nach Ablauf der wahlweise konstanten Zeitdauer wieder in den
normalen Betriebszustand versetzt. Diese Zeitvorgaben zum Er
fassen des Fehlers der Platinenverdrahtung 4 durch den Mikro
computer 3 und das Peripheriebauteil 2 können durch eine
Hardware oder eine Software eingestellt werden. Diese Zeit
vorgaben sind auch miteinander synchronisiert. Weiterhin kön
nen Folgeoperationen des Peripheriebauteils 2 und des Mikro
computers 3 nach der Platinenverdrahtungsfehler-Erfassungsbe
triebsart im Normalbetrieb durchgeführt werden, da die für
das Rückversetzen des Peripheriebauteils 2 und des Mikrocom
puters 3 in den normalen Betriebszustand benötigten Zeiten
durch die Hardware oder Software vorab eingestellt werden und
miteinander synchronisiert sind.
Wie vorstehend beschrieben, wird die von dem Peripheriebau
teil 2 als das Testsignal ausgegebene Analogspannung gemäß
der Platinenverdrahtungsfehler-Erfassungsvorrichtung nach dem
ersten Ausführungsbeispiel über die Platinenverdrahtung 4 in
den in dem Mikrocomputer 3 enthaltenen A/D-Umsetzer 31 einge
geben. Dadurch ist es möglich, einen Fehler der Platinenver
drahtung 4 zu erfassen und das Eintreten von Problemen wie
beispielsweise eine fehlende Anpassung an weitere Bauteile,
einen Defekt oder dergleichen zu verhindern, die beim Verwen
den der IC-Schaltungsplatine 1 mit fehlerhafter Platinenver
drahtung 4 auftreten können. Darüber hinaus ist ein Hinzufü
gen eines ICs zum Erfassen des Fehlers der Platinenverdrah
tung 4 nicht erforderlich, da die Fehlererfassungsoperation
der Platinenverdrahtung 4 unter Verwendung der in dem Mikro
computer 3 enthaltenen A/D-Umsetzer 31, Register 32 und Regi
ster 33 durchgeführt wird. Dies führt zu einer Verringerung
der Entwurfsdauer und der Kosten der IC-Schaltungsplatine 1
mit verschiedenen Bauteilen wie beispielsweise dem Periphe
riebauteil 2 und dem Mikrocomputer 3 und dergleichen.
Fig. 2 zeigt ein Diagramm eines Aufbaus einer Platinenver
drahtungsfehler-Erfassungsvorrichtung nach dem zweiten erfin
dungsgemäßen Ausführungsbeispiel. In Fig. 2 kennzeichnet das
Bezugszeichen 200 eine IC-Schaltungsplatine, 201 einen Mikro
computer, 202 ein Peripheriebauteil und 36 einen Impulszähler
als Eingabevorrichtung zum Zählen der Anzahl von durch das
Peripheriebauteil 202 übertragenen Impulsen. Die Platinenver
drahtungsfehler-Erfassungsvorrichtung gemäß dem zweiten Aus
führungsbeispiel umfaßt das Peripheriebauteil 202, die Plati
nenverdrahtung 4 und die in dem auf der IC-Schaltungsplatine
200 gebildeten Mikrocomputer 201 enthaltenen Impulszähler 36
und Entscheidungsschaltung 35. Weitere in dem zweiten Ausfüh
rungsbeispiel verwendete Komponenten stimmen mit denen des in
Fig. 1 gezeigten ersten Ausführungsbeispiels überein, so daß
auf eine Erläuterung dieser verzichtet werden kann und die
selben Bezugszeichen auch bei der Beschreibung des zweiten
Ausführungsbeispiels verwendet werden.
Es folgt eine Beschreibung der Funktionsweise der Platinen
verdrahtungsfehler-Erfassungsvorrichtung gemäß dem zweiten
Ausführungsbeispiel.
Zuerst wird die Gesamtfunktion der Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung erläutert.
Wird ein Rücksetzsignal während der Verwendung der IC-Schal
tungsplatine 200 abgegeben, so wird die Platinenverdrahtungs
fehler-Erfassungsvorrichtung in eine Platinenfehler-Erfas
sungsbetriebsart versetzt. In der Platinenverdrahtungsfehler-
Erfassungsbetriebsart gibt das Peripheriebauteil 202 Impulse
als das Testsignal aus, um einen Fehler der Platinenverdrah
tung 4 während einer wahlweisen konstanten Zeitdauer zu er
fassen, und tritt danach in den normalen Betriebszustand
über. Der Mikrocomputer 201 führt die Fehlererfassungsopera
tion während der wahlweisen konstanten Zeitdauer durch und
tritt danach in den normalen Betriebszustand über.
Es folgt eine detaillierte Erläuterung der Platinenverdrah
tungsfehler-Erfassungsoperation gemäß dem zweiten Ausfüh
rungsbeispiel.
Wie vorstehend beschrieben, gibt das Peripheriebauteil 202
innerhalb einer konstanten Zeitdauer Impulse aus, deren An
zahl durch eine Hardware oder Software eingestellt wird, wenn
die Platinenverdrahtungsfehler-Erfassungsvorrichtung gemäß
dem zweiten Ausführungsbeispiel nach der Abgabe des Rücksetz
signals in die Platinenverdrahtungsfehler-Erfassungsbetriebs
art versetzt wird. Die von dem Peripheriebauteil 202 ausgege
benen Impulse werden dem in dem Mikrocomputer 201 enthaltenen
Impulszähler 36 über die Platinenverdrahtung 4 zugeführt. Der
Impulszähler 36 zählt die Anzahl der Impulse während der
wahlweisen konstanten Zeitdauer, und das Zählergebnis wird
dem Register 32 zugeführt. Das Register 32 speichert das von
dem Impulszähler 36 ausgegebene Zählergebnis. Der Komparator
34 vergleicht den in dem Register 32 gespeicherten Wert mit
dem in dem Register 33 bereits gespeicherten Wert.
Gibt das Vergleichsergebnis an, daß die in den Registern 32
und 33 gespeicherten Werte voneinander verschieden sind, so
erzeugt die Entscheidungsschaltung 35 ein Fehlerentschei
dungssignal "NG" basierend auf dem Vergleichsergebnis und
gibt dieses an außerhalb befindliche Geräte ab. Dadurch wird
der Betrieb des Mikrocomputers 201 angehalten. Da das Ent
scheidungssignal "NG" durch die Entscheidungsschaltung 35 au
ßerhalb der IC-Schaltungsplatine 200 abgegeben wird, ist es
möglich, den Fehler der IC-Schaltungsplatine 200 zu überprü
fen und die Verwendung dieser IC-Schaltungsplatine 200 einzu
stellen.
Andererseits erzeugt die Entscheidungsschaltung 35 ein Ent
scheidungssignal "OK" basierend auf dem Entscheidungsergebnis
und gibt dieses an außerhalb befindliche Geräte ab, wenn die
in den Registern 32 und 33 gespeicherten Werte miteinander
übereinstimmen. Dadurch wird der Mikrocomputer 201 nach Ab
lauf einer wahlweisen konstanten Zeitdauer wieder in den nor
malen Betriebszustand versetzt. Auch das Peripheriebauteil
202 wird nach Ablauf der wahlweisen konstanten Zeitdauer wie
der in den normalen Betriebszustand versetzt. Diese Zeitvor
gaben zum Erfassen des Fehlers der Platinenverdrahtung 4
durch den Mikrocomputer 201 und das Peripheriebauteil 202
können durch eine Hardware oder Software eingestellt werden.
Diese Zeitvorgaben sind auch miteinander synchronisiert. Wei
terhin können Folgeoperationen des Peripheriebauteils 202 und
des Mikrocomputers 201 nach der Platinenverdrahtungsfehler-
Erfassungsbetriebsart im Normalbetrieb durchgeführt werden,
da zum Rückkehren in den normalen Betriebszustand erforderli
chen Zeiten für das Peripheriebauteil 202 und den Mikrocompu
ter 201 durch die Hardware oder die Software vorab einge
stellt werden und miteinander synchronisiert sind.
Wie vorstehend beschrieben, werden die von dem Peripheriebau
teil 202 ausgegebenen Impulse gemäß der Platinenverdrahtungs
fehler-Erfassungsvorrichtung nach dem zweiten Ausführungsbei
spiel in den in dem Mikrocomputer 201 enthaltenen Impulszäh
ler 36 über die Platinenverdrahtung 4 eingegeben. Dadurch ist
es möglich, einen Fehler der Platinenverdrahtung 4 zu erfas
sen und das Auftreten von Problemen wie beispielsweise eine
fehlende Anpassung an andere Bauteile, einen Defekt und der
gleichen zu verhindern, die bei der Verwendung einer IC-
Schaltungsplatine 200 mit fehlerhafter Platinenverdrahtung 4
auftreten. Darüber hinaus ist kein Hinzufügen eines zur Er
fassung des Fehlers der Platinenverdrahtung 4 verwendeten ICs
erforderlich, da die Fehlererfassungsoperation der Platinen
verdrahtung 4 unter Verwendung der in dem Mikrocomputer 2
enthaltenen Impulszähler 36, Register 32 und Register 33
durchgeführt wird. Dies führt zu einer Verringerung der Ent
wurfsdauer und der Kosten der die verschiedenen Bauteile wie
beispielsweise das Peripheriebauteil 202 und den Mikrocompu
ter 201 und dergleichen enthaltenden IC-Schaltungsplatine
200.
Fig. 3 zeigt ein Diagramm eines Aufbaus einer Platinenver
drahtungsfehler-Erfassungsvorrichtung nach einem dritten er
findungsgemäßen Ausführungsbeispiel. In Fig. 3 kennzeichnet
das Bezugszeichen 300 eine IC-Schaltungsplatine, 2a und 2b
ein erstes Peripheriebauteil bzw. ein zweites Peripheriebau
teil. Die Bezugszeichen 4a und 4b eine erste Platinenverdrah
tung bzw. eine zweite Platinenverdrahtung. Das Bezugszeichen
301 einen mit dem ersten Peripheriebauteil 2a und dem zweiten
Peripheriebauteil 2b über die erste Platinenverdrahtung 4a
und zweite Platinenverdrahtung 4b verbundenen Mikrocomputer.
Die Bezugszeichen 5a und 5b kennzeichnen einen ersten Schal
ter und einen zweiten Schalter zur Verwendung in einer Ver
drahtungsüberprüfungsoperation zum Umschalten der Platinen
verdrahtung 4a und der Platinenverdrahtung 4b auf eine Ver
zweigungsverdrahtung 6 während einer wahlweisen konstanten
Zeitdauer nach der Abgabe des Rücksetzsignals.
Der vorgenannte Mikrocomputer 301 umfaßt eine Digital/Analog-
Umwandlungsvorrichtung (nachfolgend als D/A-Umsetzer bezeich
net) als eine Ausgabevorrichtung zum Ausgeben eines Signals
an das erste Peripheriebauteil 2a, eine Analog/Digital-Um
wandlungsvorrichtung (nachfolgend als A/D-Umsetzer bezeich
net) als eine Eingabevorrichtung zum Eingeben des durch das
zweite Peripheriebauteil 2b ausgegebenen Signals. Die anderen
Komponenten entsprechen denen des ersten Ausführungsbeispiel,
so daß auf eine Erläuterung dieser verzichtet wird und die
selben Bezugszeichen in der Beschreibung des zweiten Ausfüh
rungsbeispiels verwendet werden.
Es folgt eine Beschreibung der Funktionsweise der Schaltungs
verdrahtungsfehler-Erfassungsvorrichtung gemäß dem dritten
Ausführungsbeispiel.
Zuerst wird die Gesamtfunktion der Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung erläutert.
Wird ein Rücksetzsignal während der Verwendung der IC-Schal
tungsplatine 300 abgegeben, so wird die Platinenverdrahtungs
fehler-Erfassungsvorrichtung in eine Platinenverdrahtungsfeh
ler-Erfassungsbetriebsart versetzt. Nach der Abgabe des Rück
setzsignals wird der Betrieb der Peripheriebauteile 2a und 2b
angehalten und nach Ablauf einer wahlweisen konstanten Zeit
dauer wieder in den normalen Betriebszustand versetzt. Der
erste Schalter 5a schaltet einen durch den Knoten A und den
im normalen Betriebszustand verwendeten Knoten B gebildeten
Pfad in den (mit der Verzweigungsverdrahtung 6 verbundenen)
durch den Knoten A und den Knoten C gebildeten Pfad um, nach
dem das Rücksetzsignal abgegeben worden ist. Der zweite
Schalter 5b schaltet einen durch den Knoten D und den im nor
malen Betriebszustand verwendeten Knoten E gebildeten Pfad in
den (mit der Verzweigungsverdrahtung 6 verbundenen) durch den
Knoten D und den Knoten F gebildeten Pfad um, nachdem das
Rücksetzsignal abgegeben worden ist.
Sowohl der erste Schalter 5a als auch der zweite Schalter 5b
schalten die aktuellen Pfade nach Ablauf der wahlweisen kon
stanten Zeitdauer wieder in die im normalen Betriebszustand
verwendeten Pfade A-B und D-E um. Der Mikrocomputer 301 führt
die Fehlererfassungsoperation während der wahlweisen konstan
ten Zeitdauer durch und tritt danach in den normalen Be
triebszustand über.
Es folgt eine detaillierte Beschreibung der Platinenverdrah
tungsfehler-Erfassungsoperation gemäß dem dritten Ausfüh
rungsbeispiel.
Wie vorstehend beschrieben, stellen das erste und zweite Pe
ripheriebauteil 2a und 2b ihren Betrieb während der wahlwei
sen konstanten Zeitdauer ein, die durch eine Hardware oder
eine Software eingestellt wurde, wenn die Platinenverdrah
tungsfehler-Erfassungsvorrichtung gemäß dem dritten Ausfüh
rungsbeispiel nach der Abgabe des Rücksetzsignals in die Pla
tinenverdrahtungsfehler-Erfassungsbetriebsart versetzt wird.
Der erste und zweite Schalter 5a und 5b schalten dann die im
normalen Betriebszustand verwendeten Pfade A-B und D-E in die
mit der Verzweigungsverdrahtung 6 verbundenen Pfade A-C bzw.
D-F um. Dadurch kann ein Überprüfungspfad zum Überprüfen ei
nes Fehlers der Platinenverdrahtungen 4a und 4b gebildet wer
den. Dieser Überprüfungspfad wird gebildet durch den Pfad um
fassend den D/A-Umsetzer 37, die Platinenverdrahtung 4a, den
ersten Schalter 5a mit dem Pfad A-C, die Verzweigungsverdrah
tung 6 zum Überprüfen der Platinenverdrahtungen 4a und 4b,
den zweiten Schalter 5b mit dem Pfad F-D, die Platinenver
drahtung 4b und den A/D-Umsetzer 38. Der D/A-Umsetzer 37 gibt
danach die Analogspannung als das Testsignal während einer
konstanten Zeitdauer nach außen ab, dessen Höhe und Zeitgabe
durch eine Hardware oder Software eingestellt wurde. Diese
Analogspannung wird dem A/D-Umsetzer 38 durch den D/A-Umset
zer 37 zugeführt über die Platinenverdrahtung 4a, den ersten
Schalter 5a mit dem Pfad A-C, die Verzweigungsverdrahtung 6
zum Überprüfen der Platinenverdrahtungen 4a und 4b, den zwei
ten Schalter 5b mit dem Pfad F-D und die Platinenverdrahtung
4b.
Der A/D-Umsetzer 38 wandelt die Analogspannung während der
durch die Hardware oder Software eingestellten wahlweisen
konstanten Zeitdauer in digitale Werte um und gibt diese an
das Register 32 aus. Das Register 32 speichert die durch den
A/D-Umsetzer 38 ausgegebenen Digitalwerte. Andererseits spei
chert das Register 33 vorab vorausgesagte Werte, die in dem
Register 32 nur zu speichern sind, wenn die Platinenverdrah
tungen 4a und 4b keine Fehler aufweisen. Dementsprechend ver
gleicht der Komparator 34 die in dem Register 33 gespeicher
ten vorausgesagten Werte mit den in dem Register 32 gespei
cherten Werten.
Gibt das Vergleichsergebnis an, daß die in den Registern 32
und 33 gespeicherten Werte voneinander verschieden sind, so
erzeugt die Entscheidungsschaltung 35 basierend auf dem Ver
gleichsergebnis ein Fehlerentscheidungssignal "NG" und gibt
dieses an außerhalb befindliche Geräte ab. Dadurch wird der
Betrieb des Mikrocomputers 301 angehalten. Da das Entschei
dungssignal "NG" durch die Entscheidungsschaltung 35 an au
ßerhalb der IC-Schaltungsplatine 300 befindliche Geräte aus
gegeben wird, ist es möglich, den Fehler der IC-Schaltungs
platine 300 zu überprüfen und die Verwendung dieser IC-Schal
tungsplatine einzustellen.
Andererseits erzeugt die Entscheidungsschaltung 35 ein Ent
scheidungssignal "OK" basierend auf dem Entscheidungsergebnis
und gibt dieses nach außen ab, falls die beiden in den Regi
stern 32 und 33 gespeicherten Werte miteinander übereinstim
men. Dadurch wird der Mikrocomputer 301 nach Ablauf der wahl
weisen konstanten Zeitdauer wieder in den normalen Betriebs
zustand versetzt. Auch die Peripheriebauteile 2a und 2b wer
den nach Ablauf der wahlweise konstanten Zeitdauer wieder in
den normalen Betriebszustand versetzt. Diese Zeitvorgaben zum
Erfassen des Fehlers der Platinenverdrahtungen 4a und 4b
durch den Mikrocomputer 301 und die Peripheriebauteile 2a und
2b können durch eine Hardware oder Software eingestellt wer
den. Diese Zeitvorgaben sind auch miteinander synchronisiert.
Weiterhin können Folgeoperationen der Peripheriebauteile 2a
und 2b und des Mikrocomputers 301 nach der Platinenverdrah
tungsfehler-Erfassungsbetriebsart im Normalbetrieb durchge
führt werden, da zum Rückkehren in den normalen Betriebszu
stand erforderlichen Zeiten für die Peripheriebauteile 2a und
2b und den Mikrocomputer 301 durch die Hardware oder die
Software vorab eingestellt werden und miteinander synchroni
siert sind.
Wie vorstehend beschrieben, wird das durch den in dem Mikro
computer 301 enthaltenen D/A-Umsetzer 37 ausgegebene Ana
logsignal gemäß der Platinenverdrahtungsfehler-Erfassungsvor
richtung nach dem dritten Ausführungsbeispiel über die Plati
nenverdrahtungen 4a und 4b und die Verzweigungsverdrahtung 6
in den A/D-Umsetzer 38 eingegeben. Dadurch ist es möglich,
den Fehler der Platinenverdrahtungen 4a und 4b unter Verwen
dung des Mikrocomputers 301 selbst zu erfassen und ein Auf
treten von Problemen wie beispielsweise eine fehlende Anpas
sung anderer Bauteile, einen Defekt und dergleichen zu ver
hindern, wenn die IC-Schaltungsplatine 200 mit den fehlerhaf
ten Platinenverdrahtungen 4a und 4b verwendet wird. Darüber
hinaus ist das Hinzufügen eines ICs zum Erfassen des Fehlers
der Platinenverdrahtungen 4a und 4b nicht erforderlich, da
die Fehlererfassungsoperation der Platinenverdrahtungen 4a
und 4b unter Verwendung der in dem Mikrocomputer 301 enthal
tenen D/A-Umsetzer 37, A/D-Umsetzer 38, Register 32 und Regi
ster 33 durchgeführt wird. Dies führt zu einer Verringerung
der Entwurfsdauer und der Kosten der die verschiedenen Bau
teile wie beispielsweise die Peripheriebauteile 2a und 2b und
den Mikrocomputer 301 und dergleichen enthaltenden IC-Schal
tungsplatine 300.
Fig. 4 zeigt ein Diagramm eines Aufbaus einer Platinenver
drahtungsfehler-Erfassungsvorrichtung nach einem vierten er
findungsgemäßen Ausführungsbeispiel. In Fig. 4 kennzeichnet
das Bezugszeichen 400 eine IC-Schaltungsplatine und 401 einen
Mikrocomputer. Der Mikrocomputer 401 umfaßt einen Impulsaus
gabezeitgeber (Ausgabevorrichtung) 39 zum Ausgeben von Impul
sen während einer vorbestimmten Zeitdauer nach Abgabe eines
Rücksetzsignals und einen Impulszähler (Eingabevorrichtung)
40 zum Zählen von Impulsen während der vorbestimmten Zeit
dauer nach Abgabe des Rücksetzsignals. Die anderen Komponen
ten des vierten Ausführungsbeispiels entsprechen denen des
dritten Ausführungsbeispiels, so daß dieselben Bezugszeichen
auch in dem vierten Ausführungsbeispiel verwendet werden und
auf eine Erläuterung dieser der Kürze wegen verzichtet wird.
Es folgt eine Beschreibung der Funktionsweise der Platinen
verdrahtungsfehler-Erfassungsvorrichtung gemäß dem vierten
Ausführungsbeispiel.
Zuerst wird die Gesamtfunktion der Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung erläutert.
Wird ein Rücksetzsignal bei der Verwendung der IC-Schaltungs
platine 400 abgegeben, so wird die Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung in eine Platinenverdrahtungsfehler-
Erfassungsbetriebsart versetzt. Nach der Abgabe des Rücksetz
signals wird die Operation eines jeden der Peripheriebauteile
2a und 2b angehalten und nach Ablauf einer wahlweisen kon
stanten Zeitdauer wieder in den normalen Betriebszustand ver
setzt. Der erste Schalter 5a schaltet einen durch die Knoten
A und B gebildeten Pfad, der im normalen Betriebszustand ver
wendet wird, auf den durch die Knoten A und C gebildeten Pfad
um (der mit der Verzweigungsverdrahtung 6 verbunden ist),
nachdem das Rücksetzsignal abgegeben worden ist. Der zweite
Schalter 5B schaltet einen aus den Knoten D und E gebildeten
Pfad, der im normalen Betriebszustand verwendet wird, auf den
durch die Knoten D und F gebildeten Pfad um (der mit der Ver
zweigungsverdrahtung 6 verbunden ist), nachdem das Rücksetz
signal abgegeben worden ist.
Sowohl der erste Schalter 5a als auch der zweite Schalter 5b
schalten die aktuellen Pfade auf die im normalen Betriebszu
stand verwendeten Pfade A-B bzw. D-E um, nachdem die wahl
weise konstante Zeitdauer abgelaufen ist. Der Mikrocomputer
401 führt die Fehlererfassungsoperation während der wahlwei
sen konstanten Zeitdauer durch und tritt dann in den normalen
Betriebszustand über.
Es folgt eine detaillierte Beschreibung der Platinenverdrah
tungsfehler-Erfassungsoperation gemäß dem vierten Ausfüh
rungsbeispiel.
Wie vorstehend beschrieben, beendigen das erste und zweite
Peripheriebauteil 2a und 2b ihre Operationen während der
wahlweisen konstanten Zeitdauer, die durch eine Hardware oder
Software eingestellt wurde. Danach schalten der erste und
zweite Schalter 5a und 5b die Pfade A-B und D-E, die während
dem normalen Betriebszustand verwendet werden, auf die mit
der Verzweigungsverdrahtung 6 verbundenen Pfade A-C bzw. D-F
um. Dadurch kann ein Überprüfungspfad zum Überprüfen eines
Fehlers in den Platinenverdrahtungen 4a und 4b gebildet wer
den. Dieser Überprüfungspfad wird gebildet durch den Pfad
umfassend den Impulsausgabezeitgeber 39, die Platinenverdrah
tung 4a, den ersten Schalter 5a mit dem Pfad A-C, die zur
Überprüfung der Platinenverdrahtungen 4a und 4b verwendete
Verzweigungsverdrahtung 6, den zweiten Schalter 5b mit dem
Pfad F-D, die Platinenverdrahtung 4b und den Impulszähler 40.
Danach gibt der Impulsausgabezeitgeber 39 während einer kon
stanten Zeitdauer die Impulse, deren Anzahl durch die Hard
ware oder Software eingestellt ist, als Testsignale nach au
ßen ab. Die Impulse werden dem Impulseingabezeitgeber 40 von
dem Impulsausgabezeitgeber 39 über die Platinenverdrahtung
4a, den ersten Schalter 5a mit dem Pfad A-C, die zur Überprü
fung der Platinenverdrahtungen 4a und 4b verwendete Verzwei
gungsverdrahtung 6, den zweiten Schalter 5b mit dem Pfad F-D
und die Platinenverdrahtung 4b zugeführt.
Der Impulszähler 40 zählt die Anzahl der Impulse während der
durch die Hardware oder Software eingestellten wahlweisen
konstanten Zeitdauer und gibt diese an das Register 32 aus.
Das Register 32 speichert die von dem Impulszähler 40 ausge
gebenen digitalen Werte. Andererseits sind in dem Register 33
vorausgesagte Werte vorabgespeichert, die in dem Register 32
zu speichern sind, wenn die Platinenverdrahtungen 4a und 4b
keine Fehler aufweisen. Dementsprechend vergleicht der Kompa
rator 34 die in dem Register 33 gespeicherten vorausgesagten
Werte mit den Werten im Register 32.
Gibt das Vergleichsergebnis an, daß die beiden in den Regi
stern 32 und 33 gespeicherten Werte voneinander verschieden
sind, so erzeugt die Entscheidungsschaltung 35 ein Fehlerent
scheidungssignal "NG" basierend auf dem Vergleichsergebnis
und gibt dieses nach außen ab. Dadurch wird der Betrieb des
Mikrocomputers 401 angehalten. Da das Entscheidungssignal
"NG" durch die Entscheidungsschaltung 35 außerhalb der IC-
Schaltungsplatine 400 ausgegeben wird, ist es möglich, den
Fehler der IC-Schaltungsplatine 400 zu überprüfen und die
Verwendung dieser IC-Schaltungsplatine 400 einzustellen.
Andererseits erzeugt die Entscheidungsschaltung 35 ein Ent
scheidungssignal "OK" basierend auf dem Entscheidungsergebnis
und gibt dieses nach außen ab, wenn die beiden in den Regi
ster 32 und 33 gespeicherten Werte miteinander übereinstim
men. Dadurch wird der Mikrocomputer 401 nach Ablauf der wahl
weise konstanten Zeitdauer wieder in den normalen Betriebszu
stand versetzt. Auch die Peripheriebauteile 2a und 2b werden
nach Ablauf der wahlweisen konstanten Zeitdauer wieder in den
normalen Betriebszustand versetzt. Diese Zeitvorgaben zum Er
fassen des Fehlers der Platinenverdrahtungen 4a und 4b durch
den Mikrocomputer 401 und die Peripheriebauteile 2a und 2b
können durch eine Hardware oder Software eingestellt werden.
Diese Zeitvorgaben sind auch miteinander synchronisiert. Wei
terhin können Folgeoperationen der Peripheriebauteile 2a und
2b und des Mikrocomputers 401 nach der Platinenverdrahtungs
fehler-Erfassungsbetriebsart im Normalbetrieb durchgeführt
werden, da die zur Rückkehr in den normalen Betriebszustand
erforderlichen Zeitvorgaben sowohl für die Peripheriebauteile
2a und 2b als auch für den Mikrocomputer 401 durch die Hard
ware oder Software vorab eingestellt und miteinander synchro
nisiert sind.
Wie vorstehend beschrieben, werden die von dem in dem Mikro
computer 401 enthaltenen Impulsausgabezeitgeber 39 ausgegebe
nen Impulse gemäß der Platinenverdrahtungsfehler-Erfassungs
vorrichtung nach dem vierten Ausführungsbeispiel über die
Platinenverdrahtungen 4a und 4b und die Verzweigungsverdrah
tung 6 in den Impulszähler 40 eingegeben. Dadurch ist es mög
lich, Fehler in den Platinenverdrahtungen 4a und 4b unter
Verwendung des Mikrocomputers 401 selbst zu erfassen und auf
tretende Probleme wie beispielsweise eine Fehlanpassung ande
rer Bauteile, einen Defekt und dergleichen zu verhindern, die
bei der Verwendung einer IC-Schaltungsplatine 400 mit fehler
haften Schaltungsverdrahtungen 4a und 4b verursacht werden.
Darüber hinaus ist kein weiteres IC zur Erfassung des Fehlers
der Platinenverdrahtungen 4a und 4b erforderlich, da die Feh
lererfassungsoperation der Platinenverdrahtungen 4a und 4b
unter Verwendung der in dem Mikrocomputer 401 enthaltenen Im
pulsausgabezeitgeber 39, Impulszähler 40, Register 32 und Re
gister 33 durchgeführt wird. Dies führt zu einer Verringerung
der Entwurfszeitdauer und der Kosten für die IC-Schaltungs
platine 400 mit den verschiedenen Bauteilen wie beispielswei
se den Peripheriebauteilen 2a und 2b und dem Mikrocomputer
401 und dergleichen.
Fig. 5 zeigt ein Diagramm eines Aufbaus einer Platinenver
drahtungsfehler-Erfassungsvorrichtung nach einem fünften er
findungsgemäßen Ausführungsbeispiel. In Fig. 5 kennzeichnet
das Bezugszeichen 500 eine IC-Schaltungsplatine und 501 einen
Mikrocomputer. Der Mikrocomputer 501 umfaßt eine Serienüber
tragungsausgabeschaltung 41 als Ausgabevorrichtung zum Ausge
ben von Datenelementen während einer vorbestimmten Zeitdauer
nach Abgabe eines Rücksetzsignals und eine Serienübertra
gungseingabeschaltung als Eingabevorrichtung 42 zum Eingeben
der Datenelemente während der vorbestimmten Zeitdauer nach
der Abgabe des Rücksetzsignals. Weitere Komponenten des fünf
ten Ausführungsbeispiels entsprechen denen des dritten Aus
führungsbeispiels, so daß dieselben Bezugszeichen auch in dem
fünften Ausführungsbeispiel verwendet werden und auf eine Er
läuterung dieser der Kürze wegen verzichtet wird.
Es folgt eine Beschreibung der Funktionsweise der Platinen
verdrahtungsfehler-Erfassungsvorrichtung gemäß dem fünften
Ausführungsbeispiel.
Zuerst wird die Gesamtfunktion der Platinenverdrahtungsfeh
ler-Erfassungsvorrichtung nachfolgend erläutert.
Wird ein Rücksetzsignal während der Verwendung der IC-Schal
tungsplatine 500 abgegeben, so wird die Platinenverdrahtungs
fehler-Erfassungsvorrichtung in eine Platinenverdrahtungsfeh
ler-Erfassungsbetriebsart versetzt. Nach der Abgabe des Rück
setzsignals wird die Operation eines jeden der Peripheriebau
teile 2a und 2b angehalten und nach Ablauf einer wahlweisen
konstanten Zeitdauer wieder in den normalen Betriebszustand
versetzt. Der erste Schalter 5a schaltet einen durch die Kno
ten A und B gebildeten Pfad, der im normalen Betriebszustand
verwendet wird, auf einen durch die Knoten A und C gebildeten
(mit der Verzweigungsverdrahtung 6 verbundenen) Pfad um,
nachdem das Rücksetzsignal abgegeben worden ist. Der zweite
Schalter 5b schaltet einen durch die Knoten D und E gebilde
ten Pfad, der im normalen Betriebszustand verwendet wird, auf
den durch die Knoten D und F gebildeten (mit der Verzwei
gungsverdrahtung 6 verbundenen) Pfad um, nachdem das Rück
setzsignal abgegeben worden ist.
Sowohl der erste Schalter 5a als auch der zweite Schalter 5b
schalten die aktuellen Pfade wieder auf die im normalen Be
triebszustand verwendeten Pfade A-B bzw. D-E um, nachdem die
wahlweise konstante Zeitdauer abgelaufen ist. Der Mikrocompu
ter 501 führt die Fehlererfassungsoperation während der wahl
weisen konstanten Zeitdauer durch und tritt dann in den nor
malen Betriebszustand über.
Es folgt eine detaillierte Beschreibung der Platinenverdrah
tungsfehler-Erfassungsoperation gemäß dem fünften Ausfüh
rungsbeispiel.
Wie vorstehend beschrieben, beendigen sowohl das erste als
auch das zweite Peripheriebauteil 2a und 2b ihre Operationen
während der durch eine Hardware oder Software eingestellten
wahlweisen konstanten Zeitdauer, wenn die Platinenverdrah
tungsfehler-Erfassungsvorrichtung gemäß dem fünften Ausfüh
rungsbeispiel nach der Abgabe des Rücksetzsignals in die Pla
tinenverdrahtungsfehler-Erfassungsbetriebsart versetzt wird.
Danach schalten die ersten und zweiten Schalter 5a und 5b die
im normalen Betriebszustand verwendeten Pfade A-B und D-E auf
die mit der Verzweigungsverdrahtung 6 verbundenen Pfade A-C
bzw. D-F um. Dadurch kann ein Überprüfungspfad zum Überprüfen
eines Fehlers der Platinenverdrahtungen 4a und 4b gebildet
werden. Dieser Überprüfungspfad wird gebildet durch den Pfad
umfassend die Serienübertragungsausgabeschaltung 41, Platine
nverdrahtung 4a, den ersten Schalter 5a mit dem Pfad A-C, die
zum Überprüfen der Platinenverdrahtungen 4a und 4b verwendete
Verzweigungsverdrahtung 6, den zweiten Schalter 5b mit dem
Pfad F-D, die Platinenverdrahtung 4b und die Serienübertra
gungseingabeschaltung 42.
Danach werden durch die Serienübertragungsausgabeschaltung 40
als Testsignal ausgegebene serielle Signale, deren Zahl durch
die Hardware oder Software eingestellt wurde, während einer
konstanten Zeitdauer an äußere Bauteile ausgegeben. Die Im
pulse werden der Serienübertragungseingabeschaltung 42 von
der Serienübertragungsausgabeschaltung 40 über die Platinen
verdrahtung 4a, den ersten Schalter 5a mit dem Pfad A-C, die
zur Überprüfung der Platinenverdrahtungen 4a und 4b verwen
dete Verzweigungsverdrahtung 6, den zweiten Schalter 5b mit
dem Pfad F-D und die Platinenverdrahtung 4b zugeführt.
Die Serienübertragungseingabeschaltung 42 empfängt die seri
ellen Signale während der durch die Hardware oder Software
eingestellten wahlweisen konstanten Zeitdauer und gibt diese
an das Register 32 aus. Das Register 32 speichert die durch
die Serienübertragungsausgabeschaltung 41 ausgegebenen seri
ellen Signale. Andererseits werden in dem Register 33 der
Entscheidungsschaltung 35 vorausgesagte Werte vorab gespei
chert, die in dem Register 32 nur dann zu speichern sind,
wenn die Platinenverdrahtungen 4a und 4b keine Fehler aufwei
sen. Dementsprechend vergleicht der Komparator 34 die in dem
Register 33 gespeicherten vorausgesagten Werte mit den in dem
Register 32 gespeicherten Werten.
Gibt das Vergleichsergebnis an, daß die in den Registern 32
und 33 gespeicherten Werte voneinander verschieden sind, so
erzeugt die Entscheidungsschaltung 35 ein Fehlerentschei
dungssignal "NG" basierend auf dem Vergleichsergebnis und
gibt dies nach außen ab. Dadurch wird der Betrieb des Mikro
computers 501 angehalten. Da das Entscheidungssignal "NG"
durch die Entscheidungsschaltung 35 außerhalb der IC-Schal
tungsplatine 500 ausgegeben wird, ist es möglich, den Fehler
der IC-Schaltungsplatine 500 zu überprüfen und die Verwendung
der IC-Schaltungsplatine 500 einzustellen.
Andererseits erzeugt die Entscheidungsschaltung 35 ein Ent
scheidungssignal "OK" basierend auf dem Entscheidungsergebnis
und gibt dieses nach außen ab, wenn die beiden in den Regi
stern 32 und 33 gespeicherten Werte miteinander übereinstim
men. Dadurch wird der Mikrocomputer 501 nach Ablauf der wahl
weise konstanten Zeitdauer wieder in den normalen Betriebszu
stand versetzt. Auch die Peripheriebauteile 2a und 2b werden
nach Ablauf der wahlweise konstanten Zeitdauer wieder in den
normalen Betriebszustand versetzt. Diese Zeitvorgabe zum Er
fassen des Fehlers der Platinenverdrahtungen 4a und 4b durch
den Mikrocomputer 501 und die Peripheriebauteile 2a und 2b
können durch eine Hardware oder Software eingestellt werden.
Diese Zeitvorgaben werden auch miteinander synchronisiert.
Weiterhin können die Folgeoperationen der Peripheriebauteile
2a und 2b und des Mikrocomputers 501 nach der Platinenver
drahtungsfehler-Erfassungsbetriebsart im Normalbetrieb durch
geführt werden, da die zur Rückkehr in den normalen Betriebs
zustand für die Peripheriebauteile 2a und 2b und den Mikro
computer 501 erforderlichen Zeitvorgaben durch die Hardware
oder Software vorab eingestellt und miteinander synchroni
siert werden.
Wie vorstehend beschrieben, werden die durch die in dem Mi
krocomputer 501 enthaltene Serienübertragungsausgabeschaltung
41 als Testsignale ausgegebenen seriellen Signale über die
Platinenverdrahtungen 4a und 4b und die Verzweigungsverdrah
tung 6 in die Serienübertragungseingabeschaltung 42 eingege
ben. Dadurch ist es möglich, einen Fehler der Platinenver
drahtungen 4a und 4b unter Verwendung des Mikrocomputers 501
selbst zu erfassen und das Auftreten von Problemen wie bei
spielsweise eine Fehlanpassung anderer Bauteile, einen Defekt
und dergleichen zu verhindern, die bei der Verwendung einer
IC-Schaltungsplatine 500 mit fehlerhaften Platinenverdrahtun
gen 4a und 4b verursacht werden. Darüber hinaus ist kein zu
sätzliches IC zur Erfassung des Fehlers der Platinenverdrah
tungen 4a und 4b erforderlich, da die Fehlererfassungsopera
tion der Platinenverdrahtungen 4a und 4b unter Verwendung der
in dem Mikrocomputer 501 enthaltenen Serienübertragungsausga
beschaltung 41, Serienübertragungseingabeschaltung 42, Regi
ster 32 und Register 33 durchgeführt wird. Dies führt zu ei
ner Verringerung der Entwurfszeitdauer und der Kosten der IC-
Schaltungsplatine 500 mit den verschiedenen Bauteilen wie
beispielsweise den Peripheriebauteilen 2a und 2b und dem Mi
krocomputer 501 und dergleichen.
Claims (9)
1. Platinenverdrahtungsfehler-Erfassungsvorrichtung zum
Überprüfen, ob eine zwischen ein Peripheriebauteil (2, 202)
und einen Mikrocomputer (3, 201) angeschlossene Platinenver
drahtung (4) fehlerhaft ist oder nicht, mit:
dem Peripheriebauteil (2, 202) zum Erzeugen und Ausgeben ei nes Testsignals;
einer Eingabevorrichtung (31, 36) zum Empfangen des durch das Peripheriebauteil (2, 202) nach einer Abgabe eines Rücksetz signals ausgegebenen Testsignals;
einer ersten Speichervorrichtung (32) zum Speichern der Aus gabe der Eingabevorrichtung (31, 36);
einer zweiten Speichervorrichtung (33) zum Speichern eines vorausgesagten Datenelements, das in der ersten Speichervor richtung (32) zu speichern ist, wenn die Platinenverdrahtung (4) nicht fehlerhaft ist; und
einer Vergleichsentscheidungseinrichtung (34) zum Vergleichen der in der ersten Speichervorrichtung (32) gespeicherten Da ten mit den in der zweiten Speichervorrichtung (33) gespei cherten Daten und zum Ausgeben eines Fehlerentscheidungssi gnals als Vergleichsergebnis.
dem Peripheriebauteil (2, 202) zum Erzeugen und Ausgeben ei nes Testsignals;
einer Eingabevorrichtung (31, 36) zum Empfangen des durch das Peripheriebauteil (2, 202) nach einer Abgabe eines Rücksetz signals ausgegebenen Testsignals;
einer ersten Speichervorrichtung (32) zum Speichern der Aus gabe der Eingabevorrichtung (31, 36);
einer zweiten Speichervorrichtung (33) zum Speichern eines vorausgesagten Datenelements, das in der ersten Speichervor richtung (32) zu speichern ist, wenn die Platinenverdrahtung (4) nicht fehlerhaft ist; und
einer Vergleichsentscheidungseinrichtung (34) zum Vergleichen der in der ersten Speichervorrichtung (32) gespeicherten Da ten mit den in der zweiten Speichervorrichtung (33) gespei cherten Daten und zum Ausgeben eines Fehlerentscheidungssi gnals als Vergleichsergebnis.
2. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 1, wobei die Eingabevorrichtung eine Analog/Digital-
Umwandlungseinrichtung (31) ist zum Umwandeln eines als das
Testsignal durch das Peripheriebauteil (2) ausgegebenen Ana
logsignals in Digitalsignale während einer wahlweise einge
stellten Zeitdauer, und wobei sowohl die erste Speichervor
richtung (32) als auch die zweite Speichervorrichtung (33)
ein Register ist.
3. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 1, wobei die Eingabevorrichtung ein Impulszähler
(36) zum Zählen von als das Testsignal durch das Peripherie
bauteil (202) übertragenen Impulsen während einer wahlweise
eingestellten Zeitdauer, und wobei sowohl die erste Speicher
vorrichtung (32) als auch die zweite Speichervorrichtung (33)
ein Register ist.
4. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 1, wobei das Peripheriebauteil (2, 202) und der Mi
krocomputer (3, 201) auf einer IC-Schaltungsplatine (1, 200)
angeordnet sind, und wobei der Mikrocomputer (3, 201) die
Eingabevorrichtung (31, 36) die erste Speichervorrichtung
(32), die zweite Speichervorrichtung (33) und die Ver
gleichsentscheidungseinrichtung (34) umfaßt.
5. Platinenverdrahtungsfehler-Erfassungsvorrichtung zum
Überprüfen, ob eine erste Platinenverdrahtung (4a) und eine
zweite Platinenverdrahtung (4b) die zwischen ein erstes Peri
pheriebauteil (2a) und ein zweites Peripheriebauteil (2b) und
einen Mikrocomputer (301, 401, 501) angeschlossen sind, einen
Fehler aufweisen oder nicht, mit:
einem ersten Schalter (5a) und einem zweiten Schalter (5b) mit einer Zeitgabefunktion zum elektrischen Verbinden der er sten Platinenverdrahtung (4a) und der zweiten Platinenver drahtung (4b) mit einem Platinenverdrahtungsüberprüfungspfad (6) während einer wahlweise eingestellten Zeitdauer in einer Platinenverdrahtungs-Überprüfungsbetriebsart nach Abgabe ei nes Rücksetzsignals,
einer Ausgabevorrichtung (37, 39, 41) zum Ausgeben eines Testsignals an das erste Peripheriebauteil (2a) und zum Aus geben eines Testsignals an den Platinenverdrahtungsüberprü fungspfad (6) während der Platinenverdrahtungs-Überprüfungs betriebsart;
einer Eingabevorrichtung (38, 40, 42) zum Eingeben eines von dem zweiten Peripheriebauteil (2b) ausgegebenen Signals und zum Eingeben des Testsignals über den Platinenverdrahtungs überprüfungspfad (6) während der Platinenverdrahtungs-Über prüfungsbetriebsart;
einer ersten Speichervorrichtung (32) zum Speichern der Aus gabe der Eingabevorrichtung (38, 40, 42);
einer zweiten Speichervorrichtung zum Speichern eines voraus gesagten Datenelements, das in der ersten Speichervorrichtung (32) zu speichern ist, wenn die erste Platinenverdrahtung (4a) und die zweite Platinenverdrahtung (4b) keinen Fehler aufweisen; und
einer Vergleichsentscheidungseinrichtung (34) zum Vergleichen der in der ersten Speichervorrichtung (32) gespeicherten Da ten mit den in der zweiten Speichervorrichtung (33) gespei cherten Daten und zum Ausgeben eines Fehlerentscheidungssi gnals als Vergleichsergebnis.
einem ersten Schalter (5a) und einem zweiten Schalter (5b) mit einer Zeitgabefunktion zum elektrischen Verbinden der er sten Platinenverdrahtung (4a) und der zweiten Platinenver drahtung (4b) mit einem Platinenverdrahtungsüberprüfungspfad (6) während einer wahlweise eingestellten Zeitdauer in einer Platinenverdrahtungs-Überprüfungsbetriebsart nach Abgabe ei nes Rücksetzsignals,
einer Ausgabevorrichtung (37, 39, 41) zum Ausgeben eines Testsignals an das erste Peripheriebauteil (2a) und zum Aus geben eines Testsignals an den Platinenverdrahtungsüberprü fungspfad (6) während der Platinenverdrahtungs-Überprüfungs betriebsart;
einer Eingabevorrichtung (38, 40, 42) zum Eingeben eines von dem zweiten Peripheriebauteil (2b) ausgegebenen Signals und zum Eingeben des Testsignals über den Platinenverdrahtungs überprüfungspfad (6) während der Platinenverdrahtungs-Über prüfungsbetriebsart;
einer ersten Speichervorrichtung (32) zum Speichern der Aus gabe der Eingabevorrichtung (38, 40, 42);
einer zweiten Speichervorrichtung zum Speichern eines voraus gesagten Datenelements, das in der ersten Speichervorrichtung (32) zu speichern ist, wenn die erste Platinenverdrahtung (4a) und die zweite Platinenverdrahtung (4b) keinen Fehler aufweisen; und
einer Vergleichsentscheidungseinrichtung (34) zum Vergleichen der in der ersten Speichervorrichtung (32) gespeicherten Da ten mit den in der zweiten Speichervorrichtung (33) gespei cherten Daten und zum Ausgeben eines Fehlerentscheidungssi gnals als Vergleichsergebnis.
6. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 5, wobei die Ausgabevorrichtung eine Digital/Analog-
Umwandlungseinrichtung (37) zum Ausgeben eines Analogsignals
als das Testsignal ist, die Eingabevorrichtung (38) eine Ana
log/Digital-Umwandlungseinrichtung zum Umwandeln des Ana
logsignals in Digitalsignale ist, und sowohl die erste Spei
chervorrichtung (32) als auch die zweite Speichervorrichtung
(33) ein Register ist.
7. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 5, wobei die Ausgabevorrichtung ein Impulsausgabe
zeitgeber (39) zum Ausgeben von Impulsen als das Testsignal
während einer wahlweise einstellbaren Zeitdauer nach Abgabe
eines Rücksetzsignals ist, die Eingabevorrichtung ein Impuls
zähler (40) zum Zählen der Anzahl der Impulse während der
wahlweise eingestellten Zeitdauer ist, und sowohl die erste
Speichervorrichtung (32) als auch die zweite Speichervorrich
tung (33) ein Register ist.
8. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 5, wobei die Ausgabevorrichtung eine Serienkommuni
kationsausgabeschaltung (41) zum Ausgeben eines Datenelements
als das Testsignal ist, die Eingabevorrichtung eine Serien
übertragungseingabeschaltung (42) zum Eingeben des Datenele
ments ist, und sowohl die erste Speichervorrichtung (32) als
auch die zweite Speichervorrichtung (33) ein Register ist.
9. Platinenverdrahtungsfehler-Erfassungsvorrichtung nach
Anspruch 5, wobei die Peripheriebauteile (2a, 2b) und der Mi
krocomputer (301, 401, 501) auf einer IC-Schaltungsplatine
(300, 400, 500) angeordnet sind, und wobei der Mikrocomputer
(301, 401, 501) die Ausgabevorrichtung (37, 49, 41), die Ein
gabevorrichtung (38, 40, 42), die erste Speichervorrichtung
(32), die zweite Speichervorrichtung (33) und die Ver
gleichsentscheidungseinrichtung (34) umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9072478A JPH10269100A (ja) | 1997-03-25 | 1997-03-25 | ボード配線故障検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19732113A1 DE19732113A1 (de) | 1998-10-01 |
DE19732113C2 true DE19732113C2 (de) | 1999-09-16 |
Family
ID=13490480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732113A Expired - Fee Related DE19732113C2 (de) | 1997-03-25 | 1997-07-25 | Vorrichtung zur Erfassung von Platinenverdrahtungsfehlern |
Country Status (4)
Country | Link |
---|---|
US (1) | US6028431A (de) |
JP (1) | JPH10269100A (de) |
KR (1) | KR100266936B1 (de) |
DE (1) | DE19732113C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10677838B2 (en) | 2017-11-22 | 2020-06-09 | Fanuc Corporation | Abnormality detector for electronic device |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002236149A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の試験装置及び試験方法 |
US6759851B2 (en) | 2002-07-02 | 2004-07-06 | Delphi Technologies, Inc. | Method and apparatus for control and fault detection of an electric load circuit |
US6960918B2 (en) * | 2003-01-28 | 2005-11-01 | Delphi Technologies, Inc. | Method and apparatus for control and fault detection of a remote electrical motor |
JP2005191083A (ja) * | 2003-12-24 | 2005-07-14 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の配線評価方法 |
FR2873448B1 (fr) * | 2004-07-23 | 2006-11-10 | Valeo Electronique Sys Liaison | Dispositif et procede de test d'au moins un joint conducteur formant une liaison electrique d'un composant electrique avec un circuit imprime |
JP2006202167A (ja) * | 2005-01-24 | 2006-08-03 | Yokogawa Electric Corp | 冗長化装置 |
US7551412B2 (en) * | 2005-05-09 | 2009-06-23 | Electronic Systems Protection Inc. | Wiring fault correction circuit |
US20070022333A1 (en) * | 2005-06-17 | 2007-01-25 | Terry Steven W | Testing of interconnects associated with memory cards |
PT106994A (pt) | 2013-06-09 | 2014-12-09 | Active Space Technologies Actividades Aeroespaciais Lda | Método e sistema de monitorização de envelhecimento de cablagens eléctricas |
CN104391205B (zh) * | 2014-12-03 | 2017-04-19 | 中国航空综合技术研究所 | 一种增益可调的电压故障注入器 |
TWI598599B (zh) * | 2016-02-19 | 2017-09-11 | 啟碁科技股份有限公司 | 雙電路板組合、電路板與模組化電路板 |
CN110031742B (zh) * | 2018-01-12 | 2022-07-15 | 神讯电脑(昆山)有限公司 | 线路板连锡检测电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0058948A2 (de) * | 1981-02-25 | 1982-09-01 | Nissan Motor Co., Ltd. | Mehrrechnersystem |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4196386A (en) * | 1978-04-13 | 1980-04-01 | Ncr Corporation | Method and portable apparatus for testing digital printed circuit boards |
US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
JPS60116040A (ja) * | 1983-11-28 | 1985-06-22 | Nec Corp | デ−タ処理装置 |
JP2906073B2 (ja) * | 1990-04-26 | 1999-06-14 | キヤノン株式会社 | Dcテスト用回路を含むlsi |
JP2608208B2 (ja) * | 1991-09-30 | 1997-05-07 | 富士通株式会社 | 半導体回路素子とその試験処理方法 |
US5285152A (en) * | 1992-03-23 | 1994-02-08 | Ministar Peripherals International Limited | Apparatus and methods for testing circuit board interconnect integrity |
JPH07311695A (ja) * | 1994-05-18 | 1995-11-28 | Mitsubishi Electric Corp | 暴走監視タイマ回路装置 |
US5537052A (en) * | 1994-06-17 | 1996-07-16 | Emc Corporation | System and method for executing on board diagnostics and maintaining an event history on a circuit board |
JPH08123704A (ja) * | 1994-10-20 | 1996-05-17 | Toshiba Corp | 制御装置 |
-
1997
- 1997-03-25 JP JP9072478A patent/JPH10269100A/ja active Pending
- 1997-07-08 US US08/889,582 patent/US6028431A/en not_active Expired - Fee Related
- 1997-07-25 DE DE19732113A patent/DE19732113C2/de not_active Expired - Fee Related
- 1997-09-11 KR KR1019970046697A patent/KR100266936B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0058948A2 (de) * | 1981-02-25 | 1982-09-01 | Nissan Motor Co., Ltd. | Mehrrechnersystem |
Non-Patent Citations (2)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 33, No. 9, Februar 1991, S. 13, 14 * |
IBM Technical Disclosure Bulletin, Vol. 5, No. 1, Juni 1962, S. 60, 61 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10677838B2 (en) | 2017-11-22 | 2020-06-09 | Fanuc Corporation | Abnormality detector for electronic device |
DE102018008623B4 (de) * | 2017-11-22 | 2020-11-19 | Fanuc Corporation | Anomaliendetektor für eine elektrische Vorrichtung |
Also Published As
Publication number | Publication date |
---|---|
DE19732113A1 (de) | 1998-10-01 |
US6028431A (en) | 2000-02-22 |
KR19980079360A (ko) | 1998-11-25 |
KR100266936B1 (ko) | 2000-09-15 |
JPH10269100A (ja) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19732113C2 (de) | Vorrichtung zur Erfassung von Platinenverdrahtungsfehlern | |
DE2941123C2 (de) | ||
DE3702408C2 (de) | ||
DE4220723A1 (de) | Schaltkreis und verfahren zum detektieren eines fehlers in einem mikrocomputer | |
EP0766092B1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
EP1641126A2 (de) | Schaltungsanordnung zum Analog/Digital-Wandeln | |
DE2418650C2 (de) | Einrichtung zur Prüfung und Überwachung von Stromversorgungseinrichtungen | |
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
DE69637490T2 (de) | Prüfbare schaltung und prüfverfahren | |
EP0354214B1 (de) | Verfahren zur feststellung der elektrischen laufzeit von signalstrecken | |
EP1025501B1 (de) | Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung | |
EP0037965B1 (de) | Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen | |
DE602005005084T2 (de) | Testfähige integrierte schaltung | |
EP1192551B1 (de) | Interface zum ankoppeln eines busteilnehmers an die busleitung eines bussystems | |
DE4409286C1 (de) | Verfahren zum Erkennen der Ursache eines Reset-Vorgangs eines durch einen Mikroprozessor gesteuerten Systems sowie Schaltung zum Durchführen des Verfahrens | |
DE10303654A1 (de) | Integrierte Halbleiterschaltung mit eingebauter Selbsttestfunktion und zugehöriges System | |
EP1224547B1 (de) | Integrierter elektronischer baustein mit duplizierter kernlogik und hardware-fehlereinspeisung für prüfzwecke | |
DE102004043063A1 (de) | Halbleiter-Bauelement mit Test-Schnittstellen-Einrichtung | |
EP1282859B1 (de) | Peripheriebaustein mit hoher fehlersicherheit für speicherprogrammierbare steuerungen | |
DE102004042079B3 (de) | Verfahren zur Messung einer Laufzeit einer Digitalschaltung und entsprechende Vorrichtung | |
DE3230208C2 (de) | ||
DE3544207C2 (de) | ||
DE4127392A1 (de) | Anordnung zur ueberwachung einer strom- und/oder spannungsbegrenzung | |
DE19502149C1 (de) | Verfahren zur Prüfung von Steuergeräten | |
DE10136622C1 (de) | Vorrichtung und Verfahren zur Auswertung von mehreren Ergebnissen aus redundanten Berechnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 11/22 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |