JPS63301639A - 同期検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、同期パターンか否かの判断の正確性を高め
、フレーム長が一定でない伝送デジタルデータでも安定
な同期検出を行うようにした同期検出装置に関する。

（従来の技術） 一般に、文字情報や画像情報等のデジタルデータを同期
式通信方式により伝送りる場合、データとデータの区切
りには、必ず同期パターンが置かれ、受信機の動作は、
先ず、この同期パターンを検索することから始まる。同
期パターンの検出は、復調して得られるデータをシフト
レジスタにセットし、それと同じパターンが記憶された
別のレジスタとデータ内容を比較りる。そして、両レジ
スタの内容が一致することで正しいデータサンプリング
用のクロックを得、実際のデータをデコードづるのであ
る。

しかし、ノイズによってデータが誤りを持つと、同期パ
ターンを検出できなかったり、同ｌＷｌパターンでない
データを同期パータンとして検出してしまう。このよう
な誤動作により、データ伝送効率が低下するのを防止す
るための１つの手段として、第６図の伝送フォーマット
に示づデータのように、１フレームのデータ長が常に一
定のシステムでは、フライホイール回路による同期保護
を行うことができる。尚、第５図において、ＳＰは同期
パターンデータを、Ｚｌはデータの属性を指標りる属性
データを示し、各フレームの長さは同一であるので、同
期パターンＳＰは、周期的に伝送されることになる。

第７図は第６図のようにフレーム長が一定のシステムに
用いられる同期検出回路の一例を示し、第５図のデータ
の同期パータンＳＰが周期的に伝送されることを利用し
て、同期パターンが検出できなかった場合にも、それを
補う周期のパルスを出力するようにしている。この回路
は、シリアル／パラレル変換器６３．検出器６４０周１
１１バーンメモリ６５．状態レジスタ６６、フライホイ
ールカウンタ６７から構成されている。端子６１は図示
しないモデムからの受信データをシリアル／パラレル変
換器６３に導き、検出器６４は変換器６３中のデータを
同期パターンメモリ６５のデータと比較する。こうＩＪ
で両データが一致Ｊると、検出器６４は、同期検出パル
ス６４ａを出力し状態レジスタ６６に供給する。状態レ
ジスタ６６は、フライホイールカウンタ６１から出りさ
れるフライホイールパルス６７ａと同期検出パルス６４
ａとのタイミングが一致するか否かにより状態を変え、
その結果に応じてフライホイールカウンタ６７を１ｔＩ
Ｉｊ御する。

第８図は上記状態レジスタ６６の動作を示す模式図であ
る。Ｂ・（ｉ＝１．Ｏ）　、　Ｇ・（ｉ＝１〜５）は同
期検出状態の程度を示し、Ｂはｂａｄの意味であり、Ｇ
はｇｏｏｄの意味である。検出器６４で同期検出が正常
に行なわれ、パルス６４ａと６７ａとが一致して安定状
態であるときはＧＯにあり、次期パルス６４ａも正常に
検出されると、ループ７１によりＧＯの状態を保持する
。今、同期パターン上にエラー（ピット誤り）が発生し
、パルス６４ａが得られない場合はＧ１になる。そして
、次にパルス６４ａが得られたらＧＯの状態に戻るが、
連続して得られなかったときは順次Ｇ２　、Ｇ３と１が
増加する方向へ移動する。図ではＧＯの状態より連続し
て６回同期検出ができなかった場合はＢ１の状態になる
。この８１のときに、同期検出不良のフラグを出力づる
が、回路は同期がとれているものとしてデータの処理を
行っている。Ｂ１の状態から更に１回同期が検出できな
かった場合は、ＢＯの状態になる。Ｂｏは、フライホイ
ールカウンタ６７をクリヤーし、次に同期がとれるまで
データの処理を停止している。ＢＯで一回同期が検出さ
れると、Ｂ１の状態になる。又、０１〜Ｂ１のいずれの
状態においても同期検出が１回行なわれれば、安定状態
ＧＯに引込む。

このように第７図の回路は、安定状態ＧＯより６回連続
して同期検出ができなかった場合にしか非同期状態３ｉ
とならないし、最悪の非同期状態ＢＯより２回連続して
同期が検出されれば、安定状態に引込む。したがって、
無駄にデータを捨てたり、エラーの多いデータを処理す
ることが少ないという極めて安定な回路である。しかし
、第７図の回路は、データ長が毎フレーム毎に異なる場
合は、フライホイールカウンタ６１の周期が一定である
ことによって使用することができない。

データ長が一定しないシステムで安定に同期検出を行う
には、１つのフレームで同期パターンを複数′ａ続して
伝送したり、フレーム長を同じにする冗長データを挿入
する方法がある。しかし、上記方法は、データ伝送効率
の低下を１１］り欠点がある。他の方法として、同期パ
ータン長をある程度長クシ、受信された同期パータン中
の誤りビットの数を所定数許容して検出する方法がある
。しかし、このような方法も、誤りの許容値（ビット不
一致数）を大きく設定すれば、それだけ同期パターンで
ない擬似同期パターンを検出してしまう確率（以下誤検
出率とする）が高くなる。反対にデ−９長を短く設定す
れば、正しい同期パターンを検出する確率が低くなり、
とりこばし率（以下検出ミス率とする）が高くなる。

第９図及び第１０図は上記の現象を説明するための特性
図であり、第９図はビット誤り率（横軸）に対する誤検
出率＜ｍ軸）の傾向を、同期パターンデータ長りと許容
不一致数ｆとの比をパラメータとして示し、第１０図は
同ビット誤り率（横軸）に対する検出ミス率（縦軸）の
傾向を同化十／Ｌをパラメータとしてそれぞれ示してい
る。第９図によれば、同じｆでもＬが長い場合、誤検出
率は低下しく直線■■参照）、Ｌが同じの場合ｆを大き
くすると誤検出率は高くなる（直線■■参照）。

又、第１０図によれば、同じＬならｆを大き（すれば検
出ミス率は低下しく直線■■参照）、ｆが同じならばＬ
が短い程検出ミス率が低下する（直線■■参照）。

このように検出ミスと誤検出は、 Ｌを一定とした場合、 Ａ：“ｆを大ぎくすると、検出ミスが減り、誤検出が増
える″ Ｂ：“ｆを小さくすると、検出ミスが増加し、誤検出が
減る″ ｆを一定とした場合、 Ｃ：“Ｌを大きくすると、検出ミスが増加し、誤検出が
減る″ Ｄ：“Ｌを小さくすると、検出ミスが減り、誤検出が増
える” という背反する現象として現れ、最適データ長と、最適
不一致許容値なるものの設定もよ困難である。

（発明が解決しようとする問題点） 従来の同期検出技術は、特にフレーム周期が異なる連続
伝送方式のシステムにおいて同期検出を正確に行うこと
が困難であるため、無駄にデータを捨てる割合が多くな
り、データ伝送効率が低下すると共に、回線の有効利用
を図ることができないという問題があった。

この発明は上記問題点を除去し、周ｉｌｌ性のないデー
タでも安定して同期検出を行うことができるようにした
同期検出装置の提供を目的とする。

［発明の構成］ く問題点を解決するための手段） この発明は、同期パターンデータと、フレーム長を指標
するデータ長データとを含むデータを受信して同期パー
タンの検出を行う同期検出装置において、同期パターン
メモリ中のデータと前記同期パターンとをビット比較し
てピット不一致数ごとの複数の信号をグループ化して出
力する同期パータン検出手段と、前記データ長データの
誤りチェックを行うデータ誤り検査手段とを設け、この
データ誤り検査手段の出力に基づいて前記同期パターン
検出手段からの複数の出力のうちいずれのクラスの出力
をフレーミングパルス形成用の信号として処理させるか
を選択する。特にデータ長データに誤りが無い場合は、
最も不一致数の多いクラスの信号を選択する。

（作用） この発明のように、データ長データの検査結果が信頼で
きる場合に不一致数の多いクラスの信号を選択すると、
同期パターンの検出ミス率が小さく、誤検出率が大きな
状態で同期検出が行なわれる。しかし、データ長データ
が信頼できる場合は伝送系のビット誤り率が低いので、
誤検出率は実質的に低くなり、同期パターンの検出が正
確となる。又、データ長データの検査結果が信頼できな
い場合は、許容不一致数の小さいグループの信号を選択
するので、検出ミス率が大きく、誤検出率が小さい状態
で同期検出が行なわれる。この場合はビット誤りが高い
ので、誤検出率が低いということはそれだけ擬似同期パ
ターンの検出確率が下がり、この場合も同期パターンを
確実に検出することが可能となる。

（実施例） 以下、この発明を第１図に塁づいて詳細に説明する。

第１図はこの発明に係る同期検出装置の一実施例を示す
回路図である。ただし、伝送データは第２図（ａ）に示
すように、１フレームの先頭にしビットの同期パターン
データＳＰと、１５ビツトのデ−タ長データＯＬが置か
れ、本文データはそれぞれフレーム毎に異なるＮ（Ｎは
整数）ビットで構成されている。又、第２図（ｂ）に示
づように、データ長データは、１０ビツトのデータ部と
、５ビツトのエラーチェック用シンドロームとから構成
されている。

第１図において、符号１１は受信されたデータがデジタ
ルデータの形になって尋かれる入力端子、１２は入力端
子１１からのシリアルデータをパラレルデータに変換器
るシリアル／パラレル変換器、１３は同期パターンデー
タのビット不一致を検出しその数をカウント出力する不
一致カウンタ、１４は同期パターンデータと同一のパタ
ーンデータが記憶された同期パターンメモリ、１５はデ
ータ長データのエラーチェック回路、１６はデータ長デ
ータにより与えられる数値から「０］までカウントを行
うダウンカウンタである。

不一致カウンタ１３は、シリアル／パラレル変換器１２
からのパラレルデータと同期パターンメモリ１４からの
パラレルデータとをビット毎比較することで、不一致数
をカウントし、その値を２つの出力端Ｐ１　、Ｐ２より
出力する。出力端Ｐ１より導出される信号１３ａは、不
一致数の［０１又は［１］を表し、出力端Ｐ２より導出
される信号１３ｂは、不一致数が［０］−［３］のグル
ープを表１゜そして、信号１３ａは、電気信号にて制御
するスイッチ１７の第１人力喘ａに導かれ、信号１３ｂ
　４よ手動にて切換えるスイッチ１８の第１入力端すに
導かれている。　スイッチ１７と１８は、スイッチ１８
の出力端Ｃとスイッチ１１の第２入力端すとが接続され
、スイッチ１１はダウンカウンタ１６からの「０」カウ
ント値信号１６ａによってａ端側に切換接続され、信号
１６ａが発生していない時にはｂ端側に切換接続される
ようになっている。従って、スイッチ１１は、ダウンカ
ウンタ１６がカウント動作しない時、即ちデータ長デー
タが正しく受信できなかった場合には連続してａ端側に
切換接続される。

ダウンカウンタ１Ｇは、オアゲート１９からの信号１９
ａによってＶ」作が制御される。このオアゲート１９に
は上記信＠１６ａと所定のクロックパルスとが入力して
おり、信号１６ａが発生すると、クロックパルスがカッ
トされ、ダウンカウンタ１６のカウント動作を停止する
。又、ダウンカウンタ１６は、データ長データエラーチ
ェック回路１５からパルス１５ａ　（以下ロードパルス
）がロード端子りに入力した時に、同エラーチェック回
路１５にセットされたデータ長データの示す値をロード
する。ロードパルス１５ａはデータ長データに誤りが無
かった場合に限り発生する信号である。さらに、ダウン
カウンタ１６から出力する信ｆ３１ｂは、カウント値「
１」に対応した信号である。この信号１６ｂはスイッチ
１８のｂ端に導かれている。

尚、端子２０は不一致カウンタ１３からの信号１３ａ。

１３ｂを、フレームの区切りを示づフレーミングパルス
の形成用の信号として出力する。又、端子２１はデータ
出力端である。

次に、データ長データエラーチェック回路１５の具体的
構成を説明する。

第３図はデータ長データエラーチェック回路１５の一例
を示す回路図である。この回路は、５つのレジスタ２４
．２５．２７．２８．３０と排他論理和ゲート２３、２
６．２９．ナントゲート３１．及び１５ビツトのシフト
レジスタ２２とから構成され、レジスタ２４と２５、レ
ジスタ２７と２８は直列接続され、レジスタ２４のゲー
トとして排他論理和ゲート２３が、レジスタ２７のゲー
トとして排他論理和ゲート２６．レジスタ３０のゲート
として排他論理和ゲート２９がそれぞれ介挿されている
。そして、レジスタ３０の出力がそれぞれの排他論理和
ゲート２３．２６．２９に帰還されると共に、各レジス
タ２４．２５．２７．２８．３０の出力は、ナントゲー
ト３１にそれぞれ入力されている。

この構成は、第２図で説明したように、１０ビツトのデ
ータ部と５ビツトのシンドロームとから成る巡回符号で
あることに対応している。又これにり伝送データはハミ
ング距離ｄ＝４以上の符号系列であることが判る。各レ
ジスタ２４．２５．２７゜２８、３＠からは、生成多項
式の除算演算における余りのビットが出力される。これ
により、データ長データのデータ部にエラーがなかった
場合、ナントゲート３１よりロードパルス１５ａが出力
されることになる。

尚、上記エラーチェック回路系に設定した生成多項式を
（１）式に承り。

Ｇ、（ｘ）　−（Ｘ４　＋Ｘ＋１　）　　（Ｘ＋　１　
）＝Ｘ５　＋Ｘ４　＋Ｘ２　＋　１　　　　　・（１）
このように第３図の回路は、シフトレジスタ２２にセッ
トされるデータが完全に正しい場合にのみナントゲート
３１よりロードパルス１５ａが出力することで完全一致
を検出している。

ただし、本実施例に用いた巡回符号は第４図に示すよう
なエラー訂正能力を持つので、これによりデータが訂正
されても完全一致を示すロードパルス１５ａを出力する
ようにしても食い。

第４図において、符号Ａと８は１５ビツト中４ビツトが
異なる。今、Ａ（又はＢ）を受信した時、１エラーが発
生してＡＩ　　（又は８１）の符号になった場合、これ
は符号Ｂ（又はＡ）からはハミング距離（以下単に距離
という）が３であるので、正しいＡ（又はＢ）の符号が
判る（エラー訂正）。

２つのエラーが発生した時にはＡ２　　（又は８２）に
なるが、これは符号Ｂ（又はＡ）からも距離が２である
ので、元がどちらの符号か判断できないため、２以上エ
ラーがあったことを検出できる。

叩ら、この（１５，５）巡回符号は、１エラー訂正、２
エラー検出の能力がある。又、３エラーが発生すると（
Ａ３．８３の場合）、他の符号に訂正してしまうことが
ある。したがって、上記のごときエラー訂正機能を第３
図の回路に附加づれば、３エラーまでは他の符号に化け
ることはないので、第３図の回路だけの場合より検出能
力を上げることができる。

次に第５図は第１図の回路の動作を説明するためのタイ
ムチャートであり、（ａ）は端子１１に入力する入力デ
ータ、（ｂ）は端子２０より出力されるフレーミングパ
ルス、（Ｃ）はロードパルス１５ａ１（ｄ）はダウンカ
ウンタ１６の「０」カウント値信号１６ａ　、　（ｅ）
は同カウンタ１６のカウント出力、（ｆ）は（ｅ）の拡
大図であるｔ −一ターーータのエラーチェックが６全一　を示１場合 データ長データは、第２図で説明したしたように、同期
パターンデータの後に伝送され、データ長データエラー
チェック回路１５でエラーチェックされる。データ長デ
ータにエラーが無い場合、第３図にて説明したように、
データ長データエラーチェック回路１５からロードパル
ス１５ａが出力する。

このロードパルス１５ａは、（ａ）　、　（Ｃ）を参照
して判るように、データ長データの最後に出力される。

ダウンカウンタ１６は、上記ロードパルス１５ａによっ
てデータ長データのデータ部の示す値、この場合はＮ＋
Ｌがカウント初期値としてロードされる（第５図ｅ参照
）。こうしてダウンカウンタ１６は、クロックパルスの
タイミングでカウント初期値を減じていく。

さて、ダウンカウンタ１６にカウント初１１１１値がロ
ードされると、（ｄ）に示１ように、「０」カウント値
信号１６ａがハイレベル（Ｈ）からロウレベル（Ｌ）に
変化づる。つまり、ダウンカウンタ１Ｇが初期カウント
値をセットされたことで「０」カウント値ではないカウ
ント動作中であることを示すわけである。信号１６ａが
ロウレベルになると、スイッチ１７はｂ端側に切換接続
され、スイッチ１８からの信号を選択出力するようにな
る。スイッチ１８は、この場合ａ端側に切換接続されて
いるとすると、端子２０には不一致カウンタ１３の出力
ｍ　Ｐ　２がらの信＠１３ｂが導出されることになる。

信号１３ｂは、不一致数の許容範囲が［０］〜［３１の
信号である。換言すれば３つのビット不一致があっても
同期パターンであるとして、フレーミングパルス形成用
に導出される信号である。従って信号１３ｂは、第９図
及び第１０図で説明したように、信号１３ａより、検出
ミス率が少なく、誤検出率が増加りる傾向にある。本実
施例でこのような不一致数を多く許容した信号をあえて
フレーミングパルス形成用信号として検出する理由は、
データ長データが完全検出されたことに基づいている。

即ち、正しいデータ長データが受信できるということは
、伝送系にエラーが少ないということであるから、不一
致カウンタ１３で本文データ部を対染として同期パター
ンの検出を行っても、不一致数３を越えるようなパター
ンの存在する確率は比較的少ない。従って、３ビツトの
不一致を許容しても、第９図が示すような誤検出率の増
加は、実質的には現れないということができる。一方、
不一致数を多く許容すれば、検出ミス率が少なくなるの
で、それだけ真の同期パターンは検出される確率が高く
なる。

こうして、データ長データが確実に検出された場合は、
スイッチ１７をｂ端側に切換え、以降のデータのビット
誤り率が少ないと期待して、真の同期パターンの検出に
重点を置くわけである。これにより第１０図上例えば■
から■に検出ミス率を切換えたことに相当し、データＮ
の次のデータＮ′に先立つ同１ｊパターンの位置にフレ
ーミングパルスＰＦを牛用することができる。

尚、ダウンカウンタ１６のカウント（直が「０」なった
後９次も正しくデータ長データが検出された場合は、そ
の「０」カウント中−瞬（信号１６ａのハイレベル期間
）スイッチ１７がａ端に切換接続されるだけで再びｂ端
に切換接続され、上記同様の動作を行う。

データ長データが正しく得られ無い場合この場合には、
第５図（Ｃ）の点線にて示す位置にＯ−ドパルス１５ａ
が発生しないので、ダウンカウンタ１６には初期カウン
ト値がヒツトされない。

このため、ハイレベルに転移した「０」カウント信号１
６ａのレベルはロウレベルに戻らずハイレベルを保持Ｊ
る。これによりスイッチ１７はａ端側に切換接続され、
不一致カウンタ１３の第１入力端Ｐ１からの信号１３ａ
を端子２０に導出する。

データ長データを検出できない場合は伝送系のビット誤
り率が高いということであり、擬似同期パターンが多く
現れる（誤検出率が高くなる）。

したがって、このとぎ許容不一致数を［０］と［１］の
場合に減縮する信号１３ａが選択されることで、第９図
上の誤検出率を低下させている。又、第１０図上では例
えば直線■から■に切換えられた効果を呈し、真の同期
パターンの検出ミス率が増加する傾向にあるが、不一致
数を［０］と［１］の場合しか許容していないので一旦
検出されたパターンは同期パターンである確率が高い。

このように、データ長データが信頼できない場合には、
許容不一致数を小さくすることで、フレーミングパルス
として扱う信号の基準を厳しく限定し、同期パターンを
確実に検出するようにしているのである。

尚、データ長データが信頼できる場合、ダウンカウンタ
の値が「０」を呈づるまで、同期パターンの検出を停止
するようにしても良い。

本実施例は以上のようにして、フレーミングパルスを正
確に検出づるものである。本実施例によれば、完全ラン
ダムエラーの場合、し＝２４でビット誤り率が５Ｘ１０
’のとき、許容不一致数ｆが［２］と［１］の場合とで
２００倍の差があり、誤検出率を２００分の１に切換え
る効果がある。

又、同期パターンを複数挿入したり、データ長を長くす
ることはないので、伝送効率が向上し、データ回線の有
効利用という面からも貢献する。

他の実施例としては、データ長データエラーチェック回
路１５の信頼性が高い設計を行えば、スイッチ１８をｂ
端側に切換接続して、ダウンカウンタ１６のカウント値
「１」をフレーミング位置と見なすようにすることもで
きる。又、１エラー検出が可能の場合は、ロードパルス
１５ａを直前の同期パターンが正しかったことの確認フ
ラグとして用いることができる。

［発明の効果コ 以上述べたようにこの発明によれば、同期パターンの検
出が安定し、データを無駄に捨てることがなく、且つ本
文データ以外のデータのビット数も少ないので、伝送効
率の向上の効果がある。

【図面の簡単な説明】

第１図はこの発明に係る同期検出装置の一実施例を示す
回路図、第２図はこの発明による伝送データの一例を示
すフォーマット図、第３図は第１図の回路を詳細に説明
するための参考用回路図、第４図は第３図の回路の動作
説明図、第５図は第１図の回路の動作を説明するための
タイムチャート、第６図は一般の伝送データの一例を示
す７に一マット図、第７図は従来の同期検出装置の−例
を示すブロック図、第８図は第７図の回路の動作を説明
するための説明図、第９図及び第１０図はピット誤り対
誤検出率及び検出ミス率の関係を示１特性図である。 １３・・・不一致カウンタ、１４・・・同期パターンメ
モリ、１５・・・データ長データエラーチェック回路、
１６・・・ダウンカウンタ（同期検出用信号選択手段）
。 第７図 第８図

Claims (1)

1. 【特許請求の範囲】 同期パターンデータと、フレーム長を指標するデータ長
   データとを含むデータを受信し、同期パターンデータよ
   りフレームの区切りを示すフレーミングパルスを出力す
   る同期検出装置において、同期パターンデータと一致し
   たパターンデータを記憶する同期パターンメモリを有し
   、この同期パターンメモリ中のデータと同期パターンデ
   ータとをビット比較してビット不一致数ごとの複数の信
   号をグループ化し、異なる端子より出力する不一致カウ
   ント手段と、 前記データ長データの誤りチェックを行うデータ誤り検
   査手段と、 このデータ誤り検査手段の結果に基づいて前記不一致カ
   ウント手段の出力のうちいずれの端子からの信号をフレ
   ーミングパルス形成用の信号として処理させるかを選択
   し、データ長データに誤りが無い場合は、不一致の多い
   グループの信号を選択する同期検出用信号選択手段と、 を具備したことを特徴とする同期検出装置。