JPS5820051A - 論理レベル判定回路 - Google Patents
論理レベル判定回路Info
- Publication number
- JPS5820051A JPS5820051A JP56117658A JP11765881A JPS5820051A JP S5820051 A JPS5820051 A JP S5820051A JP 56117658 A JP56117658 A JP 56117658A JP 11765881 A JP11765881 A JP 11765881A JP S5820051 A JPS5820051 A JP S5820051A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- logic
- majority
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は論理レベル判定回路に関し、特に論理信号伝送
方式における受信装置で伝送論理信号の論理レベルを多
数決判定する回路に関する。
方式における受信装置で伝送論理信号の論理レベルを多
数決判定する回路に関する。
一般に、信号伝送方式では中間伝送経路における外部ノ
イズ（主に）譬ルス状のノイズ）の混入が問題となるこ
とが多い。したがって、受信装置で伝送信号を受信し、
該受信信号に基づいて種々制御を行なおうとする場合、
この受信信号から上記外部ノイズによる影響を除去して
誤まった制御が行なわれないようにする必要がある。こ
のことは論理信号１１−送受する場合においても同様で
あり、営信装置では骸受信装置の後段装置が誤判断する
Ｃとのないよう送信論理信号に対応した論理レベルを適
確に判定しなければならない。
イズ（主に）譬ルス状のノイズ）の混入が問題となるこ
とが多い。したがって、受信装置で伝送信号を受信し、
該受信信号に基づいて種々制御を行なおうとする場合、
この受信信号から上記外部ノイズによる影響を除去して
誤まった制御が行なわれないようにする必要がある。こ
のことは論理信号１１−送受する場合においても同様で
あり、営信装置では骸受信装置の後段装置が誤判断する
Ｃとのないよう送信論理信号に対応した論理レベルを適
確に判定しなければならない。
論理信号伝送方式においてこのような外部ノイズによる
影響を除去するために、従来は積分回路・により受信論
理信号の立上りを適宜遅延するなどの方法を採用してい
た。
影響を除去するために、従来は積分回路・により受信論
理信号の立上りを適宜遅延するなどの方法を採用してい
た。
しかるにこの方法は、いかなる時点にいかなるタイ建ン
ダで混入するかわからぬ上記外部ノイズに対して完全に
この影響を除去し得るものではなかった。
ダで混入するかわからぬ上記外部ノイズに対して完全に
この影響を除去し得るものではなかった。
本発明は上記実情に鎌みてなされたものであり、伝送論
理信号にいかなる態様で外部ノイズが混入しようと４受
信妓置に対するこの影響を完全に除去し、適確な論理レ
ベル判定を行なう論理レベル判定回路を提供することを
目的とする。
理信号にいかなる態様で外部ノイズが混入しようと４受
信妓置に対するこの影響を完全に除去し、適確な論理レ
ベル判定を行なう論理レベル判定回路を提供することを
目的とする。
本発明によれば、上記伝送論理信号が一般に同期化され
た信号であり、この変化タイ電ンダ（論理レベル反転タ
イ電ンダ）も既知であることに着目し、受信論理信号の
論理レベルを一旦判定した後にこの判定した論理信号を
上記変化タイミングに同期して豪数回サンプリングし、
さらにこの複数のサンプリング信号の多数決をとること
によって所定期間における上記受信論理信号の論理レベ
ルを最終判定する。
た信号であり、この変化タイ電ンダ（論理レベル反転タ
イ電ンダ）も既知であることに着目し、受信論理信号の
論理レベルを一旦判定した後にこの判定した論理信号を
上記変化タイミングに同期して豪数回サンプリングし、
さらにこの複数のサンプリング信号の多数決をとること
によって所定期間における上記受信論理信号の論理レベ
ルを最終判定する。
以下、本発明に係る論理レベル判定回路について添付図
面の実施例を参照し、詳細に説明する。
面の実施例を参照し、詳細に説明する。
岨は本発明に係る論理レベル判定回路の一実施例を示す
ものであり、この実施例回路１０は例えば受信装置の初
段部に配設され、この論理レベル判定結果を直列／並列
変換回路（８／Ｐ変換回路）加へ供給する。
ものであり、この実施例回路１０は例えば受信装置の初
段部に配設され、この論理レベル判定結果を直列／並列
変換回路（８／Ｐ変換回路）加へ供給する。
この実施例回路１０において、論理レベル判定器１１は
入力論理信号（受信論理信号）Ｉ８の論理レベルを一次
判定して所定レベル（以降段回路における最適処理レベ
ル）の論環へイレペル信号または論理ローレベル信号を
出力するものである。すなわち入力論理信号Ｉ８のレベ
ルと論理判定基準レベル８Ｅとを比較し、上記入力論理
信号Ｉｓのレベルが上記基準レベル８Ｅより高ければ論
理ローレベルとなりまた低ければ論理ローレベルとなる
一次判定信号Ｊ８１を出力する。なおここで、上記入力
論理信号Ｉｓは一般的な直列伝送信号であるとする。し
たがってこの場合、上記入力論理信号Ｉ８の伝送レート
は一一レートとして既知の値であり、各データの始まり
はスタートビットの発生によって宣言される。これによ
り各データのデータビット幅およびデータ位置も容晶に
知ることができる。
入力論理信号（受信論理信号）Ｉ８の論理レベルを一次
判定して所定レベル（以降段回路における最適処理レベ
ル）の論環へイレペル信号または論理ローレベル信号を
出力するものである。すなわち入力論理信号Ｉ８のレベ
ルと論理判定基準レベル８Ｅとを比較し、上記入力論理
信号Ｉｓのレベルが上記基準レベル８Ｅより高ければ論
理ローレベルとなりまた低ければ論理ローレベルとなる
一次判定信号Ｊ８１を出力する。なおここで、上記入力
論理信号Ｉｓは一般的な直列伝送信号であるとする。し
たがってこの場合、上記入力論理信号Ｉ８の伝送レート
は一一レートとして既知の値であり、各データの始まり
はスタートビットの発生によって宣言される。これによ
り各データのデータビット幅およびデータ位置も容晶に
知ることができる。
サンプリング回路１２はチンプリンｒノ臂ルスＳＰに基
づいて上記論理レベル判定Ｉｌｌから出力される一次判
定信号Ｊ８１を複数＠（１ｔ２．−ａ回）−？ンプリン
ダする回路であり、これらサンプリングされた信号８１
ａ Ｓｍ ｍ −ａｍは多数決回路１３に加えら
れる。なお、上記チンプリンｒ／＃ルスＳＰは前述した
入力論理信号Ｉ８の伝送レートに基づいて形成されるも
のであり、上記論理レベル判定器１１で１つの判定が行
なわれ論環へイレペルまたは論理ローレベルとなる一次
判定信号Ｊ８１が゛声力される毎にこの一次判定信号Ｊ
８１に対してｎ個の・々ルスが形成される。
づいて上記論理レベル判定Ｉｌｌから出力される一次判
定信号Ｊ８１を複数＠（１ｔ２．−ａ回）−？ンプリン
ダする回路であり、これらサンプリングされた信号８１
ａ Ｓｍ ｍ −ａｍは多数決回路１３に加えら
れる。なお、上記チンプリンｒ／＃ルスＳＰは前述した
入力論理信号Ｉ８の伝送レートに基づいて形成されるも
のであり、上記論理レベル判定器１１で１つの判定が行
なわれ論環へイレペルまたは論理ローレベルとなる一次
判定信号Ｊ８１が゛声力される毎にこの一次判定信号Ｊ
８１に対してｎ個の・々ルスが形成される。
また上記−次列定信号Ｊ８１が加えられるもう一方の囲
路である信号変位検出回路１３は、この−次列定信号Ｊ
８１の論理レベル変位態様に基づいて各データのスター
トビット位置を検出する回路であり、このスタートビッ
ト位置検出信号ＢＴは多数決回路初期化信号として多数
決回路１４に与えられる。なお、８／Ｐ変換回路２０か
らこの信号変位検出回路１３に加えられる信号Ｒ８は、
上記Ｓ／Ｐ変換回路加において１語分のデータが受信さ
れる毎に発生されるリセット信号であり、この信号変位
検出回路１３が次のデータのスタートビット位置を検出
するための初期化を行なう。
路である信号変位検出回路１３は、この−次列定信号Ｊ
８１の論理レベル変位態様に基づいて各データのスター
トビット位置を検出する回路であり、このスタートビッ
ト位置検出信号ＢＴは多数決回路初期化信号として多数
決回路１４に与えられる。なお、８／Ｐ変換回路２０か
らこの信号変位検出回路１３に加えられる信号Ｒ８は、
上記Ｓ／Ｐ変換回路加において１語分のデータが受信さ
れる毎に発生されるリセット信号であり、この信号変位
検出回路１３が次のデータのスタートビット位置を検出
するための初期化を行なう。
多数決回路１４は上記サンプリング回路１２から加えら
れるサンプリング信号Ｂ＠ ａ ８＠ ｅ〜８ｍの
論理レベルについて多数決をとり、この多数決の＃釆に
基づいて論理へイレペルまたは論理ローレベルとなる二
次判定信号Ｊ８２を出力する。またこの多数決回路１４
には上記信号変位検出回路１３から出力されるスタート
ピット位置検出信号ＢＴおよ゛び前記サンプリンｒ／譬
ルスＳＰが加えられ、これら信号８ＴおよびＳＰの印−
タイ々ンダに基づいて上述した多数決動作が行なわれる
。したがってこの多数決回路１４から出力される二次判
定信号Ｊ８２は、前記入力論理信号１８として受信され
る伝送データビットと相対的なデータ位置およびデータ
ビット幅を共にする。
れるサンプリング信号Ｂ＠ ａ ８＠ ｅ〜８ｍの
論理レベルについて多数決をとり、この多数決の＃釆に
基づいて論理へイレペルまたは論理ローレベルとなる二
次判定信号Ｊ８２を出力する。またこの多数決回路１４
には上記信号変位検出回路１３から出力されるスタート
ピット位置検出信号ＢＴおよ゛び前記サンプリンｒ／譬
ルスＳＰが加えられ、これら信号８ＴおよびＳＰの印−
タイ々ンダに基づいて上述した多数決動作が行なわれる
。したがってこの多数決回路１４から出力される二次判
定信号Ｊ８２は、前記入力論理信号１８として受信され
る伝送データビットと相対的なデータ位置およびデータ
ビット幅を共にする。
このように形成された二次判定信号Ｊ８２は、論理レベ
ル判定回路１０の最終判定出力として８／Ｐ変換回路加
に加えられ、諌８／Ｐ変換回路加によって並列化された
後所定の受信処理がなされる。
ル判定回路１０の最終判定出力として８／Ｐ変換回路加
に加えられ、諌８／Ｐ変換回路加によって並列化された
後所定の受信処理がなされる。
なお、上記多数決回路１４は従来の論理回路技術によっ
て適宜構成することができるものであり、この具体構成
例は省略する。
て適宜構成することができるものであり、この具体構成
例は省略する。
さて、このような論理レベル判定回路１０を用いて受信
論理信号を監視することにより、たとえ上記受信論理信
号中に大きな振幅のノイズが含まれていたような場合で
もこのノイズによって参会を受けるｆ７プリンダ信号は
信号８□ ｅ Ｂｍ ｅ ・−Ｓｎのうち少数のサン
プリング信号であり、これら信号Ｓ１ ｅ ８ｍ
ｍ −８ｍの論理レベルについて多数決する二次判定信
号Ｊ８２への上記ノイズの影響は完全に除去される。ま
た、サンプリング回路１２に加えられる一次判定信号Ｊ
８１の各データビットに対するサンプリング回数が多け
れば多い程この論理レベル判定（ロ）路１０における判
定精度も向上する。すなわち上記ノイズの影養度合が小
さくなる。
論理信号を監視することにより、たとえ上記受信論理信
号中に大きな振幅のノイズが含まれていたような場合で
もこのノイズによって参会を受けるｆ７プリンダ信号は
信号８□ ｅ Ｂｍ ｅ ・−Ｓｎのうち少数のサン
プリング信号であり、これら信号Ｓ１ ｅ ８ｍ
ｍ −８ｍの論理レベルについて多数決する二次判定信
号Ｊ８２への上記ノイズの影響は完全に除去される。ま
た、サンプリング回路１２に加えられる一次判定信号Ｊ
８１の各データビットに対するサンプリング回数が多け
れば多い程この論理レベル判定（ロ）路１０における判
定精度も向上する。すなわち上記ノイズの影養度合が小
さくなる。
なお、上述した実施例では論理レベル判定回路１０を論
理信号の直列伝送系に適用した場合について説明したが
、本発明に係る論理レベル判定回路を同様に並列伝送系
に適用させることもできる。
理信号の直列伝送系に適用した場合について説明したが
、本発明に係る論理レベル判定回路を同様に並列伝送系
に適用させることもできる。
すなわちこの場合、並列伝送信号が同期化され、かつ有
効な情報としての伝送期間が既知であればよい。
効な情報としての伝送期間が既知であればよい。
以上説明したように本発明に係る論理レベル判定回路に
よれば、外部ノイズ等の外乱に影蕃されない常に安定し
た受信論理信号を供給することができ、論理信号伝送系
の信頼性を著しく向上させる。
よれば、外部ノイズ等の外乱に影蕃されない常に安定し
た受信論理信号を供給することができ、論理信号伝送系
の信頼性を著しく向上させる。
図は本発明に係る論理レベル判定回路の一―施例を示す
ブロック図である。 １〇−論理レベル判定＠路、１１−・論理レベル判定器
、１２−・サンプリング回路、１３・−信号変位検出回
路、 １４−・多数決回路、２Ａ）−８７Ｐ変換回路。 代理人弁理士 則近憲佑（ばか１名）
ブロック図である。 １〇−論理レベル判定＠路、１１−・論理レベル判定器
、１２−・サンプリング回路、１３・−信号変位検出回
路、 １４−・多数決回路、２Ａ）−８７Ｐ変換回路。 代理人弁理士 則近憲佑（ばか１名）
Claims (1)
- （１） 変化タイ電ングが既知である伝送論理信号に
ついてこの論理レイルを判定する論理レベル判定回路に
おいて、所定基準レベル信号との比較の基に前即伝廐論
理信号の論理レベルを一次判定する判定器と、該判定器
による一次判定出力を複数回葉ンブリンダするサンプリ
ング回路と、該サンプリング回路から出力される複数個
のサンプリング信号の論理レベルについて多数決をとる
ことにより前記伝送論理信号の論理レベルを二次判定す
る多数決回路とを具え、前記多数決回路による二次判定
出力を前記伝送論理信号の最終判定論理レベルとするこ
とを特徴とする論理レベル判定回路・ 牛） 前記サンプリング回路は前記伝送論理信号の変化
タイきンダに同期して発生される複数の葉ンプリンダ／
中ルスに基づいて前記サンプリングを行なうものであり
、前記多数決回路は前記サンプリングノナルスに基づい
て前記多数決をとり１適宜検出した前記伝送論理信号の
データスタートビット信号に基づいて初期化されるもの
である特許請求の範囲第（１）項記載の論理レベル判定
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117658A JPS5820051A (ja) | 1981-07-29 | 1981-07-29 | 論理レベル判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117658A JPS5820051A (ja) | 1981-07-29 | 1981-07-29 | 論理レベル判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5820051A true JPS5820051A (ja) | 1983-02-05 |
Family
ID=14717094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117658A Pending JPS5820051A (ja) | 1981-07-29 | 1981-07-29 | 論理レベル判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820051A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184556A (ja) * | 1987-01-26 | 1988-07-30 | Honda Motor Co Ltd | 車両における車輪空転検知方法 |
| JPS63222964A (ja) * | 1987-03-10 | 1988-09-16 | Toyota Motor Corp | 車両の加速スリツプ制御装置 |
| US4873639A (en) * | 1986-03-04 | 1989-10-10 | Honda Giken Kogyo Kabushiki Kaisha | Traction control system for controlling slip of a driving wheel of a vehicle |
| JPH0671879B2 (ja) * | 1984-05-01 | 1994-09-14 | キヤタピラ− トラクタ− コムパニ− | 車両のアンチスピン装置 |
| JPH06341334A (ja) * | 1993-10-22 | 1994-12-13 | Nippondenso Co Ltd | 車輌用スリップ防止装置 |
| EP1209814A1 (en) * | 2000-11-17 | 2002-05-29 | Eric Lukac-Kuruc | Process to expand data density |
-
1981
- 1981-07-29 JP JP56117658A patent/JPS5820051A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671879B2 (ja) * | 1984-05-01 | 1994-09-14 | キヤタピラ− トラクタ− コムパニ− | 車両のアンチスピン装置 |
| US4873639A (en) * | 1986-03-04 | 1989-10-10 | Honda Giken Kogyo Kabushiki Kaisha | Traction control system for controlling slip of a driving wheel of a vehicle |
| JPS63184556A (ja) * | 1987-01-26 | 1988-07-30 | Honda Motor Co Ltd | 車両における車輪空転検知方法 |
| JPS63222964A (ja) * | 1987-03-10 | 1988-09-16 | Toyota Motor Corp | 車両の加速スリツプ制御装置 |
| JPH06341334A (ja) * | 1993-10-22 | 1994-12-13 | Nippondenso Co Ltd | 車輌用スリップ防止装置 |
| EP1209814A1 (en) * | 2000-11-17 | 2002-05-29 | Eric Lukac-Kuruc | Process to expand data density |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276691A (en) | Method for the control of receiver synchronization in a mobile phone | |
| US5727018A (en) | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver | |
| JPH04506731A (ja) | ビット誤り率検出 | |
| JPS5820051A (ja) | 論理レベル判定回路 | |
| US4385383A (en) | Error rate detector | |
| FI67004B (fi) | Digital faslaost slinga | |
| US5155486A (en) | Asynchronous serial data receiver with capability for sampling the mid-point of data bits | |
| EP0265080A1 (en) | Device for detecting bit phase difference | |
| KR980700654A (ko) | 채널 신호를 정보 신호로 디코딩하는 장치 및 그 장치가 제공된 재생 장치(Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus) | |
| JPS5916454B2 (ja) | デ−タ信号検出回路 | |
| US5140619A (en) | Synchronization device for a sequence of variable length rasters | |
| KR0136048B1 (ko) | 동기신호 검출장치 | |
| JPH05167564A (ja) | 信号伝送方式 | |
| JP2573560B2 (ja) | フレ−ム同期方式 | |
| KR940004391Y1 (ko) | 비트레벨 추적에 의한 텔레텍스트 데이타 검출 회로 | |
| JPH0659048B2 (ja) | 誤り率測定装置 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPS6251329A (ja) | 符号識別回路 | |
| JPS6011862B2 (ja) | 信号検出回路 | |
| KR950028514A (ko) | 동기 검출장치 및 그 방법 | |
| JP3306393B2 (ja) | インタフェース回路 | |
| JPH11146022A (ja) | マンチェスタ符号誤り検出回路及び受信回路 | |
| SU995349A1 (ru) | Адаптивное устройство дл оценки достоверности прин того сигнала | |
| JPS61101147A (ja) | アイ開口率自動測定回路 | |
| JPH05300117A (ja) | フレーム変換エラー検出回路 |