JPS5916454B2 - デ−タ信号検出回路 - Google Patents
デ−タ信号検出回路Info
- Publication number
- JPS5916454B2 JPS5916454B2 JP10459776A JP10459776A JPS5916454B2 JP S5916454 B2 JPS5916454 B2 JP S5916454B2 JP 10459776 A JP10459776 A JP 10459776A JP 10459776 A JP10459776 A JP 10459776A JP S5916454 B2 JPS5916454 B2 JP S5916454B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data signal
- gate
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は時間ダイパーシティ受信を行なう場合のデータ
信号検出回路に関するものである。
信号検出回路に関するものである。
信号の誤り方が断続的に発生する様な信号伝送系では、
データ信号を複数回くりかえして伝送し、受信側で時間
軸に関しダイパーシティ受信する手段により誤り率の軽
減が行なわれている。従来、誤り率の少ない信号を検出
するために、同一のデータ信号を複数回くりかえして送
り、受信部において、フィルタを通つたデータ信号につ
いて、１ビット区間の中央部で信号レベルの比較を行な
い、シフトレジスタあるいはメモリに蓄え、同一信号を
表わすものについて多数決をとる手段が用いられて来た
。
データ信号を複数回くりかえして伝送し、受信側で時間
軸に関しダイパーシティ受信する手段により誤り率の軽
減が行なわれている。従来、誤り率の少ない信号を検出
するために、同一のデータ信号を複数回くりかえして送
り、受信部において、フィルタを通つたデータ信号につ
いて、１ビット区間の中央部で信号レベルの比較を行な
い、シフトレジスタあるいはメモリに蓄え、同一信号を
表わすものについて多数決をとる手段が用いられて来た
。
しかしながら、この手段では、シフトレジスタあるいは
メモリに蓄えられた値が、精度の低い状態においてハイ
レベルまたはロウレベルのいずれかに判定されてしまつ
ているため、この結果から多数決をとるのでは、データ
抽出の精度が十分に得られない欠点があつた。また、デ
ータ信号を送る回数が２回の場合には、第１回目と第２
回目の受信信号が異なつているときには、多数決による
判別が不可能であつた。本発明の目的は、上述の欠点を
除き、より精度よくデータ信号を検出、再生するデータ
信号検出回路を提供するものである。
メモリに蓄えられた値が、精度の低い状態においてハイ
レベルまたはロウレベルのいずれかに判定されてしまつ
ているため、この結果から多数決をとるのでは、データ
抽出の精度が十分に得られない欠点があつた。また、デ
ータ信号を送る回数が２回の場合には、第１回目と第２
回目の受信信号が異なつているときには、多数決による
判別が不可能であつた。本発明の目的は、上述の欠点を
除き、より精度よくデータ信号を検出、再生するデータ
信号検出回路を提供するものである。
本発明は、複数回くりかえして送られて来たデータ信号
を同一の信号を表わすものについて積分し、その積分結
果から信号を抽出することにより、精度よくデータ信号
を抽出する事が可能であり、データ送信回数が２回の場
合にも、受信信号の判別抽出を可能とするデータ信号検
出回路にある。
を同一の信号を表わすものについて積分し、その積分結
果から信号を抽出することにより、精度よくデータ信号
を抽出する事が可能であり、データ送信回数が２回の場
合にも、受信信号の判別抽出を可能とするデータ信号検
出回路にある。
次に詳細について図面を参照して説明する。第１、図は
従来の信号検出回路のブロック図である。１０１はフィ
ルタであり、受信信号Ｓが入力される。
従来の信号検出回路のブロック図である。１０１はフィ
ルタであり、受信信号Ｓが入力される。
１０２は、フィルタ１０１の出力よりデジタル信号にす
るための比較器、１０３はシフトレジスタであり、比較
器１０２の出力をビット単位でシフトしていく。
るための比較器、１０３はシフトレジスタであり、比較
器１０２の出力をビット単位でシフトしていく。
Ｃｋはシフトレジスタ１０３において信号をシフトさせ
るためのクロックパルスである。
るためのクロックパルスである。
ａｌ、ａ２、・・・、ａ１Ｏ、ａｌｌ、・・・はシフト
レジスタ１口３の内容であり、比較器１０２の出力をシ
フトしたもので、ハイレベルまたはロウレベルである。
１０４はくりかえして送られて来た信号より同一信号を
表わすものについて多数決を行なつたための多数決回路
である。
レジスタ１口３の内容であり、比較器１０２の出力をシ
フトしたもので、ハイレベルまたはロウレベルである。
１０４はくりかえして送られて来た信号より同一信号を
表わすものについて多数決を行なつたための多数決回路
である。
第１図は、１０ビットの信号がくりかえして送信されて
来た場合を示すものであり、第１ビット目、第１１ビッ
ト目、・・・は同じ信号を表わす。例えば、３回送りの
ときに、Ａｌ，ａｌｌ，ａ２ｌのうち、ロウレベルのも
のよりハイレベルの数の方が多ければ、多数決回路１０
４の出力はハイレベルになる。すなわち、３回送りの場
合には、１ビツト誤まつてても、他の２ビツトが正しく
受信されれば、受信信号は誤まらない。しかしながら、
この手段では、比較器１０２により比較した出力をシフ
トレジスタ１０３に入力しているため、シフトレジスタ
１０３に蓄えられた信号値はハイレベルまたは、ロウレ
ベルかに定められていて、このシフトレジスタの情報か
ら送られて来た信号を多数決判別するには、判定精度が
十分に得られない欠点があり、また、データ信号を送る
回数が２回のときには、受信した信号値が、第１回目の
ものと第２回目のものが異なる場合には、多数決による
判別は不可能であつた。第２図は、本発明の回路の実施
例のプロツク図である。
来た場合を示すものであり、第１ビット目、第１１ビッ
ト目、・・・は同じ信号を表わす。例えば、３回送りの
ときに、Ａｌ，ａｌｌ，ａ２ｌのうち、ロウレベルのも
のよりハイレベルの数の方が多ければ、多数決回路１０
４の出力はハイレベルになる。すなわち、３回送りの場
合には、１ビツト誤まつてても、他の２ビツトが正しく
受信されれば、受信信号は誤まらない。しかしながら、
この手段では、比較器１０２により比較した出力をシフ
トレジスタ１０３に入力しているため、シフトレジスタ
１０３に蓄えられた信号値はハイレベルまたは、ロウレ
ベルかに定められていて、このシフトレジスタの情報か
ら送られて来た信号を多数決判別するには、判定精度が
十分に得られない欠点があり、また、データ信号を送る
回数が２回のときには、受信した信号値が、第１回目の
ものと第２回目のものが異なる場合には、多数決による
判別は不可能であつた。第２図は、本発明の回路の実施
例のプロツク図である。
１０ビツトからなる信号がくりかえして送信されている
場合である。
場合である。
１，２・・・１０および２１，２２・・・３０はアナロ
グゲート回路で、それぞれ１０ビツト周期で１ビツトの
時間だけゲートが開かれる。
グゲート回路で、それぞれ１０ビツト周期で１ビツトの
時間だけゲートが開かれる。
１１，１２・・・２０は積分回路であり、ゲートが開か
れている時間の信号入力を積分する。
れている時間の信号入力を積分する。
例えば２回信号が送られて来ると、ゲート回路１は２回
ゲートが開く事になるが、積分回路１１は、第１回目の
受信信号を積分した結果に、さらに、第２回目の受信信
号を積分した結果を加え合わさつたものとなる。積分回
路１１〜２０へ加えられるＣｒは、信号が送られて来る
以前に各積分回路をクリアしておくためのりセツトパル
スである。３３は、それぞれのゲート回路１，２・・・
１０および２１，２２・・・３０を１０ビツト周期で１
ビツトの時間だけゲートを開くためのパルスｇ１〜Ｇｌ
Ｏを発生するゲート信号発生回路であり、各ゲートは、
第１ビツト目を受信したときには、ゲート回路１，２１
のゲートが開き、第２ビツト目の信号を受信したときに
は、ゲート回路２，２２のゲートが開き、さらに、第１
１ビツト目には、再びゲート回路１，２１のゲ゛ートが
開かれる。
ゲートが開く事になるが、積分回路１１は、第１回目の
受信信号を積分した結果に、さらに、第２回目の受信信
号を積分した結果を加え合わさつたものとなる。積分回
路１１〜２０へ加えられるＣｒは、信号が送られて来る
以前に各積分回路をクリアしておくためのりセツトパル
スである。３３は、それぞれのゲート回路１，２・・・
１０および２１，２２・・・３０を１０ビツト周期で１
ビツトの時間だけゲートを開くためのパルスｇ１〜Ｇｌ
Ｏを発生するゲート信号発生回路であり、各ゲートは、
第１ビツト目を受信したときには、ゲート回路１，２１
のゲートが開き、第２ビツト目の信号を受信したときに
は、ゲート回路２，２２のゲートが開き、さらに、第１
１ビツト目には、再びゲート回路１，２１のゲ゛ートが
開かれる。
３３は、第３図に示す様に、１０段からなるシフトレジ
スタの最終出力ＱｌＯを入力Ｄ１へ帰還させて、ハイレ
ベルの信号を１段目のシフトレジスタのみにプリゼント
して、順にシフトさせ、各シフトレジスタ３５〜４４の
出力より、Ｇ，〜ＧｌＯを取り出す様にしておくとよい
。
スタの最終出力ＱｌＯを入力Ｄ１へ帰還させて、ハイレ
ベルの信号を１段目のシフトレジスタのみにプリゼント
して、順にシフトさせ、各シフトレジスタ３５〜４４の
出力より、Ｇ，〜ＧｌＯを取り出す様にしておくとよい
。
３４は各積分回路１１〜２０に蓄えられているデータを
順次比較抽出するための比較抽出回路である。
順次比較抽出するための比較抽出回路である。
３１は、ゲート回路２１〜３０のうちゲートが開いてい
るものの出力を比較するための比較器であり、３２は、
比較器３１の出力よりデータを抽出するためのタイミン
グ抽出回路である。
るものの出力を比較するための比較器であり、３２は、
比較器３１の出力よりデータを抽出するためのタイミン
グ抽出回路である。
３５は、受信データ信号のうち、積分途中にあるものを
出力するのを避けるためのゲートであり、Ｇはそのため
のゲート信号である。
出力するのを避けるためのゲートであり、Ｇはそのため
のゲート信号である。
例えば、送られて来る信号の最終回目の第１ビツトから
Ｇはハイレベルになり、順次検出データが出力される。
すなわち、数回くりかえして送られて来たデータ信号を
同一の信号を表わすものについて積分して、この積分結
果からデータ信号を抽出しているため、精度よくデータ
信号を抽出する事が出来て、２回送りの場合にも、受信
信号の判別抽出が可能である。第４図は本発明の他の実
施例のプロツク図である。
Ｇはハイレベルになり、順次検出データが出力される。
すなわち、数回くりかえして送られて来たデータ信号を
同一の信号を表わすものについて積分して、この積分結
果からデータ信号を抽出しているため、精度よくデータ
信号を抽出する事が出来て、２回送りの場合にも、受信
信号の判別抽出が可能である。第４図は本発明の他の実
施例のプロツク図である。
５１，５２・・・６０は、第２図の１，２・・・１０と
同じゲート回路、９４は第２図の３３と同じゲート信号
発生回路、６１，６２・・・７０は第２図の１１，１２
・・・２０と同じく、各ゲート回路５１，５２・・・６
０の出力を順に積分していくための積分回路である。
同じゲート回路、９４は第２図の３３と同じゲート信号
発生回路、６１，６２・・・７０は第２図の１１，１２
・・・２０と同じく、各ゲート回路５１，５２・・・６
０の出力を順に積分していくための積分回路である。
第４図では、信号抽出回路９３が、各積分回路６１，６
２・・・７０の出力を比較器７１，７２・・・８０によ
り比較しておいて、ゲート回路８１，８２・・・９０お
よび９１により、ロジツク的にゲート開閉を行なつてい
る。９２は第２図の回路３２と同じタイミング抽出回路
である。
２・・・７０の出力を比較器７１，７２・・・８０によ
り比較しておいて、ゲート回路８１，８２・・・９０お
よび９１により、ロジツク的にゲート開閉を行なつてい
る。９２は第２図の回路３２と同じタイミング抽出回路
である。
９５は第２図の回路３５と同じゲート回路である。
この実施例においても、最終出力０ｕｔ２には、第１の
実施例の場合と同じく、データ長が１０ビツトからなる
情報がくりかえし送られて来た場合に、同じ信号を表わ
すものについて、積分し加算された結果を比較したもの
が出力される。以上は、くりかえし送る情報のデータ長
が１０ビツトの場合であつたが、一般の任意のデータ長
の場合であつても同様な回路構成で本発明を実現する事
が出来る。
実施例の場合と同じく、データ長が１０ビツトからなる
情報がくりかえし送られて来た場合に、同じ信号を表わ
すものについて、積分し加算された結果を比較したもの
が出力される。以上は、くりかえし送る情報のデータ長
が１０ビツトの場合であつたが、一般の任意のデータ長
の場合であつても同様な回路構成で本発明を実現する事
が出来る。
以上説明してきた様に、断続的にＳ／Ｎが悪くなつて誤
りが発生する様なデータ伝送系で、同じ情報を数回くり
かえして伝送する場合には、本発明を用いる事により、
精度よくデータ信号の検出が出来て、２回だけ情報を送
る場合にも、受信信号の抽出が可能である。
りが発生する様なデータ伝送系で、同じ情報を数回くり
かえして伝送する場合には、本発明を用いる事により、
精度よくデータ信号の検出が出来て、２回だけ情報を送
る場合にも、受信信号の抽出が可能である。
第１図は従来のデータ信号検出回路のプロツク図、第２
図は本発明におけるデータ信号検出回路の第１の実施例
のプロツク図、第３図は本発明のゲート信号発生回路３
３の回路図、第４図は本発明におけるデータ信号検出回
路の第２の実施例のプロツク図である。
図は本発明におけるデータ信号検出回路の第１の実施例
のプロツク図、第３図は本発明のゲート信号発生回路３
３の回路図、第４図は本発明におけるデータ信号検出回
路の第２の実施例のプロツク図である。
Claims (1)
- １ 複数回くり返して伝送される所定ビット数のデータ
信号に同期してこの所定ビット数に対応するゲートを形
成するゲート信号発生回路と、前記データ信号の入力信
号を各ビットに対応した前記ゲートによつて制御するア
ナログゲート回路と、前記各アナログゲート回路出力を
積分する積分回路と、前記積分回路の出力レベルにより
信号を比較抽出回路とから構成され、前記複数回くり返
し伝送されたデータ信号を容易に識別できるようにした
ことを特徴とするデータ信号検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10459776A JPS5916454B2 (ja) | 1976-08-31 | 1976-08-31 | デ−タ信号検出回路 |
| US05/829,320 US4128809A (en) | 1976-08-31 | 1977-08-31 | Time diversity receiver for processing repeatedly received signal bits in consideration of a maximum-level and/or a favorably received signal bit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10459776A JPS5916454B2 (ja) | 1976-08-31 | 1976-08-31 | デ−タ信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5329609A JPS5329609A (en) | 1978-03-20 |
| JPS5916454B2 true JPS5916454B2 (ja) | 1984-04-16 |
Family
ID=14384826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10459776A Expired JPS5916454B2 (ja) | 1976-08-31 | 1976-08-31 | デ−タ信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916454B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072740U (ja) * | 1983-10-26 | 1985-05-22 | 日本発条株式会社 | サイドバツクパツドを有する自動車用シ−ト |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925133Y2 (ja) * | 1977-01-20 | 1984-07-24 | 株式会社共立 | コ−ド形刈刃装置 |
| JPS5726937A (en) * | 1980-07-24 | 1982-02-13 | Sharp Corp | Power data transmission system |
| JPS60210910A (ja) * | 1984-04-05 | 1985-10-23 | 株式会社共立 | コ−ドカツタ−形刈刃装置 |
| JPS612439A (ja) * | 1984-06-15 | 1986-01-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | デイジタル信号伝送方式 |
| JPS6128317A (ja) * | 1984-07-20 | 1986-02-08 | 株式会社新宮商行 | 草刈機のコ−ド自動繰り出し装置 |
| JPS62210911A (ja) * | 1986-03-11 | 1987-09-17 | 株式会社 新宮商行 | 刈払機 |
-
1976
- 1976-08-31 JP JP10459776A patent/JPS5916454B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072740U (ja) * | 1983-10-26 | 1985-05-22 | 日本発条株式会社 | サイドバツクパツドを有する自動車用シ−ト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5329609A (en) | 1978-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008902A (en) | Automatic baud rate detection | |
| US5216554A (en) | Digital phase error estimator | |
| US4100531A (en) | Bit error rate measurement above and below bit rate tracking threshold | |
| US4748643A (en) | Start bit detecting circuit | |
| JPS5916454B2 (ja) | デ−タ信号検出回路 | |
| US5138636A (en) | Circuit for detecting received signal loss in a digital signal receiver | |
| US4328588A (en) | Synchronization system for digital data | |
| EP0146609A1 (en) | Manchester decoder | |
| EP0265080B1 (en) | Device for detecting bit phase difference | |
| US5343482A (en) | Method and apparatus for detecting pulse density violations in T1 transmission | |
| US5155486A (en) | Asynchronous serial data receiver with capability for sampling the mid-point of data bits | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| JPS5942505B2 (ja) | デ−タ信号検出回路 | |
| US4246569A (en) | Digital recognition circuits | |
| EP0549247A1 (en) | Sync detector | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JPH04329721A (ja) | データ受信方法 | |
| USRE32945E (en) | Synchronization system for digital data | |
| EP0063242A2 (en) | Data handling systems with serial to parallel conversion interfaces | |
| US4441194A (en) | Triple bit non-coherent matched filter receiving system | |
| JPS642306B2 (ja) | ||
| JPS6011862B2 (ja) | 信号検出回路 | |
| SU1758657A2 (ru) | Обнаружитель битовой ошибки в последовательном цифровом тестовом потоке | |
| JPH0124386B2 (ja) | ||
| JPH0338786B2 (ja) |