KR910004269B1 - 순환 반복코드 검출 방법에 의한 호처리 방법 - Google Patents

Abstract

내용 없음.

Description

순환 반복코드 검출 방법에 의한 호처리 방법

제 1 도는 본 발명에 적용되는 시스템도.

제 2 도는 제 1 도의 제1-n CPC 검출부(DCPC1-DCPCn)의 한 부분을 구체적으로 도시한 회로도.

제 3 도는 디지탈 전화기간의 순환반복 코드 시그날링 목록표.

제 4 도는 본 발명에 따른 흐름도.

* 도면의 주요부분에 대한 부호의 설명

100 : CPU 200 : 롬

300 : 램 400 : CPU 상태 검사부

DCPC1-DCPCn : 제1-nCPC 검출부

본 발명은 순환 반복코드 검출방법에 의한 교환 국가 또는 교환국 단말기(디지탈 전화기)간의 호처리방법에 관한 것으로, 특히 통화상태에게 잡음이 발생되더라도 리콜(Recall)과 릴리즈(Release)용 CPC 코드만을 유효한 시그날링으로 간주하여 시그날링의 에러를 방지할수 있는 순환반복 코드검출방법에 의한 호처리 방법에 관한 것이다.

일반적으로 순회부호는 사이크릭 체크부호라고도하며, 에러검출 및 정정부호로 효과적인 부호처리기술로 알려져 있다. 그리고 이 기술은 수학적으로 깊이 연구되어 부호의 성질이 상당히 명백하게 되어 있다. 이 기술은 고품질의 데이타 전송을 확보하기 위하여 널리 사용하고 있다. 그리고 상기 순회부호를 사용하는 코드를 순회반복코드(이하 CPC라 칭함)라 하는데, 이는 전송 및 검출시 어느 비트에서 시작하더라도 코드워드(여기서 8비트를 1코드로 가정함)의 동기가 필요없고 비트의 동기만 맞추면 되도록 되어 있다. 그리고 종래 교환국간 또는 교환국과 단말기간의 통화로 형성에 관한 정보 또 제어신호를 전송 시스템에서 시그날링이라 칭하는데, 상기 시그날링 정보를 전기한 CPC 방식에 의해 검출하여 왔었다. 상기 CPC 검출방식에 의해 이루어지는 시그날링의 모든 정보는 8비트코드워드로 구성되어 있으며, 제 1 도가 상기 방식을 적용한 시스템도이다.

제 1 도는 전송로로 부터 입력하는 CPC 시그날링을 검출하는 제1-n CPC 검출부(DCPC1-DCPCn)와, 시스템을 제어처리하는 CPU(100)와, 프로그램 및 CPC 시그날링 데이타를 저장하는 롬(200)과, CPC 시그날링 데이타를 리드/라이트하는 램(300)과, 상기 CPU(100)의 피지컬 어드레스에 의해 상기 제1∼n CPC 검출부(DCPC1-DCPCn)의 상태를 검사하며 해당 CPC 검출부에서 CPC 시그날링 발생시 유효 시그날링신호(Valid Status)를 출력하는 CPC 상태 검사부(400)로 구성된다.

제 2 도는 제 1 도의 제1-nCPC 검출부(DCPC1-DCPCn)의 한 부분을 구체적으로 도시한 회로도로서, 클럭 및 타이밍 제어신호를 출력하는 타이밍제어부(10)와, 상기 전송로 부터 CPC 신호를 입력하여 타이밍제어부(10)의 출력으로 전송클럭인 제 1 제어신호(CTL1)에 의해 쉬프트 출력하는 제1CPC 출력부(20)와, 제1CPC 출력부(20)의 LSB 출력을 입력하여 타이밍제어부(10)의 출력인 전송클럭인 제 1 제어신호(CTL1)에 의해 쉬프트 출력하는 제1CPC 출력부(30)와, 상기 타이밍제어부(10)의 하나의 CPC 코드워드 주기의 타이밍제어신호인 제 2 제어신호(CTL2)에 의해 인에이블되어 상기 제 1 및 제2CPC 출력부(20-30)의 출력을 비교한후 CPC 비교제어신호(CPCTL)를 출력하는 비교기(40)와, 상기 비교기(40)의 인에이블주기의 중간시점에서 출력하는 상기 타이밍제어부(10)의 제 3 제어신호(CTL3)에 의해 동작되어 상기 비교기(40)의 비교 출력 일치시 신호를 쉬프트시키고 비교출력 불일치시 클리어되는 검출부(50)와, 상기 검철부(50)가 소정횟수의 CPC 비교 일치신호를 입력했을시 출력에 의해 동작되어 도시하지 않은 CPU로 CPC 발생신호를 출력함과 동시에 상기 제2CPC 출력부(30)의 출력을 래치하는 CPC 래치부(60)로 구성된다.

제 3 도는 디지탈 전화간의 순환 반복 코드 시그날링 목록표이다. 여기서 제1 및 제2CPC 출력부(20, 30)를 8비트 쉬프트레지스터(Shift Register)로 가정하여 설명하며 검출부(50)를 5비트 쉬프트레지스터로 가정 설명한다. 또한 타이밍제어부(10)의 출력중에 제 1 제어신호(CTL1)는 전송클럭을 위상제어(Phase Locking)한 수신클럭으로 제1 및 제2CPC 출력부(20-30)의 쉬프트 클럭으로 동작하며 제 2 제어신호(CTL2)는 CPC 시그날링의 1코드워드 주기를 제어하기 위한 신호로 상기 제1 및 제2CPC 출력부(20)인 제 3 도와 같은 CPC 시그날링 소정 데이타의 한주기를 쉬프트시키는 동안 비교기(40)를 한번 인에이블시키며 제 3 제어신호(CTL3)는 비교기(40)를 인에이블시키는 제 2 제어신호(CTL2) 중간시점에서 발생하여 검출부(50)의 동작 제어신호로 인가된다. 전송로를 통해 제 3 도와 같은 CPC 시그날링 데이타가 제1CPC 출력부(20)로 입력하면 타이밍제어부(10)의 제1제어신호(CTL1)에 의해 쉬프트되어 비교기(40)로 병렬 출력하며 제2CPC 출력부(30)는 제1CPC 출력부(20)의 LSB(Least Significient Bit)의 출력을 입력하며 타이밍제어부(10)의 제1제어신호(CTL1)에 의해 쉬프트하여 출력한다. 따라서 제1CPC 출력부(20)와 제2CPC 출력부(30)의 타이밍차는 CPC 시그날링이 1코드워드 차를 갖게되는 "F0"(디지트 1)를 예로들어 제1CPC 출력부(20)에서 제 3 도와 같은 1코드워드의 CPC 시그날링을 완전히 쉬프트 라이트(Shift right)시킨후 제2CPC 출력부(30)의 출력이 초기화(0)된 상태에서 쉬프트과정을 설명하면 하기 [표 1]과 같다.

[표 1]

즉 제1CPC 출력부(20)가 현재의 CPC 시그날링을 출력할때 제2CPC 출력부(30)는 전단계의 제1CPC 출력부(20) 코드워드 출력과 동일한 CPC 시그날링을 출력한다. 이때 비교기(40)는 8비트 비교기로 제 2 제어신호(CTL2)에 의해 인에이블되어 제1 및 제2CPC 출력부(20-30)의 출력비교출력(A8↔B8,A7↔B7,A6↔B6,…,A1↔B1)하며 이 두출력이 일치할시 검출부(50)로 현상태의 CPC 시그날링이 정상이라는 제어신호(CPCTL)를 출력한다. 또한 제1 및 제2CPC 출력부(20-30) CPC 시그날링 출력에서 비트동기가 일치하지 않을경우 비교기(40)는 CPC 시그날링이 비정상(Invalid)이라는 제어신호(CPCTL)를 출력한다.

상기 비교기(40)는 제1CPC 출력부(20) 및 제2CPC 출력부(30)의 출력중 코드워드가 한번 완전히 쉬프트 될때마다 타이밍제어부(10)의 제 2 제어신호(CTL2)에 의해 인에이블되며 이 주기는 제 1 제어신호(CTL1)의 1/8주기이다. 검출부(50)는 상기 비교기(40)의 제 2 제어신호(CTL2)에 의한 인에이블 기간중 중간시점에서 발생하는 제 3 제어신호(CTL3)에 의해 동작되어 비교기(40)의 일치 출력신호(CPCTL)를 쉬프트 시키는데 비교기(40)가 소정휫수 즉 5번 이상 일치신호를 발생하면 현재의 CPC 시그날링의 유효검출 신호인 CPC 검출신호(DCT)를 출력한다. 이때 상기 검출부(50)를 5비트 쉬프트레지스터로 구성한 것은 CPC 시그날링을 6번 검출해야만 유효 CPC 시그날링으로 인지하므로 6번이상 검출했을시 출력할수 있도록 하기 위해서이다. 이때 CPC 시그날링에 이상이 생겨 비트동기에 이상현상이 발생할 경우 제1 및 제2CPC 출력부(20-30)의 비트동기가 흐트러지며 이에따라 비교기(40)의 출력은 비교불일치 신호(CPCTL)를 출력하며 비교기(40)에서 이신호를 출력할시 검출부(50)는 클리어되어 현재까지 쉬프트(CPC 시그날링의 수신횟수를 카운팅)되고 있는 데이타를 클리어시키고 처음상태로 되돌아가 다시 다음신호의 입력을 기다린다.

검출부(50)에서는 CPC 시그날링의 소정횟수(6번) 이상을 검출하면 CPC 시그날링 검출신호(DCT)를 출력하며 이 신호에 의해 CPC 래치부(60)는 도시하지 않은 CPC로 리드(RD)신호를 출력함과 동시에 상기 제2CPC 출력부(30)의 출력을 래치한다. 이후 CPU는 폴링(Polling) 방식으로 각각 CPC 검출회로의 리드(RD)신호를 CPC 상태검사부(400)에서 검사하는데 이는 CPU(100)에서 발생하는 어드레스신호에 의해 해당 CPC 검출부의 CPC 검출부의 CPC 검출신호를 받아 CPU(100)로 전송하고 CPC 래치부(60)에서 이를 CPU(100)에서 CPC 시그날링 발생으로 인지하고 래치되어 있는 CPC 시그날링 데이타를 CPC 래치부(60)로부터 리드해간다. 이후 CPU(100)의 제어에 의해 시그날링에 따라 통화로가 형성된다. 그러나 종래는 순환 반복코드를 주고 받으면서 통화를 형성하는 단말기에서 단말기 자체에서 보내지 않은 CPC가 CPU(100)에서 검출되어 정상적인 콜 셋업(Call Set Up)을 못하는 경우라든지, 통화 형성후에서 가입자의 목소리에 의해 CPC가 검출되는 일이 발생되어 바람직한 호 서비스가 되지 못하는 문제점이 있었다. 단말기에서 보낸 코드만을 검출하는 것이 정상이다. 즉, 통화상태에서 제 3 도의 리콜(Recall)과 릴리즈(Release)만이 검출되어야만 된다. 그러나 가입자의 목소리나 잡음에 의해 발생한 코드가 상기 리콜 및 릴리즈외의 다른 CPC 코드로 검출되어 정상적인 호처리의 지장을 초래하는 문제점이 있었다.

따라서 본 발명의 목적은 통화시 가입자의 목소리나 잡음에 의해 발생되어져 CPC가 검출되더라도 리콜 및 릴리즈만 정상적인 시그날링 CPC 코드를 인정하고 다른 코드는 제거하여 호 처리의 오동작을 방지할 수 있는 방법을 제공함에 있다.

제 4 도는 본 발명에 따른 흐름도로서, CPC 검출 신호에 의해 CPC 데이타를 읽어들이는 제 1 과정과, 이전에 입력된 CPC 데이타 같은가를 비교하는 제 2 과정과, 상기 제 2 과정에서 이전의 CPC 데이타의 같지 않을시 메모리상에 설정된 CPC 데이타 체크용 카운터를 클리어하고 상기 CPC 데이타를 지정하는 제 3 과정과, 상기 제 2 과정에서 이전의 CPC 데이타와 같을시 CPC 데이타 체크용 카운트를 증가시켜 원하는 해당횟수에 도달되었냐를 체킹하는 제 4 과정과, 상기 제 4 과정에서 상기 해당 횟수동안 동일 데이타가 들어왔음이 인식될때 통화상태인가를 체킹하는 제 5 과정과, 상기 제 5 과정에서 통화상태일때 리콜 코드인가를 체킹하는 제 6 과정과, 상기 제 6 과정에서 리콜 코드가 아닐때 릴리즈코드인가를 체킹하는 제 7 과정과, 상기 제 7 과정에서 릴리즈코드가 아닐때 불필요한 CPC 데이타로 간주하여 클리어하며 상기 제 5 과정에서 통화중이 아니거나 제 6,7 과정에서 리콜 및 릴리즈일때 유효한 CPC 데이타로 확정하여 호처리의 에러를 방지하는 제 8 과정으로 이루어진다.

따라서 본 발명의 구체적 일실시예를 제 1-4 도를 참조하여 상세히 설명하면, CPU(100)에서 발생되는 어드레스 신호에 의해 CPU 상태검사부(400)에서 제1-nCPC 검출부(DCPC1-DCPCn)의 제 2 도의 CPC 래치부(60)에서 발생된 해당 CPC 발생 검출신호를 CPC 상태검사부(400) 포트(Do)를 통해 CPU(100)에서 (제4a)과정에서 읽는다. 이때 램(300)의 CPC 발생신호 입력에 따른 세팅이 이루어진다. 상기 CPC 발생신호 세팅상태(4b)과정에서 CPU(100)가 체킹한다. 여기서 세팅이 이루어져 있지 않으면 유효한 CPC가 들어오지 않았다는 뜻이 된다.

이어서 CPU(100)은 제1-nCPC 검출부(DCPC1-DCPCn)중 해당 CPC 검출부 즉, 제 2 도의 CPC 래치부(60)에 래치된 제2CPC 출력부(30)의 데이타를 받아들이어 램(300)에 저장한다. 상기 받아들여진 데이타는 제 3 도와 같은 시그날링 데이타가 될것이며, 이 데이타를 이전 입력된 데이타와 해당 값까지 (4d)과정에서 비교한다. 물론 처음일때는 이전 비교할 값이 없지만 처음이 아니라면 후술하는 방법에 의해 데이타가 남아있게 된다. 상기 (4d)과정에서 이전 데이타의 값과 같지 않을때 램(300)의 소정 설정된 CPC 체크용 카운터를 (4e)과정에서 클리어하고 (4f)과정에서 상기 리드한 CPC 데이타를 이후 들어오는 값과 상기 (4d)과정에서 비교하기 위해 램(300)상에 저장한다. 그러나 상기 (4d)과정에서 같을때 램(30)의 설정된 CPC 체크용 카운터를 1증가시킨다. 즉 CPC 데이타의 같은 값이 들어올때마다 CPC 카운트를 계속 증가시켜 (4h)과정에서 CPU(100)가 소정 원하는 횟수(3회 이상)에 도달했는가를 체킹하여 소정 도달했을때, 이 CPC값을 보고(4i)과정에서 단말기간 통화중인가를 체킹한다.

상기 (4i)과정에서 통화중일때 (4j)과정에서 제 3 도에 도시한 것처럼 리콜 코드인가를 체킹한다. 상기 (4j)과정에서 리콜코드가 아니면 (4k)과정에서 릴리즈 코드인가를 체킹한다.

상기 (4k)과정에서 릴리즈 코드가 아니면 (4l)과정에서 불필요한 CPC 데이타로 간주하여 클리어하여 버리고 상기 (4i)과정에서 통화중이 아니고 (4j), (4k)과정에서 리콜 및 릴리즈 코드일때 (4m)과정에서 유효한 CPC 데이타로 최종 확정하여 정상호 처리에 지장을 주지 않게된다. 즉, 통화상태에서 목소리나 잡음에 의해 발생된 코드가 CPC 데이타로 검출되더라도 소정횟수이상 입력되지 않으면 제 1 시그날링 데이타로 인정하지 않기 때문이다.

상술한 바와같이 단말기간의 통화로 형성을 위한 순환반복코드 시그날링 데이타 검출에 있어 통화시나 잡음에 의한 불필요한 CPC 코드를 제거하고 단말기간의 리콜 및 릴리즈 코드만을 유용한 CPC 데이타로 간주하므로 정상적인 호처리의 에러를 제거하는 이점이 있다

Claims (1)

1. 순환 반복코드 검출에 의한 단말기간의 호처리 방법에 있어서, 상기 CPC 검출 신호에 의해 CPC 데이타를 읽어들이는 제 1 과정(4a)과, 이전에 입력된 CPC 데이타 같은가를 비교하는 제 2 과정(4b-4d)과, 상기 제 2 과정(4b-4d)에서 이전의 CPC 데이타의 같지 않을시 메모리상에 설정된 CPC 데이타 체크용 카운터를 클리어하고 상기 CPC 데이타를 저장하는 제 3 과정(4e,4f)과, 상기 제 2 과정(4b-4d)에서 이전의 CPC 데이타와 같을시 CPC 데이타 체크용 카운트를 증가시켜 원하는 해당횟수에 도달되었냐를 체킹하는 제 4 과정(4g-4h)과, 상기 제 4 과정(4g-4h)에서 상기 해당 횟수동동안 동일 데이타가 들어왔음이 인식될때 통화상태인가를 체킹하는 제 5 과정(4i)과, 상기 제 5 과정(4i)에서 통화상태일때 리콜 코드인가를 체킹하는 제 6 과정(4j)과, 상기 제 6 과정(4j)에서 리콜 코드가 아닐때 릴리즈코드인가를 체킹하는 제 7 과정(4k)과, 상기 제 7 과정(4k)에서 릴리즈코드가 아닐때 불필요한 CPC 데이타로 간주하여 클리어하며 상기 제 5 과정(4i)에서 통화중이 아니거나 제 6,7 과정(4j,4k)에서 리콜 및 릴리즈일때 유효한 CPC 데이타로 확정하여 호처리의 에러를 방지하는 제 8 과정(4l,4m)으로 이루어짐을 특징으로 하는 방법.

Images