JPS58177049A - フレ−ム同期パタ−ン検出方式 - Google Patents
フレ−ム同期パタ−ン検出方式Info
- Publication number
- JPS58177049A JPS58177049A JP57058804A JP5880482A JPS58177049A JP S58177049 A JPS58177049 A JP S58177049A JP 57058804 A JP57058804 A JP 57058804A JP 5880482 A JP5880482 A JP 5880482A JP S58177049 A JPS58177049 A JP S58177049A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- threshold value
- synchronizing pattern
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（（イ）発明の技術分野
本発明はディジタル通信系におけるフレーム同期パター
ン検出方式に関する本のである。
ン検出方式に関する本のである。
、（ロ）技術の背景
一般に、ディジタル通信系においてディジタル信号の送
受信ケ行なう為には、フレーム同期が確立された後でな
ければならない。通常は伝送されるディジタル傷号中に
あらかじめ決められたパターンを特電期間ととに挿入し
、受信側ではこのパターンを検出することにより、フレ
ーム同期が確立される。この同期確立までの所謂引込時
間全短縮することが要望されている。
受信ケ行なう為には、フレーム同期が確立された後でな
ければならない。通常は伝送されるディジタル傷号中に
あらかじめ決められたパターンを特電期間ととに挿入し
、受信側ではこのパターンを検出することにより、フレ
ーム同期が確立される。この同期確立までの所謂引込時
間全短縮することが要望されている。
ｅ→ 従来技術と問題点
従来のフレーム同期パターン検出方式において、例えば
各フレームの先頭に挿入されるフレーム同期パターンｔ
ｌ−８ビットのｌ’−１１０１００１０Ｊとした場合、
フレーム同期パターン一致・不一致噴出回路では、一致
・不一致判定のしきい値ｔ−８ビダト中の６ピツトが一
致したら、フレーム同期パターン全噴出し九とするよう
に、予め固定していた。実際には、例えば無線同省等の
伝送路に於ける（符号）誤０率が鍛悪の状態を仮定して
、この状嘘で最適になるようにしきい値が設定されてい
る。
各フレームの先頭に挿入されるフレーム同期パターンｔ
ｌ−８ビットのｌ’−１１０１００１０Ｊとした場合、
フレーム同期パターン一致・不一致噴出回路では、一致
・不一致判定のしきい値ｔ−８ビダト中の６ピツトが一
致したら、フレーム同期パターン全噴出し九とするよう
に、予め固定していた。実際には、例えば無線同省等の
伝送路に於ける（符号）誤０率が鍛悪の状態を仮定して
、この状嘘で最適になるようにしきい値が設定されてい
る。
第１図はフレーム同期パターンの検出ミス特性と擬似噴
出特性の関係を示すもので、縦軸Ｋｉｉ率。
出特性の関係を示すもので、縦軸Ｋｉｉ率。
横軸に判埴のしきい値をとっている。この場合、擬似噴
出（本来フレーム同期パターンでないのに一致？検出し
次）の特性は、伝送４ｉｉ路の誤り卓とはほぼＳ関係に
一足であるが、検出ミス（本来フレーム同期パターンな
のに構成を検出しなかった）の特性は誤り率が大になる
に従って、図中のａ。
出（本来フレーム同期パターンでないのに一致？検出し
次）の特性は、伝送４ｉｉ路の誤り卓とはほぼＳ関係に
一足であるが、検出ミス（本来フレーム同期パターンな
のに構成を検出しなかった）の特性は誤り率が大になる
に従って、図中のａ。
ｂ、ｃ、 ｄのようになる。一般に、フレーム同門パ
ターン一致・不一致検出回路における判ずしきい値のｊ
ｉｔ］１ｍ＠は、図中の検出ミス特性と擬似検出特性の
相手の交点のしきい値とされる。例えば、伝送路の誤り
率がある状態のときの検出ミス特性がＣで与えられる場
合、このときの蛾適な判定しきい＋ｉば、相方の交点Ｐ
のしきい値ｇで与えられる。このようにし几場合、最適
な判定しきい［は伝送路の誤り率によってそれぞれｅ＊
ｆｒ ｇｅ ｈと変化する。
ターン一致・不一致検出回路における判ずしきい値のｊ
ｉｔ］１ｍ＠は、図中の検出ミス特性と擬似検出特性の
相手の交点のしきい値とされる。例えば、伝送路の誤り
率がある状態のときの検出ミス特性がＣで与えられる場
合、このときの蛾適な判定しきい＋ｉば、相方の交点Ｐ
のしきい値ｇで与えられる。このようにし几場合、最適
な判定しきい［は伝送路の誤り率によってそれぞれｅ＊
ｆｒ ｇｅ ｈと変化する。
しかるに、従来のフレーム四期パターン一致・不一致噴
出回路のしきい値は前述のように固足されてい友ので、
伝送路の一９率の変ｍＶｃ対していつも最適ではないと
いう欠点があった。
出回路のしきい値は前述のように固足されてい友ので、
伝送路の一９率の変ｍＶｃ対していつも最適ではないと
いう欠点があった。
に）発明の目的
本発明は一ヒ記欠点に鑑み、フレーム同期バタて
イ、常に最適値にすることを目的とするものである。
路でカウントし、そのカウント１直に従い、フレーム同
期パターン一致・不一致検出回路の判定しきい１金最適
値になるように＃ｌＪ御することによって達成される。
期パターン一致・不一致検出回路の判定しきい１金最適
値になるように＃ｌＪ御することによって達成される。
（ハ）発明の実施例
以下、図面？参照して本発明の１１！施例を説明する、
第２図は本発明に係る同期パターン検出回路の゛＆部金
示すプロヅク図で１図中１０は復調回路、９はサンプラ
回路、ｌ［シフト・レジスタ、２は排他論理和（楊ｘ−
ＯＲ）回路、３げフレーム同期パターン＠生回路、４は
加算回路、５はデコーダ回路、６はデータセレクタ、７
Ｆｉ擬似誤ｔ） ＩＩＩ足回路、８はカウンタ回路であ
る。
示すプロヅク図で１図中１０は復調回路、９はサンプラ
回路、ｌ［シフト・レジスタ、２は排他論理和（楊ｘ−
ＯＲ）回路、３げフレーム同期パターン＠生回路、４は
加算回路、５はデコーダ回路、６はデータセレクタ、７
Ｆｉ擬似誤ｔ） ＩＩＩ足回路、８はカウンタ回路であ
る。
第２図に於いて、復調回路ｌＯで復調された入力信号は
、サンプラ回路９を介し、シフト・レジスタ１に入力さ
れ、Ｅに−ＯＲ回路２で該シフト・レジスタ１の出力と
所定フレーム同期パターンを発生するフレーム開部パタ
ーン発生回路３の出力と金比較する。
、サンプラ回路９を介し、シフト・レジスタ１に入力さ
れ、Ｅに−ＯＲ回路２で該シフト・レジスタ１の出力と
所定フレーム同期パターンを発生するフレーム開部パタ
ーン発生回路３の出力と金比較する。
ここで、両出力のうちの一致し念ビット数は、加算回路
番で加算され、その出力はデコーダ回路５を介してデー
タセレクタ６に人力される。
番で加算され、その出力はデコーダ回路５を介してデー
タセレクタ６に人力される。
ま几、本発明に於いては、図中擬似誤り測定回路７およ
びカウンタ回ｗ！ｔ８で構成される伝送路の誤り率検出
部１１に於いて、伝送路の誤り率に応じ几出力信号？出
力し、これを＠紀データセレクタ６の制御のために使用
する。
びカウンタ回ｗ！ｔ８で構成される伝送路の誤り率検出
部１１に於いて、伝送路の誤り率に応じ几出力信号？出
力し、これを＠紀データセレクタ６の制御のために使用
する。
即ち、復調回路１０の出力は擬似誤り測定回路７に人力
され、カウンタ回路８で測足値金カウントし、そのカウ
ント１直に従い、データセレクタ６のセレクタ入力端に
、同期パターン一致・不一致判だのしきい［ｔ−制（財
）する信号として加えられる。
され、カウンタ回路８で測足値金カウントし、そのカウ
ント１直に従い、データセレクタ６のセレクタ入力端に
、同期パターン一致・不一致判だのしきい［ｔ−制（財
）する信号として加えられる。
データセレクタ６では、デコーダ回ｌＮ１３’に介し人
力されたフレーム同期パターンの一致ビット数が、＠ｎ
記カウンタ回路８からの制御信号により設定された判定
しきい値よりも小さな値である場合には、同期パターン
不一致信号１２金出力する。
力されたフレーム同期パターンの一致ビット数が、＠ｎ
記カウンタ回路８からの制御信号により設定された判定
しきい値よりも小さな値である場合には、同期パターン
不一致信号１２金出力する。
第３図は第２図に示し之実施例の更に詳細な回路図であ
り、図中第２図と同一の図面番号で示される部分は、第
２図と同一のものを示す ＃、第３図に於いては、復ｆ
Ｉ４１ｇ回路１０並びにサンプラ回路９ｔ−省略してい
る。
り、図中第２図と同一の図面番号で示される部分は、第
２図と同一のものを示す ＃、第３図に於いては、復ｆ
Ｉ４１ｇ回路１０並びにサンプラ回路９ｔ−省略してい
る。
また、第４図はディジタル伝送路の一例として４相ＰＢ
Ｘ波に於ける各ディジタル信号の座標位を関係（ａ）並
びにこれに対応するアイパターン（ｂ）？示している。
Ｘ波に於ける各ディジタル信号の座標位を関係（ａ）並
びにこれに対応するアイパターン（ｂ）？示している。
第４図（ａ）に於いて、第１象＠１では−の位相、第２
象＠夏ではｍ−の位相ｔ−規足しているが、こに、ｄの
領域では一一全一一πに誤る可能性があ４ ４ る。
象＠夏ではｍ−の位相ｔ−規足しているが、こに、ｄの
領域では一一全一一πに誤る可能性があ４ ４ る。
これらから、第４図（ａ）のｂまたはＣの領域で検出さ
れｔ信号の数？擬似誤りとするのが、本発明における擬
似誤り測定回路の原理である。即ち、例えば第４図（ａ
）での第１Ｎ！隈Ｉ（スレダシ瓢ホールドレベル２ ；
ＴＨＬ２より高いレベルの領域）と該第１象限■から
図中すで示される斜線の領域？差し引いた領域（ＴＩＬ
Ｌより高いレベルの領域）の不一致を検出することで、
擬似誤りの測定かり能となる。
れｔ信号の数？擬似誤りとするのが、本発明における擬
似誤り測定回路の原理である。即ち、例えば第４図（ａ
）での第１Ｎ！隈Ｉ（スレダシ瓢ホールドレベル２ ；
ＴＨＬ２より高いレベルの領域）と該第１象限■から
図中すで示される斜線の領域？差し引いた領域（ＴＩＬ
Ｌより高いレベルの領域）の不一致を検出することで、
擬似誤りの測定かり能となる。
第３図に具体的回路構成として擬似誤り測定回路７を示
す。ここで、擬似誤り測定回Ｗ！！’Ｆｄ苓準電圧とし
てＴＩＬＬを設定しｔ比較器１１、同様にしてＴＨＬ２
．ＴＨＬ３會夫々設定した比較器７３、ｇｘ −ｏ Ｒ
回路フ４、ＯＲ回路〒５により構成され、また上記基準
電圧ＴＨＬＩ〜３は第４図に示すスレヴシュホールドレ
ベルと同一のものを示している。
す。ここで、擬似誤り測定回Ｗ！！’Ｆｄ苓準電圧とし
てＴＩＬＬを設定しｔ比較器１１、同様にしてＴＨＬ２
．ＴＨＬ３會夫々設定した比較器７３、ｇｘ −ｏ Ｒ
回路フ４、ＯＲ回路〒５により構成され、また上記基準
電圧ＴＨＬＩ〜３は第４図に示すスレヴシュホールドレ
ベルと同一のものを示している。
伝送路に於＾て誤り率が小さい場合、例えば第４図に示
す−の信号を考えると、斜線で示すｂの領域へくる信号
は少ない。また伝送路の誤り率が大きい場合には上記す
の領域へ米るイぎ号が増加する。
す−の信号を考えると、斜線で示すｂの領域へくる信号
は少ない。また伝送路の誤り率が大きい場合には上記す
の領域へ米るイぎ号が増加する。
この擬似誤り測定回路１からの出力を、カウンタ回路８
を構成するカウンタ８１で、タイマー！３２にｆ＆足さ
れた所定時間カウントし、該カウンタ８１の出力によっ
て、データセレクタ６の判ずしきい値を制御する。
を構成するカウンタ８１で、タイマー！３２にｆ＆足さ
れた所定時間カウントし、該カウンタ８１の出力によっ
て、データセレクタ６の判ずしきい値を制御する。
（）） ！明の効果
以上説明したように、本発明によれば、フレーム同期パ
ターンの一致・不一致を判定するしきい値ｔ、伝送路の
誤り率を検出することＫより可変にして、伝送路の＠９
率が気象条件等の外部要因により変動した場合であって
も、判足しきい値を常時最適な値に設定し、フレーム同
期確立までか゛ の引込時間僚大幅に短縮される効果がある。
ターンの一致・不一致を判定するしきい値ｔ、伝送路の
誤り率を検出することＫより可変にして、伝送路の＠９
率が気象条件等の外部要因により変動した場合であって
も、判足しきい値を常時最適な値に設定し、フレーム同
期確立までか゛ の引込時間僚大幅に短縮される効果がある。
第１図は伝送路に於ける検出ミス及び擬似検出の特性を
示す図、第２幽、第３図は本発明に於ける一実施偶の概
要を示すブロック図、第４図は４相ＰＢＫ信号における
擬似誤り測定の原理を示す図である０図中１はシフト・
レジスタ、２は排他論理和回路、３はフレーム同期パタ
ーン発生回路、４は加算回路、５はデコーダ回路、６は
データセレクタ、７は擬似誤り測定回路、８はカウンタ
回路、９はサンプラ回路、１０は復調回路である。 消 １ 図
示す図、第２幽、第３図は本発明に於ける一実施偶の概
要を示すブロック図、第４図は４相ＰＢＫ信号における
擬似誤り測定の原理を示す図である０図中１はシフト・
レジスタ、２は排他論理和回路、３はフレーム同期パタ
ーン発生回路、４は加算回路、５はデコーダ回路、６は
データセレクタ、７は擬似誤り測定回路、８はカウンタ
回路、９はサンプラ回路、１０は復調回路である。 消 １ 図
Claims (1)
- あらかじめ定められた周期ごとに押入さルたフレーム同
期パターンを含む人力ディジタル信号から、前記フレー
ム同期パターン全検出するに際シて、フレーム同期パタ
ーンの一致・不一致を判定するしきい値を伝送路の誤り
率によってｏＴ変にしたこと’ｔ％徴とするフレーム同
期パターン検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058804A JPS58177049A (ja) | 1982-04-08 | 1982-04-08 | フレ−ム同期パタ−ン検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058804A JPS58177049A (ja) | 1982-04-08 | 1982-04-08 | フレ−ム同期パタ−ン検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58177049A true JPS58177049A (ja) | 1983-10-17 |
Family
ID=13094779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57058804A Pending JPS58177049A (ja) | 1982-04-08 | 1982-04-08 | フレ−ム同期パタ−ン検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58177049A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60264136A (ja) * | 1984-06-12 | 1985-12-27 | Sharp Corp | デジタル信号再生方式 |
| JPS61270999A (ja) * | 1985-05-27 | 1986-12-01 | Nec Corp | フレ−ム同期回路 |
| JPS62281534A (ja) * | 1986-05-30 | 1987-12-07 | Kenwood Corp | フレ−ム同期パタ−ン相関検出回路 |
| JPS6348929A (ja) * | 1986-08-19 | 1988-03-01 | Matsushita Electric Ind Co Ltd | 同期パタ−ン検出装置 |
| JPS6397936U (ja) * | 1986-12-12 | 1988-06-24 | ||
| JPH0787074A (ja) * | 1993-09-09 | 1995-03-31 | Nec Corp | フレーム同期方式 |
-
1982
- 1982-04-08 JP JP57058804A patent/JPS58177049A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60264136A (ja) * | 1984-06-12 | 1985-12-27 | Sharp Corp | デジタル信号再生方式 |
| JPS61270999A (ja) * | 1985-05-27 | 1986-12-01 | Nec Corp | フレ−ム同期回路 |
| JPS62281534A (ja) * | 1986-05-30 | 1987-12-07 | Kenwood Corp | フレ−ム同期パタ−ン相関検出回路 |
| JPS6348929A (ja) * | 1986-08-19 | 1988-03-01 | Matsushita Electric Ind Co Ltd | 同期パタ−ン検出装置 |
| JPS6397936U (ja) * | 1986-12-12 | 1988-06-24 | ||
| JPH0787074A (ja) * | 1993-09-09 | 1995-03-31 | Nec Corp | フレーム同期方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276691A (en) | Method for the control of receiver synchronization in a mobile phone | |
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| JPS58177049A (ja) | フレ−ム同期パタ−ン検出方式 | |
| US4445224A (en) | Pull-in circuit for a digital phase locked loop | |
| JPH01268290A (ja) | カラーテレビジョン標準規格識別回路 | |
| JP2848800B2 (ja) | シリアルデジタル信号の標本化方法 | |
| US6088410A (en) | False-synchronization detection device for bit-synchronous circuit of . .pi/4-shift DQPSK demodulator | |
| EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| KR100194805B1 (ko) | 주파수 편차를 이용한 디지틀 위상차 검출기 | |
| JPH01314483A (ja) | テレビジョン信号受信装置 | |
| KR940008743B1 (ko) | 비터비 오류정정장치의 기저값 결정회로 | |
| SU1628217A2 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
| JPS6335039A (ja) | Ｐｌｌ同期検出回路 | |
| SU1231624A1 (ru) | Устройство дл демодул ции сигналов с манипул цией минимальным сдвигом | |
| JPS6160039A (ja) | ｍＢ１Ｐ符号信号のパリテイビツト同期方式 | |
| JPS61274454A (ja) | 直流ドリフト補償回路 | |
| JPS586634A (ja) | 超フレ−ム同期方式 | |
| JPH0311140B2 (ja) | ||
| JPS61158231A (ja) | フレ−ム同期方法 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JPH0388535A (ja) | 受信データ処理装置 | |
| JPH05234267A (ja) | 読出し補償回路 | |
| JPS58204652A (ja) | クロック再生回路用位相差検出回路 | |
| JPH07154384A (ja) | 同期検出回路 |