JPS6348929A - 同期パタ−ン検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ通イｄ等に使用する同期パターン検出
装置に関する。

（従来の技術） 第３図は、従来の同期パターン検出装置の構成を示して
いる。第３図において、１は信号入力端子であり、シフ
トレジスタ２に接続される。このシフトレジスタ２は、
（＋）パターン検出回路３と（−）パターン検出回路４
に接続されろ。また、この（＋）パターン検出回路３と
（−）パターン検出回路４は、差動回路５に接続され、
この差１す＋回路５は、比較回路６に接続される。また
、この比較回路６は、同期パターン出力端子８と閾値レ
ベル設定端子７に接続される。

次に、上記従来例の動作について説明する。第３図の信
号入力端子１に第４図（１）の同期パターンを含むデー
タ信号が印加され、シフトレジスタ２に導かれる。この
内、同期パターンの（＋）のもののみが（＋）パターン
検出回路３に導かれ、（＋）パターンの一致した値に比
例した信号が差動回路５に送られる。この信号を第４回
（２）に示す。また、同期パターン（−）のものも上記
と同様の処理により差動回路５に送出される。この波形
を第４図（３）に示す。差動回路５では、上記各信号の
差を取り、比較回路６に送る。この波形を第４図（４）
に示す。比較回路６では、上記差動回路出力と閾値レベ
ル設定信号が比較され、この結果が同期パターン出力端
子８に出力される。この信号を第４図（５）に示す。

このように、」二記従来の同期パターン検出装置でも、
データ信号内に埋め込まれた同期パターンを検出するこ
とができる。

（発明が解決しようとする問題点） しかしながら、上記従来の同期パターン検出装置では、
回線に誤りが生じ同期パターンのビット誤りが生じたり
、逆に、データ中に同期パターンが非常に近いパターン
が生じたりした場合、同期パターン出力端子に誤った４
３号を出力するという問題があった。すなわち、同期信
号が存在すべき時間に同期信号がなく、或いは同期信号
があってはならない時間に同期信号が存在しているとい
う場合に問題があった。

本発明は、このような従来の問題を解決するものであり
、上記いずれの場合においても、より確実に同期パター
ンを検出できる優れた同期パターン検出装置を提供する
ことを目的とするものである。

（問題点を解決するための手段） 本発明は、上記目的を達成するために、ウィンド回路と
欠落検出回路と誤り検出回路と加算回路を設け１人力デ
ータ信号のイ、１号品質に応じて閾値レベルを制御する
ようにしたものである。そのために１本発明の同期パタ
ーン検出装置は、入力信号を順次シフトするシフトレジ
スタと、このシフトレジスタによって入力信号の（＋）
および（−）パターンを検出するパターン検出回路と、
このパターン検出回路の（＋）および（−）パターンの
差をとる差動回路と、この差動回路の信号と閾値とを比
較する比較回路と、この比較回路からの出力信号によっ
て一定間隔の信号を出力するウィンド回路と、前記比較
回路の出力信号と前記ウィンド回路の出力借りを比コ咬
して信号が存在すべき所に信号がないことを検出した信
号の頻度に比例した直流信号を送出する欠落検出回路と
、前記比較回路の出力信号と前記ウィンド回路の出力信
号を比較して信号があってはならない所に信号が存在し
ていることを検出した信号の頻度に比例した直流信号を
送出する誤り検出回路と、前記欠落検出回路と前記誤り
検出回路から出た信号をそれぞれ加減算する加算回路と
を設け、比較回路の閾値レベルを制御してより確実に同
期パターンを検出するようにしたものである。

（作　用） したがって、本発明によれば、同期パターンの検出が欠
落する場合と同Ｉｌｌパターンがあるべきでない時に誤
って同期パターンとして検出する場合のそれぞれに応じ
て比較回路の閾値レベルを変えるので、いずれの場合に
おいても、より確実に同期パターンを検出できる。

また１本発明は、上記閾値レベルを欠落成いは誤りの頻
度に比例した直流信号によって制御することによって最
適なものにできる。

（実施例） 第１図は、本発明の一実施例の構成を示すものである。

第１図において、９は信号入力端子であり、シフトレジ
スタ１０に接続される。シフｌ−レジスタ１０は、（＋
）パターン検出回路１１と（−）パターン検出回路１２
に接続され、これらの出力は、また、差動回路１３の入
力に接続される。この差動回路１３の出力は、比較回路
１４の一方の入力に接続される。

この比較回路１４の他方の入力には、加算回路１８の出
力が接続される。また、比較回路の出力は、同期パター
ン出力端子２０とウィンド回路１５の人力に接続され、
このウィンド回路１５の出力は、欠落検出回路１６の入
力と誤り検出回路１７の人力に接続される。

また、比較回路１４の出力は、欠落検出回路１６０入力
と誤り検出回路１７の入力にも接続される。更に、この
欠落検出回路１６の出力と誤り検出回路１７の出力、お
よび閾値レベル設定端子１９は、加算回路１８の入力に
接続される。

次に、上記実施例の動作について説明する。上記実施例
において、差動回路１３の出力までは、従来例と同じな
ので説明を省略する。今、経験によって仮りに設定した
ある閾値と差動回路１３の出力とを比較回路１４で比較
した結果が第２図（１）に示されている。この信号から
同図（２）に示すようなイ、１号・をウィンド回路１５
で作り出す。このウィンド回路１５で作られた信号（２
）と差動回路の出力信号（１）から、欠落検出回路１６
にて同図（３）に示す欠落信号を検出し、この検出され
た信号の頻度に対応した直流信号を加算回路１８に送る
。また、同様に上記信号（１）と（２）から誤り検出回
路１７により、第２図（４）に示す誤り同期パターン（
データを同期パターンとπ（る）を検出し、この検出さ
れた信号の頻度に比例した直流信号を加算回路１８に送
出する。

そして、加算回路１８にて一定の閾値レベル設定端子１
９に誤り検出回路１７の出力を加え、それから欠落検出
回路１６の出力信号を差し引いた後の信号を比較回路１
４の実際の閾値レベル（第２図（５））とする。

このように、比較回路１４に入力する閾値レベルが高す
ぎたために同期信号が欠落した場合には閾値レベルを下
げ、逆に閾値レベルが低すぎたためにデータを誤って同
期信号として検出した場合には閾値レベルを上げるよう
に動作するので、同期信号の欠落や誤り検出を生じない
ような最適な閾値レベルに常に制御される。

（発明の効果） 本発明は、上記実施例から明らかなよ−うに、同期パタ
ーンが欠落した時には、比較回路の閾値を下げ、逆に、
データを誤って同期パターンとして検出した時には、閾
値を上げ、確実に同期パターンを検出できるという利点
を有する。

即ち、本発明は、同期パターンの欠落と誤りのそれぞれ
の頻度に比例した直流信号で閾値を制御することができ
るので、常に最適な閾値で同期パターンを検出できると
いう効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例、第３図は従来の同期パター
ン検出装置における同期パターン検出装置のそれぞれ概
略ブロック図である。第２図、第４図はそれらの動作を
説明するための各部の波形を示す図である。 １・・・信号入力端子、　　２・・・シフトレジスタ、
３・・・（＋）パターン検出回路、　４・・・（−）パ
ターン検出し１路、　５・・・差動回路、　６・・・比
較回路、　７・・・閾値レベル設定端子、８・・同期パ
ターン出力端子、　９・・・信号入力端子、　ｌＯ・・
・シフ１−レジスタ、　１１・（＋）パターン検出回路
、　１２・・・（−）パターン検出回路、１３・・・差
動回路、　１４・・・比較回路、　１５・・・ウィンド
回路、　１６・・欠落検出回路、１７・・・誤り検出回
路、　１８・・・加算回路、　１９・・閾値レベル設定
端子、　２０・・・同期パターン出力端子。 。−１ 第２区 閘門　　　閘門 ζ　　　　１ ．５．　　　’　　　−７−７−−−一第３図 第４図 （５）。

Claims (1)

【特許請求の範囲】
1. 入力信号を順次シフトするシフトレジスタと、このシフ
   トレジスタによって入力信号の（＋）および（−）パタ
   ーンを検出するパターン検出回路と、このパターン検出
   回路の（＋）および（−）パターンの差をとる差動回路
   と、この差動回路の信号と閾値とを比較する比較回路と
   、この比較回路からの出力信号によって一定間隔の信号
   を出力するウインド回路と、前記比較回路の出力信号と
   前記ウインド回路の出力信号を比較して信号が存在すべ
   き所に信号がないことを検出した信号の頻度に比例した
   直流信号を送出する欠落検出回路と、前記比較回路の出
   力信号と前記ウインド回路の出力信号を比較して信号が
   あってはならない所に信号が存在していることを検出し
   た信号の頻度に比例した直流信号を送出する誤り検出回
   路と、前記欠落検出回路と前記誤り検出回路から出た信
   号をそれぞれ加減算する加算回路とを設け、比較回路の
   閾値レベルを制御してより確実に同期パターンを検出す
   るようにした同期パターン検出装置。