JPH02159128A - 等化器制御方式 - Google Patents

等化器制御方式

Info

Publication number
JPH02159128A
JPH02159128A JP31360388A JP31360388A JPH02159128A JP H02159128 A JPH02159128 A JP H02159128A JP 31360388 A JP31360388 A JP 31360388A JP 31360388 A JP31360388 A JP 31360388A JP H02159128 A JPH02159128 A JP H02159128A
Authority
JP
Japan
Prior art keywords
signal
gain
equalizer
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31360388A
Other languages
English (en)
Inventor
Akihiko Takada
昭彦 高田
Yukio Inagaki
稲垣 行雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31360388A priority Critical patent/JPH02159128A/ja
Publication of JPH02159128A publication Critical patent/JPH02159128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [111要〕 宅内装置と局内装置とが2線加入者線(カッド方式)で
データの伝送を行う際における等化器制御方式に関し、 他の線への漏話の影響を排除することを目的とし、 受信信号を受けてその出力レベルを一定に保持する可変
利得等化器と、該可変利得等化器の出力を検出して等化
基準レベルで信号を判定するコンパレータと、該コンパ
レータの出力を受けて前記可変利得等化器の利得を制御
する利得制御回路と、前記コンパレータの出力を受けて
、可変利得等化器により受信された信号の受信信号と漏
話信号との識別を可能とするバースト識別信号を作成す
るバースト識別信号作成回路と、前記可変利得等化器を
最小利得から最大利得まで利得を変化させる利得設定回
路とを具備し、前記コンパレータが受信信号を識別した
ら前記バースト識別信号作成回路からのバースト識別信
号により可変利得等化器の利得及び利得制御回路を制御
し漏話信号での等化動作を停止させるように構成する。
[産業上の利用分野] 本発明は宅内装置と局内装置とが2線加入者線(カッド
方式)でデータの伝送を行う際における等化器制御方式
に関する。
[従来の技術] 第5図は従来システムの構成例を示す図である。
図において、1は宅内装置、2は局内装置で、これら宅
内装置1と局内装置2とが加入者線3で相互接続されて
いる。宅内装置1及び局内装置2ともそれぞれ装置A、
装置Bの2組設けられている。
これら宅内装置1と局内装置2とはカッド方式で接続さ
れている。カッド方式とは、第6図に示すように、2ワ
イヤの線が2組ケーブル内に収容されており、それぞれ
の2ワイヤが独立に宅内装置1と局内装置2とを接続し
てデータ伝送を行うものである。実際には、2つのワイ
ヤは(イ)に示すように独立ではなく干渉の影響を排除
するために、捩じり合わせられている。同図(ロ)は加
入者線3の断面図である。線■と■及び線■と■とがそ
れぞれペアとなっている。
第7図は従来システムのデータ伝送の説明図である。図
において、(イ)は局内装置2の送信/受信切替信号、
(ロ)は宅内装置Aの加入者線入力信号、(ハ)は宅内
装置Bの加入者線入力信号である。この状態は、今宅内
装置Aと局内装置Aとが通信中であり、装置B側がこれ
から通信を開始しようとしているモデルを示している。
受信信号は、図(ニ)に示すように3値レベルで送られ
てくるものとする。宅内装置B側では、(ハ)に示すよ
うに主として2つのワイヤ間に存在する漂遊キャパシタ
C(第6図参照)を介して装置A側からの信号が漏話し
てくる。本例のように、カッド方式で信号線を収容して
いる時に、その漏話信号のレベルは大きい。
第8図は従来システムの具体的構成例を示す図である。
宅内装置1は、送信回路1a、受信回路lb、送受信の
切替スイッチ1c及び送信回路1a、受信回路1bと接
続される処理回路1dより構成されている。一方、局内
装置2側も送信回路2a、受信回路2b、送受信の切替
スイッチ2c及び送信回路2a、受信回路2bと接続さ
れると共に外部より送信/受信の切替信号を受ける処理
回路2dより構成されている。
宅内装置1は切替スイッチ1cにより送信側に切替えて
処理回路1dから発行されるデータを送信回路1aから
局内装置2に向けてデータ送信を行い、切替スイッチ1
cにより受信側に切替えて受信回路1bで局内装置2か
ら送られてくるデータを受信し、処理回路1dに伝える
。ここで、受信回路1bは伝送歪を抑えると共に、線路
損失の等化及び信号レベルの調整を行うもので、等化器
とも呼ばれる。以上、宅内装置1側の動作について説明
したか、これに対し、局内装置2側もその動作は同様で
ある。
第9図は、受信回路(等化器)lbの具体的構成例を示
すブロック図である。図において、11は線路の損失を
等化するために受信信号を所定のレベルまで増幅するた
めの可変利得等化器、12は該可変利得等化器11の出
力を受けてこの出力をある基準レベルと比較してデータ
を再生する第1のコンパレータである。13は同じく可
変利得等化器11の出力を受けて該出力をある基準レベ
ルと比較して制御信号を作る第2のコンパレータ、14
は該第2のコンパレータ13の出力を受けて可変利得等
化器11の等化利得を最大利得よりステップ状に下げる
制御を行うと共に、等化が終了したことを判定する利得
制御回路である。また、利得制御回路14と第2のコン
パレータ13には外部よりリセット信号が入力されてい
る。このように構成された回路の動作を説明すれば、以
下のとおりである。
先ず、宅内装置に起動がかかると、リセット信号fが入
力され、回路を初期状態にする。初期状態では、可変利
得等化器11はその利得が最大となっており、受信信号
aを最大に増幅して出力すとしている。一方、第2のコ
ンパレータ13はある基準レベルを有しており、このレ
ベルで可変利得等化器11の出力すを識別して、その識
別結果を制御信号dとして利得制御回路14に与える。
その結果、利得制御回路14は人力制御信号dに応じた
利得制御信号eを可変利得等化器11に与えて、その出
力レベルbを制御する。
つまり、可変利得等化器11の出力すが第2のコンパレ
ータ13の持っている基準レベルよりも大きい場合には
、利得制御回路14は可変利得等化器11の利得を下げ
る方向に制御を行う。そして、可変利得等化器11の出
力すが第2のコンノくレータ13の持っている基準レベ
ルと等しくなった時点で等化器の動作は終了する。その
時における再生信号は、出力すが第1のコンパレータ1
2で基準レベルと比較され、その比較結果が第1のコン
バレー、1712から再生信号として出力される。
[発明が解決しようとする課題] 前述したように、受信回路は受信信号aに対して振幅の
大きい信号が基準レベルになるように等化が行われる。
しかしながら、受信信号a中に漏話信号が存在すると、
当該受信回路ではどの部分が本来の信号であるのか判断
がつかない。従って、漏話信号を本来の受信信号と判断
して等化器が動作するおそれがある。また、等化器が正
常に動作しても、再生信号Cには漏話信号が送出される
ことがあり、次段の回路動作に問題を起こすことがある
第10図は、第9図に示す回路の動作を示すタイミング
チャートで、等化器が正常に動作した場合と、異常動作
をした場合の信号波形を示している。同図において、(
イ)は等化器が正常に動作した場合を、(ロ)は等化器
が異常時の場合を、(ハ)は再生信号をそれぞれ示して
いる。図において、Llは等化基準レベルをL2は再生
識別レベルを示している。(イ)では漏話信号が再生識
別レベルト2以下であるため、再生信号としては現れて
こない。しかしながら、(ロ)に示すように漏話信号が
再生識別レベルL2よりも大きくなると、(ハ)に示す
ように再生信号中に現れてくる。
この漏話信号による等化器の誤動作を避けるためには、
漏話信号を等化器に入力させないか、或いは漏話信号受
信時に等化器を動作させなければよい。これを実現させ
るためには、漏話信号が存在している受信信号の中から
、漏話信号と本来の受信信号とを識別できる信号を新た
に作成する必要がある。しかしながら、漏話信号と受信
信号との信号波形の違い、入力振幅等の違いがあり、検
出は非常に難しく、上記条件のなかで如何に検出するか
が問題となる。
本発明はこのような課題に鑑みてなされたものであって
、他の線への漏話の影響を排除することができる等化器
制御方式を提供することを目的としている。
[課題を解決するための手段] 第1図は本発明方式の原理ブロック図である。
第9図と同一のものは、同一の符号を付して示す。
図において、11は受信信号を受けてその出力レベルを
一定に保持する可変利得等化器、12は該可変利得等化
器11の出力を基準レベルと比較して再生信号を得る第
1のコンパレータ(コンパレータ1)、13は可変利得
等化器11の出力を検出して等化基準レベルで信号を判
定する第2のコンパレータ(コンパレータ2)、14は
該コンパレータ2の出力を受けて前記可変利得等化器1
1の利得を制御する利得制御回路、21は前記コンパレ
ータ2の出力を受けて、可変利得等化器11により受信
された信号の受信信号と漏話信号との識別を可能とする
バースト識別信号を作成するバ−スト識別信号作成回路
、22は前記可変利得等化器11を最小利得から最大利
得まで利得を変化させる利得設定回路である。利得制御
回路14゜バースト識別信号作成回路21及び利得設定
回路22には動作開始時に回路を初期化するリセット信
号が入っている。
[作用] 第2図のタイミングチャートを参照しつつ説明する。先
ず、宅内装置に起動がかがるとリセット信号により利得
設定回路22.利得制御回路14及びバースト識別信号
作成回路21が初期状態にリセットされる。この結果、
利得制御回路14の出力は第2図(ロ)に示すように固
定状態になり、可変利得等化器11→コンパレータ2−
利得制御回路14−可変利得等化器11のループによる
フィードバックはかからなくなり、回路はオーブンルー
プになる。
この状態で、利得設定回路22は(ニ)に示すように最
少利得G1から順次G2.G3とそのゲインを変えて可
変利得等化器11に与える。該可変利得等化器11には
(イ)に示すような受信信号aが入力されており、利得
設定回路22がら与えられるゲインに従って受信信号a
を増幅する。
この結果、可変利得等化器11出力すは(ハ)に示すよ
うに、そのゲインが上がるにつれて振幅が増大する。
この可変利得等化器11の出力はコンパレータ2に入っ
て識別レベル(基準レベル)Lと比較されている。利得
設定回路22のゲインが最大値G3になった時点で、受
信信号のうちの受信信号成分のみがこの識別レベルLに
達し、コンパレータ2の出力は(ホ)に示すように受信
信号に応じた“1゛レベル信を出力する。なお、漏話信
号も可変利得等化器11により増幅されるが、まだ識別
レベルLに達しないのでコンパレータ2の出力としては
出てこない。
バースト識別信号作成回路21の出力りは、コンパレー
タ2から受信信号が認識されると同時に(へ)に示すよ
うに、それまでの“00レベルから“1”レベルに変化
し、利得設定回路22の動作を停止させる。また、バー
スト識別信号作成回路21は(ト)に示すように受信信
号に同期したゲート信号iと、(チ)に示すようなバー
スト識別処理信号jを作成しており、バースト識別処理
が完了するとj信号はそれまでの0“レベルから“1“
レベルに立ち上がる。このj信号が立ち上がった後、実
際の等化制御が開始される。この時には、利得制御回路
14の利得はそれまでの固定から可変になり、可変利得
等化器11−コンパレータ2−利得制御回路14→可変
利得等化器11のループによるフィードバック制御が行
われる。
このように、本発明によればi信号を用いて漏話信号部
分での等化器の動作を停止させることができ、他の線へ
の漏話の影響を排除することができる。また、j信号を
用いて本来の等化器の制御動作を開始させることができ
る。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第3図は本発明の一実施例を示す構成ブロック図である
。第1図と同一のものは、同一の符号を付して示す。図
において、31は可変利得等化器11へ与える利得制御
信号を利得制御回路14゜利得設定回路22のうちの何
れか一方からセレクトする選択回路、32はコンパレー
タ2の出力dをバースト識別信号作成回路21に与える
のを禁止する第1の禁止回路、33はバースト識別信号
作成回路21の出力であるi信号を可変利得等化器11
及び利得制御回路14に与えるのを禁止する第2の禁止
回路である。
バースト識別信号作成回路21は、バースト受信検出回
路21a、識別信号作成回路21b及び作成終了検出回
路21cより構成されている。バースト受信検出回路2
1aはh信号を、識別信号作成回路21bはi信号を、
作成終了検出回路21cはj信号をそれぞれ作成する。
第1の禁止回路32の出力nは、バースト受信検出回路
21a及び識別信号作成回路21bに入り、バースト受
信検出回路21a出力りは識別信号作成回路21bに入
り、識別信号作成回路21b出力iは作成終了検出回路
21cに入っている。また、j信号は前記選択回路31
.第1及び第2の禁止回路32.33にも入っている。
このように構成された回路の動作を説明すれば、以下の
とおりである。
起動開始時には、j信号により選択回路31は利得設定
回路22をセレクトしている。また、このj信号は第1
及び第2の禁止回路32.33にも入っており、第1の
禁止回路32はコンパレータ2の出力dをバースト識別
信号作成回路21に伝え、第2の禁止回路33はi信号
が出力されるのを禁止している。
利得設定回路22は先ず最少の利得制御信号から順次大
きな利得制御信号を可変利得等化器11に与える。コン
パレータ2は、可変利得等化器11の出力を識別レベル
と常時比較しており、受信信号のレベルがこの識別レベ
ルに達すると、その識別信号dが第1の禁止回路32か
ら信号nとしてバースト受信検出回路21aに伝えられ
る。該バースト受信検出回路21aは識別信号作成回路
21bが動作可能な振幅になったかどぅがを検出する回
路であり、前記コンパレータ2の識別信号を受けるとh
信号を出力し、これにより利得設定回路22の動作を停
止させる。
識別信号作成回路21bは、バースト受信検出回路21
aからのh信号を受けると、コンパレータ2の識別信号
dが“1”レベルになった時のみゲートを開くようなゲ
ート信号iを出力する。作成終了検出回路21cは、識
別信号作成回路21bからのi信号を受けると、バース
ト信号の作成が終了したかどうかを検出して、その結果
をj信号として出力する。このj信号により、選択回路
31を制御し、それまでの利得設定回路22がら利得制
御14側に切替える。この結果、以後可変利得等化器1
1は利得制御回路14がら利得制御を受けることになり
、コンパレータ2−利得制御回路14→選択回路31→
可変利得等化器11のループによるフィードバック制御
が開始される(h、i、j信号については第2図参照)
。同時に、j信号により第2の禁止回路33では信号i
を信号mとして出力して利得制御回路14及び可変利得
等化器11に与える。これにより、漏話信号区間での等
化制御を停止させることができる。
また、j信号は第1の禁止回路32にも与えられており
、以後コンパレータ2の出力dがバースト識別信号作成
回路21に入るのを禁止する。これにより、実際の等化
制御期間中のバースト識別信号作成回路21の動作は停
止する。なお、バースト識別信号作成回路21で作成さ
れた信号り。
1、jは、第1の禁止回路32がd信号の人力を禁止す
ると、入力停止直前の状態を保持するようになっている
。このような条件で、実際の本来の等化器の利得制御動
作が開始されることになる。
実際の等化動作では、利得制御回路14は利得最大から
順次ゲインを下げるように働き、可変利得等化器11の
出力すが等化基準レベルに達した時点で等化制御を終了
する。この間、コンパレータ1からは、可変利得等化器
11出力すを基準レベルで2値化した信号が再生信号C
として出力される。
第4図は上述した実施例の動作を示すタイミングチャー
トである。図において、(イ)は入力信号(受信信号)
aを、(ロ)は可変利得等化器11の出力すを、(ハ)
は第2の禁止回路33の出力mを、(ニ)は再生信号C
をそれぞれ示している。(ロ)にコンパレータ2の識別
レベルと可変利得等化器11の出力が最終的に落ち着く
べき等化レベルをそれぞれ示している。(ハ)に示すm
信号は、識別信号作成回路21bで作成されたケート信
号iであり、この信号により受信信号の領域のみゲート
をかけて漏話信号期間での等化制御を停止させている。
上述の説明では、等化器の利得を最小から最大に変化さ
せたが、逆に最大から最小に変化させるようにしてもよ
い。更に、変化させる利得の変化幅を狭くすることによ
り、より正確にバースト信号の検出を行うことができる
[発明の効果] 以上、詳細に説明したように、本発明によれば、本来の
等化器制御を行う前に、可変利得等化器のゲインを最小
値から順次上げていき、該可変利得等化器出力のうちの
受信信号分が識別レベルを越えた時点で当該可変利得等
化器のゲインを固定することにより、受信信号成分のみ
を再生信号として取り出し、漏話信号成分はバースト識
別信号により抑制することができる。従って、他の線へ
の漏話の影響を排除することができる。
【図面の簡単な説明】
第1図は本発明方式の原理ブロック図、第2図は原理図
の動作を示すタイミングチャート、 第3図は本発明の一実施例を示す構成ブロック図、 第4図は実施例の動作を示すタイミングチャート、 第5図は従来システムの構成例を示す図、第6図はカッ
ド方式の説明図、 第7図は従来システムのデータ伝送の説明図、第8図は
従来システムの具体的構成例を示す図、第9図は受信回
路の具体的構成例を示すブロック図、 第10図は各部の動作を示すタイミングチャートである
。 第1図において、 11は可変利得等化器、 1213はコンパレータ、 14は利得制御回路、 21はバースト識別信号作成回路、 22は利得設定回路である。

Claims (1)

  1. 【特許請求の範囲】 2線加入者線を用いてデータの送受信を行う2線式時分
    割加入者線伝送装置の線路等化器の等化器制御方式にお
    いて、 受信信号を受けてその出力レベルを一定に保持する可変
    利得等化器(11)と、 該可変利得等化器(11)の出力を検出して等化基準レ
    ベルで信号を判定するコンパレータ(13)と、 該コンパレータ(13)の出力を受けて前記可変利得等
    化器(11)の利得を制御する利得制御回路(14)と
    、 前記コンパレータ(13)の出力を受けて、可変利得等
    化器(11)により受信された信号の受信信号と漏話信
    号との識別を可能とするバースト識別信号を作成するバ
    ースト識別信号作成回路(21)と、 前記可変利得等化器(11)を最小利得から最大利得ま
    で利得を変化させる利得設定回路(22)とを具備し、 前記コンパレータ(13)が受信信号を識別したら前記
    バースト識別信号作成回路(21)からのバースト識別
    信号により可変利得等化器(11)の利得及び利得制御
    回路(14)を制御し漏話信号での等化動作を停止させ
    るように構成したことを特徴とする等化器制御方式。
JP31360388A 1988-12-12 1988-12-12 等化器制御方式 Pending JPH02159128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31360388A JPH02159128A (ja) 1988-12-12 1988-12-12 等化器制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31360388A JPH02159128A (ja) 1988-12-12 1988-12-12 等化器制御方式

Publications (1)

Publication Number Publication Date
JPH02159128A true JPH02159128A (ja) 1990-06-19

Family

ID=18043304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31360388A Pending JPH02159128A (ja) 1988-12-12 1988-12-12 等化器制御方式

Country Status (1)

Country Link
JP (1) JPH02159128A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165082A (ja) * 2011-02-03 2012-08-30 Fujitsu Ltd 通信装置および通信装置設定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165082A (ja) * 2011-02-03 2012-08-30 Fujitsu Ltd 通信装置および通信装置設定方法

Similar Documents

Publication Publication Date Title
EP0527279B1 (en) Automatic adjustment of optical power output of a plurality of optical transmitters
US5777544A (en) Apparatus and method for controlling data communications having combination of wide and narrow band frequency protocols
JP2003078575A (ja) 受信波形整形機能を有する光受信装置
KR100374656B1 (ko) 사건구동제어회로를갖는스피커폰
US4500999A (en) Line equalizer
JPH02159128A (ja) 等化器制御方式
JPS60248031A (ja) 自動等化器
JPH02166926A (ja) 等化器制御方式
JP2572271B2 (ja) 同期引込み回路
JP2733320B2 (ja) バースト伝送方式
JP2723776B2 (ja) 自動利得制御回路
JPH02137550A (ja) 受信系最適化方式
JPS6251329A (ja) 符号識別回路
JPS59191942A (ja) タ−ンオンシ−ケンスagc方式の復調装置
JPH0548585A (ja) 信号伝送装置
JPH0265323A (ja) 等化制御方式
JP3040277B2 (ja) デジタルベースバンド伝送装置の信号受信回路
JPH05347523A (ja) 自動利得制御回路
JPH01155723A (ja) 2線式ゲイン回線発振防止制御方式
JP2833882B2 (ja) 送信電力制御方式
JPH07336274A (ja) 自動等化器
JP2508980B2 (ja) 光送信回路
JPS6348929A (ja) 同期パタ−ン検出装置
US6472592B1 (en) Apparatus for and method of adding sound signal in system having limited number of sound generators
KR930010920B1 (ko) 수신 감도 조절방법