JP2572271B2 - 同期引込み回路 - Google Patents
同期引込み回路Info
- Publication number
- JP2572271B2 JP2572271B2 JP63263710A JP26371088A JP2572271B2 JP 2572271 B2 JP2572271 B2 JP 2572271B2 JP 63263710 A JP63263710 A JP 63263710A JP 26371088 A JP26371088 A JP 26371088A JP 2572271 B2 JP2572271 B2 JP 2572271B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- synchronization
- signal
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、起動開始時にトレーニング信号により線路
自動等化を行う時分割伝送装置に用いられ、同期引込み
のための起動時間を短くする同期引込み回路に関する。
自動等化を行う時分割伝送装置に用いられ、同期引込み
のための起動時間を短くする同期引込み回路に関する。
第５図に時分割伝送方式の構成の一例を示す。
すなわち、ディジタル回線終端装置21、22、局内回線
終端盤23、24とがメタリックケーブル25を介して接続さ
れた伝送系であり、ディジタル回線終端装置21と局内回
線終盤23との間、およびディジタル回線終端装置22と局
内回線終端盤24との間で、それぞれ時分割伝送を行って
いる。
終端盤23、24とがメタリックケーブル25を介して接続さ
れた伝送系であり、ディジタル回線終端装置21と局内回
線終盤23との間、およびディジタル回線終端装置22と局
内回線終端盤24との間で、それぞれ時分割伝送を行って
いる。
このディジタル回線終端装置21、22、局内回線終端盤
23、24にそれぞれ設けられている従来の同期引込み回路
のブロック構成図を第６図に示す。
23、24にそれぞれ設けられている従来の同期引込み回路
のブロック構成図を第６図に示す。
この第６図において、符号11は、伝送信号およびトレ
ーニング信号が入力される入力端子であり、入力端子11
に線路の自動等化を行う線路等化回路12が接続される。
この線路等化回路12の出力は、フレーム同期をとるフレ
ーム同期回路14に入力されるとともにアンドゲート15に
入力される。フレーム同期回路14からはフレーム同期確
立信号ｃが同期引込み制御回路13に出力される。線路等
化回路12には、同期引込み制御回路13よりリセット信号
ａが入力され、同期引込み制御回路13に線路等化回路収
束信号ｂを出力する。同期引込み制御回路13は、線路等
化回路12の線路等化回路収束信号ｂとフレーム同期回路
の同期確立信号ｃにより、同期引込み完了信号ｅをアン
ドゲート15に出力する。アンドゲート15は、同期引込み
制御回路13の同期引込み完了信号ｅの出力により、自動
等化された出力を出力端子16に出力する。
ーニング信号が入力される入力端子であり、入力端子11
に線路の自動等化を行う線路等化回路12が接続される。
この線路等化回路12の出力は、フレーム同期をとるフレ
ーム同期回路14に入力されるとともにアンドゲート15に
入力される。フレーム同期回路14からはフレーム同期確
立信号ｃが同期引込み制御回路13に出力される。線路等
化回路12には、同期引込み制御回路13よりリセット信号
ａが入力され、同期引込み制御回路13に線路等化回路収
束信号ｂを出力する。同期引込み制御回路13は、線路等
化回路12の線路等化回路収束信号ｂとフレーム同期回路
の同期確立信号ｃにより、同期引込み完了信号ｅをアン
ドゲート15に出力する。アンドゲート15は、同期引込み
制御回路13の同期引込み完了信号ｅの出力により、自動
等化された出力を出力端子16に出力する。
次にこの回路の動作を第７図のフローチャートを参照
して説明する。
して説明する。
まず、起動開始により同期引込み制御回路13からリセ
ット信号ａを出力して、線路等化回路12をリセットする
とともに、同期引込み制御回路13内のタイマT0をスター
トさせる。このタイマT0の値は線路等化回路12の収束時
間およびフレーム同期回路14の同期確立時間に依存して
決まるもので、あらかじめ設定される。
ット信号ａを出力して、線路等化回路12をリセットする
とともに、同期引込み制御回路13内のタイマT0をスター
トさせる。このタイマT0の値は線路等化回路12の収束時
間およびフレーム同期回路14の同期確立時間に依存して
決まるもので、あらかじめ設定される。
次に線路等化回路12の線路等化回路収束信号ｂにより
線路等化回路12の収束判定を行い、収束していない場合
は、タイマT0が満了するまで、線路等化回路12により入
力端子11からの受信信号に対する線路等化動作および線
路等化回路の収束判定を繰り返す。タイマT0が満了して
も、線路等化回路12が収束しない場合は、タイマT0をク
リアし、初期状態に戻る。一方、線路等化回路12が収束
した場合は、フレーム同期回路14からのフレーム同期確
立信号ｃによりフレーム同期確立の判定を行う。フレー
ム同期が確立していない場合は、タイマT0が満了するま
で、フレーム同期回路14によりフレーム同期動作および
フレーム同期確立の判定を繰り返す。タイマT0が満了し
てもフレーム同期が確立しない場合は、タイマT0をクリ
アし、初期状態に戻る。
線路等化回路12の収束判定を行い、収束していない場合
は、タイマT0が満了するまで、線路等化回路12により入
力端子11からの受信信号に対する線路等化動作および線
路等化回路の収束判定を繰り返す。タイマT0が満了して
も、線路等化回路12が収束しない場合は、タイマT0をク
リアし、初期状態に戻る。一方、線路等化回路12が収束
した場合は、フレーム同期回路14からのフレーム同期確
立信号ｃによりフレーム同期確立の判定を行う。フレー
ム同期が確立していない場合は、タイマT0が満了するま
で、フレーム同期回路14によりフレーム同期動作および
フレーム同期確立の判定を繰り返す。タイマT0が満了し
てもフレーム同期が確立しない場合は、タイマT0をクリ
アし、初期状態に戻る。
フレーム同期が確立した場合は、タイマT0がクリアさ
れ同期引込み完了信号ｅがアンドゲート15に入力され、
再生信号が出力端子16から出力される。
れ同期引込み完了信号ｅがアンドゲート15に入力され、
再生信号が出力端子16から出力される。
しかしながら、この従来の同期引込み回路の構成では
起動時の遠端漏話雑音により起動時間が増大する問題が
あった。
起動時の遠端漏話雑音により起動時間が増大する問題が
あった。
すなわち、第５図に示される時分割ディジタル伝送系
では、バースト位相同期をとることにより、通信中の時
分割伝送回線相互間の近端漏話雑音の影響は除去できる
が、起動時においては、隣接時分割伝送回線のディジタ
ル回線終端装置21、22からの遠端漏話雑音により起動中
の局内回線終端盤23、24の線路等化回路12が誤収束して
起動時間が増大する。
では、バースト位相同期をとることにより、通信中の時
分割伝送回線相互間の近端漏話雑音の影響は除去できる
が、起動時においては、隣接時分割伝送回線のディジタ
ル回線終端装置21、22からの遠端漏話雑音により起動中
の局内回線終端盤23、24の線路等化回路12が誤収束して
起動時間が増大する。
これを第８図に第５図の伝送系で、ディジタル回線終
端装置21が局内回線終端盤23と通信中に、局内回線終端
盤24とデータ回線終端装置22とが起動する場合の同期引
込みの起動時のバースト波形のタイムチャートを示して
説明する。
端装置21が局内回線終端盤23と通信中に、局内回線終端
盤24とデータ回線終端装置22とが起動する場合の同期引
込みの起動時のバースト波形のタイムチャートを示して
説明する。
第８図のＡ、Ｂ、Ｃ、Ｄは、第５図の各点におけるバ
ースト波形に対応しており、図中Ｓは、通信中の一般デ
ータを含む送信バースト、ＲはＳに対する受信バース
ト、STは、起動中のトレーニング信号を含む送信バース
ト、RTはSTに対する受信バースト、Ｒ′は遠端漏話雑音
を示している。
ースト波形に対応しており、図中Ｓは、通信中の一般デ
ータを含む送信バースト、ＲはＳに対する受信バース
ト、STは、起動中のトレーニング信号を含む送信バース
ト、RTはSTに対する受信バースト、Ｒ′は遠端漏話雑音
を示している。
ここで、トレーニング信号は、線路等化回路12の自動
等化動作のために送出されるものであり、通常孤立パタ
ーンが用いられる。線路等化回路12が収束することによ
り線路等化動作が終了すると、起動中のトレーニング信
号を含む送信バーストSTは通信中の一般データを含む送
信バーストＳに切り換えられる。また第８図において、
Tbは、時分割伝送のバースト繰り返し周波数を示す時間
周期である。
等化動作のために送出されるものであり、通常孤立パタ
ーンが用いられる。線路等化回路12が収束することによ
り線路等化動作が終了すると、起動中のトレーニング信
号を含む送信バーストSTは通信中の一般データを含む送
信バーストＳに切り換えられる。また第８図において、
Tbは、時分割伝送のバースト繰り返し周波数を示す時間
周期である。
第５図において、ディジタル回線終端装置22と局内回
線終端盤24との間で通信を開始した場合、まず局内回線
終端盤24からディジタル回線終端装置22へ送信バースト
STが送信され、ディジタル回線終端装置22において線路
等化動作およびフレーム同期動作を行う（下りトレーニ
ング）。ディジタル回線終端装置22において線路等化動
作が収束し、フレーム同期が確立して同期引込みが完了
すると、今度はディジタル回線終端装置22から局内終端
盤24へ送信バーストSTを送信し、局内回線終端盤24にお
いて線路等化動作およびフレーム同期動作を行う（上り
トレーニング）。
線終端盤24との間で通信を開始した場合、まず局内回線
終端盤24からディジタル回線終端装置22へ送信バースト
STが送信され、ディジタル回線終端装置22において線路
等化動作およびフレーム同期動作を行う（下りトレーニ
ング）。ディジタル回線終端装置22において線路等化動
作が収束し、フレーム同期が確立して同期引込みが完了
すると、今度はディジタル回線終端装置22から局内終端
盤24へ送信バーストSTを送信し、局内回線終端盤24にお
いて線路等化動作およびフレーム同期動作を行う（上り
トレーニング）。
このときメタリックケーブル25の遠端漏話特性によ
り、第８図Ｃに示すように、起動開始時点から局内終端
盤24の受信端において、ディジタル回線終端装置21から
の遠端漏話雑音Ｒ′が受信されるため、局内回線終端盤
24の同期引込み回路は、遠端漏話雑音Ｒ′に対して線路
等化動作およびフレーム同期動作を行う。その結果、局
内回線終端盤24はディジタル回線終端装置22からの正規
の受信バーストRTを受信する前に遠端漏話雑音Ｒ′に対
して同期引込みを完了してしまう。その後、ディジタル
回線終端装置22からの正規の受信バーストRTを受信する
が、局内回線終端盤24の同期引込み回路の線路等化回路
12の利得がディジタル回線終端装置21からの遠端漏話雑
音Ｒ′に収束しているため、ディジタル回線終端装置22
からの正規の受信バーストRTに対してフレーム同期がと
れない。したがって、線路等化回路12をリセットして再
度同期引込み動作を最初からやり直さなければならず、
その結果起動時間が増大する欠点が生じてくる。
り、第８図Ｃに示すように、起動開始時点から局内終端
盤24の受信端において、ディジタル回線終端装置21から
の遠端漏話雑音Ｒ′が受信されるため、局内回線終端盤
24の同期引込み回路は、遠端漏話雑音Ｒ′に対して線路
等化動作およびフレーム同期動作を行う。その結果、局
内回線終端盤24はディジタル回線終端装置22からの正規
の受信バーストRTを受信する前に遠端漏話雑音Ｒ′に対
して同期引込みを完了してしまう。その後、ディジタル
回線終端装置22からの正規の受信バーストRTを受信する
が、局内回線終端盤24の同期引込み回路の線路等化回路
12の利得がディジタル回線終端装置21からの遠端漏話雑
音Ｒ′に収束しているため、ディジタル回線終端装置22
からの正規の受信バーストRTに対してフレーム同期がと
れない。したがって、線路等化回路12をリセットして再
度同期引込み動作を最初からやり直さなければならず、
その結果起動時間が増大する欠点が生じてくる。
本発明は、上述の欠点を解決するもので、遠端漏話雑
音が存在する場合でも、正常に等化収束、同期引込みを
可能として、起動時の同期引込み時間を短くできる同期
引込み回路を提供することを目的とする。
音が存在する場合でも、正常に等化収束、同期引込みを
可能として、起動時の同期引込み時間を短くできる同期
引込み回路を提供することを目的とする。
本発明は、起動開始時に対向装置から伝送されるトレ
ーニング信号によって線路の自動等化を行う線路自動等
化回路と、上記トレーニング信号によりフレーム同期を
とるフレーム同期回路と、上記線路等化回路の等化収束
信号および上記フレーム同期回路の同期確立信号により
同期引込み制御を行う同期引込み制御回路とを備えた同
期引込み回路において、起動時に上記対向装置での同期
引込みが完了し当該装置からのトレーニング信号を受信
するまでの一定時間上記線路等化回路の等化動作を禁止
する手段を備えたことを特徴とする。
ーニング信号によって線路の自動等化を行う線路自動等
化回路と、上記トレーニング信号によりフレーム同期を
とるフレーム同期回路と、上記線路等化回路の等化収束
信号および上記フレーム同期回路の同期確立信号により
同期引込み制御を行う同期引込み制御回路とを備えた同
期引込み回路において、起動時に上記対向装置での同期
引込みが完了し当該装置からのトレーニング信号を受信
するまでの一定時間上記線路等化回路の等化動作を禁止
する手段を備えたことを特徴とする。
本発明では、起動時にトレーニング信号による線路等
化動作を一定時間入力マスク回路で受信信号をマスク
し、あるいは線路等化回路をリセットすることにより、
一定時間禁止して、その後に、トレーニング信号による
線路等化動作とフレーム同期確立を行う。
化動作を一定時間入力マスク回路で受信信号をマスク
し、あるいは線路等化回路をリセットすることにより、
一定時間禁止して、その後に、トレーニング信号による
線路等化動作とフレーム同期確立を行う。
このため、起動時のトレーニング信号による線路等化
動作において、遠端漏話雑音によって線路等化が収束し
てしまい、正規の受信信号によってフレーム同期がとれ
なくなることがなく、起動時の同期引込み時間を短縮で
きる。
動作において、遠端漏話雑音によって線路等化が収束し
てしまい、正規の受信信号によってフレーム同期がとれ
なくなることがなく、起動時の同期引込み時間を短縮で
きる。
以下図面に基づいて本発明の実施例を説明する。
第１図は本発明の第一実施例の同期引込み回路の構成
を示すブロック図である。
を示すブロック図である。
この同期引込み回路は、受信信号が入力する入力端子
11に受信信号をマスクする入力マスク回路31が線路等化
回路12の前に設けられ、この線路等化回路12の出力は、
アンドゲート15に入力されるとともに、フレーム同期回
路14およびトレーニング信号検出回路32に入力される。
フレーム同期回路14の同期確立信号ｃおよびトレーニン
グ信号検出回路の検出信号ｄは同期引込み制御回路13に
入力される。同期引込み制御回路13は線路等化回路12に
リセット信号ａを出力するとともに、線路等化回路12の
線路等化回路収束信号ｂが入力される。また、入力マス
ク回路31には、同期引込み制御回路13からのマスク制御
信号ｆが入力される。さらに同期引込み制御回路13から
の同期引込み完了信号ｅはアンドゲート15に出力され、
アンドゲート15の出力は、出力端子16に導かれている。
11に受信信号をマスクする入力マスク回路31が線路等化
回路12の前に設けられ、この線路等化回路12の出力は、
アンドゲート15に入力されるとともに、フレーム同期回
路14およびトレーニング信号検出回路32に入力される。
フレーム同期回路14の同期確立信号ｃおよびトレーニン
グ信号検出回路の検出信号ｄは同期引込み制御回路13に
入力される。同期引込み制御回路13は線路等化回路12に
リセット信号ａを出力するとともに、線路等化回路12の
線路等化回路収束信号ｂが入力される。また、入力マス
ク回路31には、同期引込み制御回路13からのマスク制御
信号ｆが入力される。さらに同期引込み制御回路13から
の同期引込み完了信号ｅはアンドゲート15に出力され、
アンドゲート15の出力は、出力端子16に導かれている。
本実施例の特徴とするところは、線路等化回路12の前
に入力マスク回路31が設けられ、線路等化回路の出力に
対してトレーニング信号検出回路32が設けられているこ
とにある。
に入力マスク回路31が設けられ、線路等化回路の出力に
対してトレーニング信号検出回路32が設けられているこ
とにある。
次に第２図に本実施例の同期引込み動作を示すフロー
チャートを示してその動作を説明する。
チャートを示してその動作を説明する。
まず、起動開始時に、同期引込み制御回路13のタイマ
Tmをスタートさせ、このタイマTmが満了するまで線路等
化回路12の入力を、周期引込み制御回路13からのマスク
制御信号ｆを入力マスク回路31に出力することにより禁
止する。このタイマTmの値は、線路等化回路12の入力の
マスク時間を規定するものであり、第５図におけるディ
ジタル回線終端装置22での同期引込みが完了するまでの
時間、すなわちディジタル回線終端装置22からの正規の
受信バーストRTを受信するまでの時間にあらかじめ設定
される。このように入力マスク回路31により線路等化回
路12の入力をマスクすることによって、線路等化回路12
が、隣接回線のディジタル回線終端装置21からの遠端漏
話雑音Ｒ′に収束することを防止できる。
Tmをスタートさせ、このタイマTmが満了するまで線路等
化回路12の入力を、周期引込み制御回路13からのマスク
制御信号ｆを入力マスク回路31に出力することにより禁
止する。このタイマTmの値は、線路等化回路12の入力の
マスク時間を規定するものであり、第５図におけるディ
ジタル回線終端装置22での同期引込みが完了するまでの
時間、すなわちディジタル回線終端装置22からの正規の
受信バーストRTを受信するまでの時間にあらかじめ設定
される。このように入力マスク回路31により線路等化回
路12の入力をマスクすることによって、線路等化回路12
が、隣接回線のディジタル回線終端装置21からの遠端漏
話雑音Ｒ′に収束することを防止できる。
タイマTmが満了すると、線路等化回路12の入力マスク
を解除し、同期引込み動作に入る。すなわち、トレーニ
ング信号検出信号Tpを“0"とし、第１図の線路等化回路
12をリセットするとともに同期引込み制御回路13のタイ
マT0をスタートさせる。ここで、トレーニング信号検出
信号Tpはトレーニング信号に対する検出状態を示すもの
で、“1"でトレーニング信号を検出している状態を示
し、“0"でトレーニング信号を検出していないことを示
す。
を解除し、同期引込み動作に入る。すなわち、トレーニ
ング信号検出信号Tpを“0"とし、第１図の線路等化回路
12をリセットするとともに同期引込み制御回路13のタイ
マT0をスタートさせる。ここで、トレーニング信号検出
信号Tpはトレーニング信号に対する検出状態を示すもの
で、“1"でトレーニング信号を検出している状態を示
し、“0"でトレーニング信号を検出していないことを示
す。
タイマT0がスタート後、線路等化回路12の収束判定を
行い、収束していない場合は、タイマT0が満了するま
で、線路等化回路12の等化動作および収束判定を繰り返
す。タイマT0が満了しても収束しない場合は、タイマT0
をクリアし、線路等化回路リセットの状態に戻る。この
とき、線路等化動作と同時にトレーニング信号検出回路
32からの検出信号ｄによるトレーニング信号検出判定を
行い、検出した場合はトレーニング信号検出信号Tpを
“1"とし、検出しない場合はトレーニング信号検出動作
を行う。
行い、収束していない場合は、タイマT0が満了するま
で、線路等化回路12の等化動作および収束判定を繰り返
す。タイマT0が満了しても収束しない場合は、タイマT0
をクリアし、線路等化回路リセットの状態に戻る。この
とき、線路等化動作と同時にトレーニング信号検出回路
32からの検出信号ｄによるトレーニング信号検出判定を
行い、検出した場合はトレーニング信号検出信号Tpを
“1"とし、検出しない場合はトレーニング信号検出動作
を行う。
一方、線路等化回路12が収束した場合は、トレーニン
グ信号検出信号Tpの判定を行う。トレーニング信号検出
信号Tpが“1"である場合は、ディジタル回線終端装置22
からのトレーニング信号を含む受信バーストRTを受信し
た場合であるため、フレーム同期回路14からのフレーム
同期確立信号ｃによりフレーム同期確立の判定を行う。
フレーム同期が確立している場合タイマT0をクリアし、
同期引込み動作を完了し、同期引込み完了信号ｅを出力
する。
グ信号検出信号Tpの判定を行う。トレーニング信号検出
信号Tpが“1"である場合は、ディジタル回線終端装置22
からのトレーニング信号を含む受信バーストRTを受信し
た場合であるため、フレーム同期回路14からのフレーム
同期確立信号ｃによりフレーム同期確立の判定を行う。
フレーム同期が確立している場合タイマT0をクリアし、
同期引込み動作を完了し、同期引込み完了信号ｅを出力
する。
フレーム同期が確立していない場合は、タイマT0が満
了するまで、フレーム同期回路14によりフレーム同期動
作およびフレーム同期確立の判定を繰り返す。タイマT0
が満了してもフレーム同期が確立しない場合は、タイマ
T0をクリアし、線路等化回路リセットの状態に戻る。
了するまで、フレーム同期回路14によりフレーム同期動
作およびフレーム同期確立の判定を繰り返す。タイマT0
が満了してもフレーム同期が確立しない場合は、タイマ
T0をクリアし、線路等化回路リセットの状態に戻る。
トレーニング信号検出信号Tpの判定結果が“0"の場合
は、正規の受信バーストを受信していないため、タイマ
T0をクリアし、線路等化回路リセットの状態に戻る。
は、正規の受信バーストを受信していないため、タイマ
T0をクリアし、線路等化回路リセットの状態に戻る。
第８図Ｃに示すように、上りトレーニング中において
は、局内回線終端盤24の受信端では、ディジタル回線終
端装置21からの遠端漏話雑音Ｒ′とディジタル回線終端
装置22からのトレーニング信号を含む受信バーストRTと
の両方が受信されるが、通常受信バーストRTが遠端漏話
雑音Ｒ′と比較して十分大きいため、局内回線終端盤24
の同期引込み回路は受信バーストRTに対して線路等化収
束およびフレーム同期確立が可能である。
は、局内回線終端盤24の受信端では、ディジタル回線終
端装置21からの遠端漏話雑音Ｒ′とディジタル回線終端
装置22からのトレーニング信号を含む受信バーストRTと
の両方が受信されるが、通常受信バーストRTが遠端漏話
雑音Ｒ′と比較して十分大きいため、局内回線終端盤24
の同期引込み回路は受信バーストRTに対して線路等化収
束およびフレーム同期確立が可能である。
第３図および第４図に本発明の第二実施例の構成とそ
の動作フローチャートを示す。
の動作フローチャートを示す。
この第二実施例は、第一実施例の入力マスク回路31を
用いて線路等化回路12の入力をマスクする代わりに、線
路等化回路12を、同期引込み制御回路13のタイマTmの時
間の間、マスク制御信号ｆによりリセットすることによ
り、一定時間線路等化動作を禁止するものである。すな
わち、同期引込み制御回路13と線路等化回路12との間に
オアゲート41を設け、同期引込み制御回路13からのリセ
ット信号ａとマスク制御信号ｆとをこのオアゲート41を
介して線路等化回路12のリセット入力端子に導く構成と
なっている。
用いて線路等化回路12の入力をマスクする代わりに、線
路等化回路12を、同期引込み制御回路13のタイマTmの時
間の間、マスク制御信号ｆによりリセットすることによ
り、一定時間線路等化動作を禁止するものである。すな
わち、同期引込み制御回路13と線路等化回路12との間に
オアゲート41を設け、同期引込み制御回路13からのリセ
ット信号ａとマスク制御信号ｆとをこのオアゲート41を
介して線路等化回路12のリセット入力端子に導く構成と
なっている。
その動作は第一実施例と比較すると、第一実施例では
タイマTmがスタートすると、その時間の間線路等化回路
12をマスク制御信号ｆによりリセットする点のみが異な
り、他の動作は第一実施例と同じである。
タイマTmがスタートすると、その時間の間線路等化回路
12をマスク制御信号ｆによりリセットする点のみが異な
り、他の動作は第一実施例と同じである。
以上説明したように、本発明によれば、時分割伝送系
での線路等化回路が起動時に隣接回線からの遠端漏話雑
音に誤収束して起動時間が増大することを防止する効果
がある。
での線路等化回路が起動時に隣接回線からの遠端漏話雑
音に誤収束して起動時間が増大することを防止する効果
がある。
このため、遠端漏話雑音が存在する場合においても正
常に同期引込みを行うことが可能となり、時分割伝送装
置の適用範囲を拡大することができる。
常に同期引込みを行うことが可能となり、時分割伝送装
置の適用範囲を拡大することができる。
第１図は本発明第一実施例の同期引込み回路の構成を示
すブロック図。 第２図は第一実施例の動作を示すフローチャート。 第３図は本発明第二実施例の同期引込み回路の構成を示
すブロック図。 第４図は第二実施例の動作を示すフローチャート。 第５図は時分割伝送系の構成を示す図。 第６図は従来の同期引込み回路の構成を示すブロック
図。 第７図は従来例の動作を示すフローチャート。 第８図は第５図に示す同期引込みの動作を説明するタイ
ムチャート。 11……入力端子、12……線路等化回路、13……同期引込
み制御回路、14……フレーム同期回路、15……アンドゲ
ート、16……出力端子、21、22……ディジタル回線終端
装置、23、24……局内回線終端盤、25……メタリックケ
ーブル、31……入力マスク回路、32……トレーニング信
号検出回路、41……オアゲート。
すブロック図。 第２図は第一実施例の動作を示すフローチャート。 第３図は本発明第二実施例の同期引込み回路の構成を示
すブロック図。 第４図は第二実施例の動作を示すフローチャート。 第５図は時分割伝送系の構成を示す図。 第６図は従来の同期引込み回路の構成を示すブロック
図。 第７図は従来例の動作を示すフローチャート。 第８図は第５図に示す同期引込みの動作を説明するタイ
ムチャート。 11……入力端子、12……線路等化回路、13……同期引込
み制御回路、14……フレーム同期回路、15……アンドゲ
ート、16……出力端子、21、22……ディジタル回線終端
装置、23、24……局内回線終端盤、25……メタリックケ
ーブル、31……入力マスク回路、32……トレーニング信
号検出回路、41……オアゲート。
Claims (1)
- 【請求項１】起動開始時に対向装置から伝送されるトレ
ーニング信号によって線路の自動等化を行う線路自動等
化回路と、 上記トレーニング信号によりフレーム同期をとるフレー
ム同期回路と、 上記線路等化回路の等化収束信号および上記フレーム同
期回路の同期確立信号により同期引込み制御を行う同期
引込み制御回路と を備えた同期引込み回路において、 起動時に上記対向装置での同期引込みが完了し当該装置
からのトレーニング信号を受信するまでの一定時間上記
線路等化回路の等化動作を禁止する手段を備えた ことを特徴とする同期引込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263710A JP2572271B2 (ja) | 1988-10-18 | 1988-10-18 | 同期引込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263710A JP2572271B2 (ja) | 1988-10-18 | 1988-10-18 | 同期引込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02109436A JPH02109436A (ja) | 1990-04-23 |
| JP2572271B2 true JP2572271B2 (ja) | 1997-01-16 |
Family
ID=17393244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63263710A Expired - Lifetime JP2572271B2 (ja) | 1988-10-18 | 1988-10-18 | 同期引込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572271B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3480313B2 (ja) | 1998-05-26 | 2003-12-15 | 富士通株式会社 | ディジタル加入者線伝送方法及びｘＤＳＬ装置 |
| JP3698145B2 (ja) * | 2003-02-14 | 2005-09-21 | 富士通株式会社 | ディジタル加入者線伝送方法、ｘＤＳＬ装置及びｘＤＳＬシステム |
| JP2008263338A (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Ten Ltd | 信号処理装置、アンテナ装置、及び、復調装置 |
-
1988
- 1988-10-18 JP JP63263710A patent/JP2572271B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02109436A (ja) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567599A (en) | Automatic adaptive equalizer having improved reset function | |
| US4439763A (en) | Collision avoiding system and protocol for a multiple access digital communications system | |
| US5111480A (en) | Method for equalization of the pulse widths of a digital signal | |
| JP2572271B2 (ja) | 同期引込み回路 | |
| CA1243788A (en) | Method of implementing burst acquisition control in tdma system | |
| JPH03163921A (ja) | 伝送装置 | |
| JPH0817356B2 (ja) | 時分割伝送用同期引込み回路 | |
| JPH0740702B2 (ja) | リモ−トテスト回路 | |
| JPH05219040A (ja) | 高速受信信号の位相調整回路 | |
| JP3040277B2 (ja) | デジタルベースバンド伝送装置の信号受信回路 | |
| JP2576655B2 (ja) | 時分割方向制御伝送装置 | |
| JPS6187443A (ja) | 等化器誤受信防止方式 | |
| JPH0265323A (ja) | 等化制御方式 | |
| JP2868216B2 (ja) | 回線終端装置 | |
| JPH02166926A (ja) | 等化器制御方式 | |
| JP2901392B2 (ja) | 送受信システム | |
| JPH0775333B2 (ja) | 線路等化器初期化方式 | |
| KR940002625Y1 (ko) | 모뎀통신시 통신에러율 감소회로 | |
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| JP2654023B2 (ja) | 回線開放方式 | |
| JP3116427B2 (ja) | 変復調装置およびその自動等化方法 | |
| JPH0611121B2 (ja) | バースト検出回路 | |
| JPH0480573B2 (ja) | ||
| JPS5994943A (ja) | クロツク抽出方式 | |
| JPS6055761A (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |