JPH03192854A

JPH03192854A - 比較回路

Info

Publication number: JPH03192854A
Application number: JP33430289A
Authority: JP
Inventors: Shigeo Yoshizawa; 吉沢　重雄
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-12-21
Filing date: 1989-12-21
Publication date: 1991-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ信号の再生に用いられる比較回路に関し
、特にＮＲＺ信号のようなデータ信号に含まれる低周波
成分の影響による比較基準値のずれ（直流オフセット）
を補償した比較回路に関する。

〔従来の技術〕

データ通信における受信系でのデータ信号再生に用いる
比較回路では、データ信号に含まれる低周波成分の影響
による比較基準値のずれ（直流オフセット又はデータ信
号の直流的ゆらぎ）を補償する機能が必要である。

第３図はこの種の比較回路の従来例を示す回路図である
。

通常、復調回路で復調されたデータ信号は直流オフセッ
トが加わったまま、入力端子３０１に加えられる。加え
られた入力信号は分岐されて、方は抵抗３０２（抵抗値
Ｒ１）を介して比較器３０７の第１の入力点３０５に導
ひかれ、他方は、抵抗３０３（抵抗値Ｒ１）とコンデン
サ３０４〈容ｆｉ（ａＧ）により構成される積分回路を
介して比較器３０７の第２の入力点３０６に導かれる。

比較器３０７の入力抵抗Ｒ＋’ｎ４　Ｒ＋　と比較して
十分大きければ（Ｒ＋ｎ　＞　Ｒ＋　）第１の入力点３
０５での信号は、入力端子３０１に加えられたデータ信
号とほぼ同じものとなる。第２の入力点３０６において
は、抵抗３０３の抵抗値Ｒ１と、コンデンサ３０４の容
量値Ｃによって決定される積分回路の時定数τ１　（＝
ＣＲ１）が入力データ信号の周期Ｔに比べて十分艮けれ
ば（τ１〉■）、正しい比較基準値が導ひかれその基準
値に基づいて出力データが抽出される。

この平均値はτ１〉王なる条件のもとで、入力データに
大きなかたより（オール１ｏ■オールＯ）がなければ、
比較器３０７の比較基準値として使用することができる
。

しかし、上述した比較回路においては、τ１を充分長く
しなければならないことから、電源投入時の回路の応答
速度が遅くなるという欠点がある。

この欠点を解決したのが第４図で示される従来例である
。この従来例においても、比較器３５７の第１の入力点
３５５に入力データ信号が導びかれ、比較器３５７の第
２の入力点３５６に入力データ信号の平均値が導かれる
事は、前述した第３図の従来例とかわらないが、電源投
入時の応答速度の遅さを解決するため、電源投入後、予
め定められた時間だけ、制御端子３５８からの制御によ
りバッファアンプ３５９を動作させ、積分回路の時定数
をτ２　　（＝ＣＲ２）に変更する。Ｒ２＞Ｒ１として
おけば、τ１〈τ１となり、電源投入時の応答が速めら
れる。τ２の時定数により、回路を立ち上げた後、τ１
の時定数に切り変えるようにすることで、回路を安定化
させる。

〔発明が解決しようとする課題〕

上述した従来の比較回路は、制御端子からの制御信号に
より、積分回路の時定数をτ２とτ１（τ２くτ１）で
切り換えるようにしているものでも入力データ信号に１
１０のかたよりが有った場合（特ＮＲＺ信号の場合）、
短い時定数τ２では検出される平均値にかたよりが生じ
、正確な比較Ｗ半値が得られにくいという欠点がある。

さらに、制御信号が別途必要であり、又、ＩＣ化する場
合、ＩＣの構成法によっては、制ｔｉａ端子を外部端子
としてとりださなければならず、ＩＣのビン数が増加す
る場合があるという欠点もある。

本発明は上記の欠点に鑑み、所定のパターンの入力デー
タ信号を入力した時のみ比較基準値を更新することによ
り、入力データ信号のパターンのかたよりに影響されず
、ピン数も増えない比較回路を提供することを目的とす
る。

〔課題を解決するための手段〕

本発明の比較回路は、順次入力するデータ信号の中から
予め定められた入力データパターンを検出するパターン
検出回路と、前記入力データパターンの平均電圧値を検
出する平均電圧検出回路と、前記パターン検出回路が予
め定められた入力データパターンを検出すると、前記平
均電圧検出回路により検出された時点の平均電圧に応じ
た電圧値を発生する電圧発生回路と、前記電圧発生回路
の出力電圧を比較基準値として、入力データ信号の論理
レベルを判定する比較器とを有する。

〔作用〕

検出回路が予め定められた入力データパターンを検出し
たとき、その入力データバタ゛−ンの平均電圧を検出し
、検出された平均電圧値に応じた電圧値を基準として、
入力データ信号の論理レベルを比較器が判断する。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の比較回路の第１の実施例を示す回路図
である。

コンデンサ１０５は、一端が入力端子１０１に、他端が
抵抗１０６を介してアースに接続されている。ゲート１
０７は、コンデンサ１０５と抵抗１０６による微分出力
を整形する。一致回路１０８はシフトレジスタ１０８１
　インバータ１０８２．１０８３．１０８ａ、アンドゲ
ート１０８５とからなり、シフトレジスタ１０８１はコ
ンデンサ１０５介しで入力するパルス信号を入力し、順
次シフトする。インバータ１０８２゜１０８３．１０８
ａは、シフトレジスタ１０８１が保持するビットのうち
所定のものの論理レベルを反転する。アンドゲート１０
８５は、シフトレジスタ１０８１の保持するデータの各
ビットのデータ人力するが所定のものはインバータ１０
８２゜１０８３．１０８ａを介して入力し、アンドをと
る。差動増幅器１１２は、アンドゲート１０８５が出力
をハイレベルにすると、］ンデンザ１０５の両端の電圧
に応じた電圧を出力し、コンデンサ１１３をチャージす
る。比較器１０４は、コンデンサ１１３にチャージされ
た、電圧を基準として、入力端子１０１に印加された入
力データ信号の論理レベルを判断し出力端子１１４に出
力する。

本実施例において、］ンデンザ１０５と抵抗１０６とに
よる微分回路すなわち高域通過フィルタの遮断周波数ｆ
Ｃ，入力データ信号の周波数ｆｂに対して、ｆｃ＝１／
３ｆｂとなるようにする。

このようになすることで、この微分回路の応答速度は、
入力データ信号のデータ速度の３倍程度とすることがで
きる。このようにコンデンサ１０５と抵抗１０６で構成
される微分回路は高々、ｆＣヱ１／３ｆｂとしているた
め、符号量干渉等の影響により、全データを通過させる
ことはできないが、１１０パターンのみであれば問題な
く通過する。また、シフトレジスタ１０８１は、６ビツ
トのデータを保持でき、６ビツトの１０１０１０データ
を入力したとき、アンドゲート１０８５から論理レベル
゛１″が出力される。論理レベル“１″が出力され、差
動増幅器１１２が」ンデンサ１１３にチャージする電圧
は、コンデンサ１０５と抵抗１０６とによって作られる
微分回路の遮断周波数ｆｃが信号周波数帯域ｆＤに対し
ｆｃよ１／３ｆｂであることにより、６ビツト分のデー
タの平均電圧即ち直流オフセット量に比例づ”るものに
なっている。したがって比較器１０４の比較用基準電圧
を入力データ信号の平均値にすることができるが、この
平均値は、６ビツトの１７０パターンの平均値であるか
ら、正確な比較用準電圧である。さらに、差動増幅器１
１２のトリガは信号受信中でもＩ１０パターンが受信さ
れれば行われ、コンデンサ１１３のリークによる電位変
動もリフレッシュされる。

また、通常のデータ通（ｙ７の場合、ビット同期をとる
だめに送信データの最初に数ビットの１７０パターンを
付加するから、データ受信の欠陥もないと考えてよい。

なお、この実施例では、６ビツトの１７０パターンで述
べているが、１１０のバランスがとれるパターンであれ
ば何ビットであってもかまわずそのビット数に合わせて
一致回路１０８を構成すればよい。

第２図は本発明の第２の実施例を示す回路図である。

本実施例は、第１図の実施例のコンデンサ１０５、抵抗
１０６による微分回路の代りにバンドパスフィルタ２０
８を、差動増幅器１１２とコンデン＋ｊ１１３どの代り
にコンデンサ２０５．抵抗２０６による積分回路とサン
プルホールド回路２０４とをそれぞれ用いたものである
。

入力端子１０１に印加された入力データ信号は分岐され
、その一方は直接比較器１０４の第１の入力点１０２に
導ひかれ、他方は抵抗２０２とコンデンサ２０３により
構成される積分回路とバンドパスフィルタ２０８に導か
れる。ここで抵抗２０２とコンデンサ２０３により構成
される積分回路は、入力データの６ビツト分程度の平均
値が得られるような時定数としておき、バンドパスフィ
ルタ、２０８は入力データの基本周波数成分が通過する
ようにしである。バンドパスフィルタ２０８、ゲート１
０７および−・致回路１０８により入力データ信号から
６ビツトの１７０パターンを検出したら、サンプルホー
ルド回路２０４にトリガをかけ、抵抗２０２、コンデン
サ２０３により構成された積分回路にて得た６ビツト分
の平均値をナンブルし、その値を比較器１０４の第２の
入力点１０３に出力ホールドする。

本実施例ではゲート１０７の前段をバンドパスフィルタ
２０８としたため、１１０パターンの検出が雑音の影響
少なく正確に検出できるという利点がある。本実施例で
も一致回路１０８の検出は６゜ビットの１７０パターン
としているが、予め定められたどの様なパターンでもよ
い。

〔発明の効果〕

以上説明したように本発明は、パターン検出回路により
予め定められたパターンが検出された時のみ、その入力
データ信号の平均値に応じた電圧値を比較器の比較基準
値とすることにより、外部制御信号を必要とせず、入力
データ信号の直流オフセットを補償でき、しかし回路の
立ち上り時間も、速められることができる効果がある。

【図面の簡単な説明】

第１図は本発明の比較回路の第１の実施例を示す回路図
、第２図は本発明の第２の実施例を示す回路図、第３図
、第４図はそれぞれ従来例を示す回路図である。１０１・・・入力端子、１０２．１０３・・・入力点、１０４・・・比較器、１０５．１１３．２０３・・・コンデンサ、１０６．２
０２・・・抵抗、１０７・・・ゲート、１０８・・・−数回路、１０８１・・・シフトレジスタ、１０８２　、　１０８３　、１０８ａ　・＝インハコ０
８５・・・アンドゲート、１１２・・・差動増幅器、１１４・・・出力端子、２０４・・・サンプルホールド回路、２０８・・・バンドパスフィルタ。

Claims

【特許請求の範囲】１、順次入力するデータ信号の中から予め定められた入
力データパターンを検出するパターン検出回路と、前記入力データパターンの平均電圧値を検出する平均電
圧検出回路と、前記パターン検出回路が予め定められた入力データパタ
ーンを検出すると、前記平均電圧検出回路により検出さ
れた時点の平均電圧に応じた電圧値を発生する電圧発生
回路と、前記電圧発生回路の出力電圧を比較基準値として、入力
データ信号の論理レベルを判定する比較器とを有する比
較回路。