JPH07250090A - ネットワークシステム - Google Patents
ネットワークシステムInfo
- Publication number
- JPH07250090A JPH07250090A JP6036932A JP3693294A JPH07250090A JP H07250090 A JPH07250090 A JP H07250090A JP 6036932 A JP6036932 A JP 6036932A JP 3693294 A JP3693294 A JP 3693294A JP H07250090 A JPH07250090 A JP H07250090A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- line control
- bit
- unit
- network system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】“同期はずれ”の発生でシステムダウンしない
ネットワークシステムを提供する。 【構成】このネットワークシステムの各ノード2、3の
送信部4はフレーム生成部41と、生成した回線制御フ
レームを伝送路1に送出するフレーム送信部42とから
なる。またノード2、3の受信部5は、自身宛てのフレ
ームを受信するフレーム受信部51と、回線制御コード
部22(64ビット)から、連続する 4ビットのビット列
を抽出する抽出部52と、予め回線制御コード部22の
一部と同じビット配列“0110”が記憶された記憶部
53と、抽出部52により抽出されたビット配列を記憶
部53のビット配列と比較し配列が一致した場合、それ
を回線制御フレームと認識する認識部54とからなる。
ネットワークシステムを提供する。 【構成】このネットワークシステムの各ノード2、3の
送信部4はフレーム生成部41と、生成した回線制御フ
レームを伝送路1に送出するフレーム送信部42とから
なる。またノード2、3の受信部5は、自身宛てのフレ
ームを受信するフレーム受信部51と、回線制御コード
部22(64ビット)から、連続する 4ビットのビット列
を抽出する抽出部52と、予め回線制御コード部22の
一部と同じビット配列“0110”が記憶された記憶部
53と、抽出部52により抽出されたビット配列を記憶
部53のビット配列と比較し配列が一致した場合、それ
を回線制御フレームと認識する認識部54とからなる。
Description
【0001】
【産業上の利用分野】本発明は、例えばベースバンド方
式などにより信号を伝送するネットワークシステムに関
する。
式などにより信号を伝送するネットワークシステムに関
する。
【0002】
【従来の技術】従来から、ネットワークシステムは、回
線異常によってシステムダウンするようコントロールさ
れているが、システムダウンした場合に、システムを再
構築するにあたり信号伝送を一時中断せざるを得ないこ
とからシステムダウンは極力抑えることが望ましい。
線異常によってシステムダウンするようコントロールさ
れているが、システムダウンした場合に、システムを再
構築するにあたり信号伝送を一時中断せざるを得ないこ
とからシステムダウンは極力抑えることが望ましい。
【0003】一般にネットワークシステムは、ネットワ
ーク上に複数のノードが接続されて構成されている。こ
のネットワーク上を流されるフレームとしては、回線制
御フレームとデータフレームの2種類がある。回線制御
フレームはプリアンブル部と回線制御コード部とからな
り、それぞれが、例えば64ビットなどで構成されてい
る。この回線制御フレームはネットワークシステムをコ
ントロールするフレームである。この回線制御フレーム
はデータフレームの出力タイミングや、伝送ノードのネ
ットワーク参入タイミングなどをコントロールするため
の重要な役割をもっている。
ーク上に複数のノードが接続されて構成されている。こ
のネットワーク上を流されるフレームとしては、回線制
御フレームとデータフレームの2種類がある。回線制御
フレームはプリアンブル部と回線制御コード部とからな
り、それぞれが、例えば64ビットなどで構成されてい
る。この回線制御フレームはネットワークシステムをコ
ントロールするフレームである。この回線制御フレーム
はデータフレームの出力タイミングや、伝送ノードのネ
ットワーク参入タイミングなどをコントロールするため
の重要な役割をもっている。
【0004】また、一般的な信号伝送方式としては、ベ
ースバンド方式および帯域伝送方式などがある。ネット
ワークシステムにおいては、低速から高速まで幅広い用
途に使用可能なことからベースバンド方式がよく使用さ
れている。このベースバンド方式に用いられる符号化方
式としては、RZ方式、NRZ方式およびマンチェスタ
方式などがある。
ースバンド方式および帯域伝送方式などがある。ネット
ワークシステムにおいては、低速から高速まで幅広い用
途に使用可能なことからベースバンド方式がよく使用さ
れている。このベースバンド方式に用いられる符号化方
式としては、RZ方式、NRZ方式およびマンチェスタ
方式などがある。
【0005】このネットワークシステムでは、ネットワ
ーク上のあるノード(伝送ノード)がフレームを生成
し、例えばマンチェスタ方式などによりネットワーク上
にフレームを送出すると、ネットワークより宛先ノード
がそのフレームを受信する。
ーク上のあるノード(伝送ノード)がフレームを生成
し、例えばマンチェスタ方式などによりネットワーク上
にフレームを送出すると、ネットワークより宛先ノード
がそのフレームを受信する。
【0006】そして、宛先ノードは、まず、受信したフ
レーム中のデータの所定区間(回線制御コード部の部分
(64ビット)から16ビットを取り出して、それが回線制
御コードであるか否かを調べる。この結果、回線制御コ
ードを検出したとき、初めてそのフレームが回線制御フ
レームであることを認識する。
レーム中のデータの所定区間(回線制御コード部の部分
(64ビット)から16ビットを取り出して、それが回線制
御コードであるか否かを調べる。この結果、回線制御コ
ードを検出したとき、初めてそのフレームが回線制御フ
レームであることを認識する。
【0007】ところで、フレームが流されるネットワー
ク、すなわちケーブルなどは、ハードウェアであり、そ
こにはノイズなどが飛び込むことがある。このときフレ
ームが流れていると、“同期はずれ”が起こる。する
と、宛先ノードには、図6に示すように、フレームのデ
ータ(“0”および“1”)がその論理が反転した形で
受信される。
ク、すなわちケーブルなどは、ハードウェアであり、そ
こにはノイズなどが飛び込むことがある。このときフレ
ームが流れていると、“同期はずれ”が起こる。する
と、宛先ノードには、図6に示すように、フレームのデ
ータ(“0”および“1”)がその論理が反転した形で
受信される。
【0008】この場合、データ配列が送信時とまったく
異なってしまうため、受信したフレームが回線制御フレ
ームであったとしても、宛先ノードはそれを回線制御フ
レームとは認識できなくなる。こうなると、個々のノー
ドはネットワークをコントロールできなくなり、以降の
信号伝送が不可能な状態に陥ってしまう。
異なってしまうため、受信したフレームが回線制御フレ
ームであったとしても、宛先ノードはそれを回線制御フ
レームとは認識できなくなる。こうなると、個々のノー
ドはネットワークをコントロールできなくなり、以降の
信号伝送が不可能な状態に陥ってしまう。
【0009】そこで、この場合、個々のノードは、ネッ
トワークシステムを元の状態に戻すために自ら回線異常
と判断してシステムダウンを試みシステムの再構築を図
るといった一連の再構築処理を実行する。
トワークシステムを元の状態に戻すために自ら回線異常
と判断してシステムダウンを試みシステムの再構築を図
るといった一連の再構築処理を実行する。
【0010】しかしながら、ネットワークシステムによ
っては、システムを再構築するために、ネットワーク上
における信号伝送を一時的に停止および中断しなければ
ならずシステム全体への影響は大きなものとなる。
っては、システムを再構築するために、ネットワーク上
における信号伝送を一時的に停止および中断しなければ
ならずシステム全体への影響は大きなものとなる。
【0011】
【発明が解決しようとする課題】このように上述した従
来のネットワークシステムでは、ネットワーク上に回線
制御フレームを流したとき、“同期はずれ”などが起こ
ると、そのデータが宛先ノードに正常に受信されなくな
り回線異常と判定されてシステムダウンするため、シス
テム全体に大きな影響が及ぶという問題があった。
来のネットワークシステムでは、ネットワーク上に回線
制御フレームを流したとき、“同期はずれ”などが起こ
ると、そのデータが宛先ノードに正常に受信されなくな
り回線異常と判定されてシステムダウンするため、シス
テム全体に大きな影響が及ぶという問題があった。
【0012】本発明はこのような課題を解決するために
なされたもので、“同期はずれ”などではシステムダウ
ンすることのないネットワークシステムを提供すること
を目的としている。
なされたもので、“同期はずれ”などではシステムダウ
ンすることのないネットワークシステムを提供すること
を目的としている。
【0013】
【課題を解決するための手段】本発明のネットワークシ
ステムは上記した目的を達成するために、送信部および
受信部を有するノードがネットワーク上に複数接続さ
れ、互いにフレームを送受してデータ伝送を行うネット
ワークシステムにおいて、前記ノードの送信部が、所定
長のビット列からなる回線制御フレームを生成する生成
手段と、この生成手段により生成された前記回線制御フ
レームを前記伝送路に送出する手段とを具備し、前記ノ
ードの受信部が、前記ネットワーク上に流された自身宛
てのフレームを受信する受信手段と、この受信手段によ
り受信された前記フレーム中より、連続する所定数のビ
ット列を抽出する抽出手段と、この抽出手段により抽出
された前記連続する所定数のビット列の配列を、予め自
身が有しているビット配列と比較する比較手段と、この
比較手段により配列の一致が認められた場合、それを前
記回線制御フレームと認識する手段とを具備している。
ステムは上記した目的を達成するために、送信部および
受信部を有するノードがネットワーク上に複数接続さ
れ、互いにフレームを送受してデータ伝送を行うネット
ワークシステムにおいて、前記ノードの送信部が、所定
長のビット列からなる回線制御フレームを生成する生成
手段と、この生成手段により生成された前記回線制御フ
レームを前記伝送路に送出する手段とを具備し、前記ノ
ードの受信部が、前記ネットワーク上に流された自身宛
てのフレームを受信する受信手段と、この受信手段によ
り受信された前記フレーム中より、連続する所定数のビ
ット列を抽出する抽出手段と、この抽出手段により抽出
された前記連続する所定数のビット列の配列を、予め自
身が有しているビット配列と比較する比較手段と、この
比較手段により配列の一致が認められた場合、それを前
記回線制御フレームと認識する手段とを具備している。
【0014】このネットワークシステムの前記生成手段
により生成される回線制御フレームのビット列は、ビッ
ト反転したときに、ある区間内においてビット反転前と
同じ配列をなすよう構成されている。
により生成される回線制御フレームのビット列は、ビッ
ト反転したときに、ある区間内においてビット反転前と
同じ配列をなすよう構成されている。
【0015】
【作用】本発明では、ノードの送信部からネットワーク
上に送出される回線制御フレームのビット列は、ビット
反転したときに、ある区間内においてビット反転前と同
じ配列をなすよう構成されている。
上に送出される回線制御フレームのビット列は、ビット
反転したときに、ある区間内においてビット反転前と同
じ配列をなすよう構成されている。
【0016】したがって、ネットワークに流された回線
制御フレームにノイズが飛び込み“同期はずれ”が発生
しそのデータが論理反転されて宛先のノードに受信され
た場合でも、宛先ノードでは、そのデータ中の所定区間
内のビット配列から、回線制御コードを正常に認識でき
る。
制御フレームにノイズが飛び込み“同期はずれ”が発生
しそのデータが論理反転されて宛先のノードに受信され
た場合でも、宛先ノードでは、そのデータ中の所定区間
内のビット配列から、回線制御コードを正常に認識でき
る。
【0017】すなわち、“同期はずれ”などでは、各ノ
ードが回線異常と判定しなくなりシステムダウンが回避
される。
ードが回線異常と判定しなくなりシステムダウンが回避
される。
【0018】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【0019】図1は本発明に係る一実施例のネットワー
クシステムの構成を示す図、図2は回線制御フレームの
構成を示す図、図3(a)は回線制御フレームのビット
配列を示す図、図3(b)は図3(a)の回線制御フレ
ームが論理反転したビット配列を示す図である。
クシステムの構成を示す図、図2は回線制御フレームの
構成を示す図、図3(a)は回線制御フレームのビット
配列を示す図、図3(b)は図3(a)の回線制御フレ
ームが論理反転したビット配列を示す図である。
【0020】図1において、1は伝送路である。この伝
送路1には、複数のノード2、3が接続されている。各
ノード2、3には、送信部4および受信部5が設けられ
ており各ノード2、3間においてベースバンド伝送によ
るデータ伝送が可能とされている。
送路1には、複数のノード2、3が接続されている。各
ノード2、3には、送信部4および受信部5が設けられ
ており各ノード2、3間においてベースバンド伝送によ
るデータ伝送が可能とされている。
【0021】送信部4はフレーム生成部41と、生成し
た回線制御フレームを伝送路1に送出するフレーム送信
部42とからなる。フレーム生成部41では、図2に示
すように、プリアンブル部21と回線制御コード部22
とからなり、それぞれが、例えば64ビットなどで構成さ
れた回線制御フレームが生成される。この回線制御フレ
ームのビット列は、図3(a)に示すように、例えば
“0110”というビット列を連続させたパターンなど
で配列されている。この回線制御フレームは、ネットワ
ークシステムをコントロールする重要なフレームであ
り、例えば“同期フレーム”、“勧誘フレーム”および
“ダミーフレーム”などである。
た回線制御フレームを伝送路1に送出するフレーム送信
部42とからなる。フレーム生成部41では、図2に示
すように、プリアンブル部21と回線制御コード部22
とからなり、それぞれが、例えば64ビットなどで構成さ
れた回線制御フレームが生成される。この回線制御フレ
ームのビット列は、図3(a)に示すように、例えば
“0110”というビット列を連続させたパターンなど
で配列されている。この回線制御フレームは、ネットワ
ークシステムをコントロールする重要なフレームであ
り、例えば“同期フレーム”、“勧誘フレーム”および
“ダミーフレーム”などである。
【0022】一方、受信部5には、伝送路1に流された
自身宛てのフレームを受信するフレーム受信部51と、
このフレーム受信部51により受信されたフレームの、
回線制御コード部22が存在すると予想される部分(64
ビット)から、連続する所定数、例えば16ビットなどの
ビット列を抽出する抽出部52と、予め回線制御コード
部22の一部と同じビット配列、例えば“0110”な
どが記憶されている記憶部53と、抽出部52により抽
出されたビット配列を、記憶部53に記憶されているビ
ット配列と比較し、配列の一致が認められた場合、それ
を回線制御フレームと認識する認識部54とが設けられ
ている。
自身宛てのフレームを受信するフレーム受信部51と、
このフレーム受信部51により受信されたフレームの、
回線制御コード部22が存在すると予想される部分(64
ビット)から、連続する所定数、例えば16ビットなどの
ビット列を抽出する抽出部52と、予め回線制御コード
部22の一部と同じビット配列、例えば“0110”な
どが記憶されている記憶部53と、抽出部52により抽
出されたビット配列を、記憶部53に記憶されているビ
ット配列と比較し、配列の一致が認められた場合、それ
を回線制御フレームと認識する認識部54とが設けられ
ている。
【0023】次に、図4のフローチャートを参照してこ
のネットワークシステムの動作を説明する。
のネットワークシステムの動作を説明する。
【0024】このネットワークシステムにおいてノード
3よりノード2にデータを伝送する場合、例えばノード
3の送信部4のフレーム生成部41にて回線制御フレー
ムが生成され、フレーム送信部42より回線制御フレー
ムが伝送路1上に送出される。このとき、例えば伝送路
1にノイズなどが飛び込むと(ステップ401 )、その回
線制御フレームには“同期はずれ”が起こる(ステップ
402 )。
3よりノード2にデータを伝送する場合、例えばノード
3の送信部4のフレーム生成部41にて回線制御フレー
ムが生成され、フレーム送信部42より回線制御フレー
ムが伝送路1上に送出される。このとき、例えば伝送路
1にノイズなどが飛び込むと(ステップ401 )、その回
線制御フレームには“同期はずれ”が起こる(ステップ
402 )。
【0025】一方、宛先ノード2の受信部5は、自身宛
てのフレームであれば、データフレームおよび回線制御
フレームなどすべてを受信するので、図3(b)に示す
ように、そのフレームのデータ(“0”および“1”の
ビットデータ)は“同期はずれ”により論理反転した形
でデコードされる(ステップ403 )。なおこのビットデ
ータは期待するデータ配列(図3(a)のパターン)と
は逆のパターンとなっている。
てのフレームであれば、データフレームおよび回線制御
フレームなどすべてを受信するので、図3(b)に示す
ように、そのフレームのデータ(“0”および“1”の
ビットデータ)は“同期はずれ”により論理反転した形
でデコードされる(ステップ403 )。なおこのビットデ
ータは期待するデータ配列(図3(a)のパターン)と
は逆のパターンとなっている。
【0026】このデコードされたビットデータは抽出部
52に取り込まれ(ステップ404 )、この抽出部52に
よりキャリア検出から96ビット以内であるか否かが確認
される(ステップ405 )。そして回線制御コード部22
が設定されている64ビットのある区間の中から連続する
4個のビット列が複数回にわたり抽出される。なお抽出
するビット列の数は 8個でも16個でもよく、 4個に限定
されることはない。
52に取り込まれ(ステップ404 )、この抽出部52に
よりキャリア検出から96ビット以内であるか否かが確認
される(ステップ405 )。そして回線制御コード部22
が設定されている64ビットのある区間の中から連続する
4個のビット列が複数回にわたり抽出される。なお抽出
するビット列の数は 8個でも16個でもよく、 4個に限定
されることはない。
【0027】この場合、例えば1回目には、図3(b)
に示す回線制御コード部22の1番目から4番目回まで
の 4つのビット“1001”が抽出され、2回目以降
は、前回ビット列の抽出を開始した位置よりもビットを
1つずらした位置からビット列、すなわち“0011”
が抽出される。抽出された 4個のビット列は、その都
度、予め記憶部に記憶されているビット列“0110”
とその配列が比較される(ステップ406 )。この実施例
の場合、3回目にビット列“0110”が抽出され、論
理反転したときでもビット反転前と同じ配列のビット列
が得られ記憶部53のビット列“0110”と一致す
る。この複数回の比較結果、配列が一致したビット列を
有するフレームが回線制御フレームと認識され、受信部
5では同期フレームの受信処理が行われる(ステップ40
7 )。
に示す回線制御コード部22の1番目から4番目回まで
の 4つのビット“1001”が抽出され、2回目以降
は、前回ビット列の抽出を開始した位置よりもビットを
1つずらした位置からビット列、すなわち“0011”
が抽出される。抽出された 4個のビット列は、その都
度、予め記憶部に記憶されているビット列“0110”
とその配列が比較される(ステップ406 )。この実施例
の場合、3回目にビット列“0110”が抽出され、論
理反転したときでもビット反転前と同じ配列のビット列
が得られ記憶部53のビット列“0110”と一致す
る。この複数回の比較結果、配列が一致したビット列を
有するフレームが回線制御フレームと認識され、受信部
5では同期フレームの受信処理が行われる(ステップ40
7 )。
【0028】すなわち、論理反転した回線制御フレーム
のデータを受信した場合でも、回線制御コードを正常に
認識するので宛先ノード2は回線異常と判断することな
く次の勧誘フレーム受信処理を実行する(ステップ408
)。なおこの勧誘フレームの受信処理も上記同様にビ
ット配列の一致または不一致をみることにより行われ
る。
のデータを受信した場合でも、回線制御コードを正常に
認識するので宛先ノード2は回線異常と判断することな
く次の勧誘フレーム受信処理を実行する(ステップ408
)。なおこの勧誘フレームの受信処理も上記同様にビ
ット配列の一致または不一致をみることにより行われ
る。
【0029】次に、図5を参照して受信部5を論理回路
で構成した例について説明する。
で構成した例について説明する。
【0030】同図に示すように、記憶部53および認識
部54は、シフトレジスタ60とNAND回路61、6
2、63に置き換えられている。NAND回路61は同
期フレーム認識(正常時および同期はずれ時)用の論理
ゲート、NAND回路62は勧誘フレーム認識(正常
時)用の論理ゲート、NAND回路63は勧誘フレーム
認識(同期はずれ時)用の論理ゲートである。
部54は、シフトレジスタ60とNAND回路61、6
2、63に置き換えられている。NAND回路61は同
期フレーム認識(正常時および同期はずれ時)用の論理
ゲート、NAND回路62は勧誘フレーム認識(正常
時)用の論理ゲート、NAND回路63は勧誘フレーム
認識(同期はずれ時)用の論理ゲートである。
【0031】この場合、上記抽出部52により抽出され
た 4個のビット列は、その都度、RXDTよりシリアル
にシフトレジスタの入力ポートDに入力される。シフト
レジスタ60では、入力されたデータを、出力ポートQ
A、QB、QC、QD、よりパラレルに出力し、またそ
れぞれのNOTを出力ポートQAN、QBN、QCN、
QDNより対応するNAND回路61、62、63に入
力する。例えば初めの抽出では、図3(b)に示すフレ
ームの初めのデータ“1001”が出力ポートQA、Q
B、QC、QDよりパラレルに出力され、出力ポートQ
AN、QBN、QCN、QDNからはNOT、すなわち
“0110”が出力される。NAND回路61には、出
力ポートQAN、QB、QC、QDNが接続されている
ので、それぞれデータ“0000”が入力される。また
2回目の抽出では、“0011”が出力ポートQA、Q
B、QC、QDより出力されNAND回路61には“1
010”が入力され、3回目の抽出では、“0110”
が出力ポートQA、QB、QC、QDより出力されNA
ND回路61には“1111”が入力され、そのとき初
めてNAND回路61より“0”が出力され、ビットパ
ターンの一致が認識される。なお“同期はずれ”が発生
しなかったときは初めのデータが“0110”であるの
で、直ちにNAND回路61より“0”が出力され、ビ
ットパターンの一致が認識される。このビットパターン
の一致が認識できれば、回線制御コードが反転した場合
でも宛先ノードは回線異常と判断しなくなる。
た 4個のビット列は、その都度、RXDTよりシリアル
にシフトレジスタの入力ポートDに入力される。シフト
レジスタ60では、入力されたデータを、出力ポートQ
A、QB、QC、QD、よりパラレルに出力し、またそ
れぞれのNOTを出力ポートQAN、QBN、QCN、
QDNより対応するNAND回路61、62、63に入
力する。例えば初めの抽出では、図3(b)に示すフレ
ームの初めのデータ“1001”が出力ポートQA、Q
B、QC、QDよりパラレルに出力され、出力ポートQ
AN、QBN、QCN、QDNからはNOT、すなわち
“0110”が出力される。NAND回路61には、出
力ポートQAN、QB、QC、QDNが接続されている
ので、それぞれデータ“0000”が入力される。また
2回目の抽出では、“0011”が出力ポートQA、Q
B、QC、QDより出力されNAND回路61には“1
010”が入力され、3回目の抽出では、“0110”
が出力ポートQA、QB、QC、QDより出力されNA
ND回路61には“1111”が入力され、そのとき初
めてNAND回路61より“0”が出力され、ビットパ
ターンの一致が認識される。なお“同期はずれ”が発生
しなかったときは初めのデータが“0110”であるの
で、直ちにNAND回路61より“0”が出力され、ビ
ットパターンの一致が認識される。このビットパターン
の一致が認識できれば、回線制御コードが反転した場合
でも宛先ノードは回線異常と判断しなくなる。
【0032】このように本実施例のネットワークシステ
ムによれば、伝送ノード3からは“0110”などのビ
ット列が連続する回線制御コード部22を含む回線制御
フレームが送出され、宛先ノード2には自身宛てのフレ
ームが受信され、そのフレームのデータの中から、連続
する 4個のビット列が複数回抽出されて回線制御コード
が認識されるので、“同期はずれ”が発生しデータが論
理反転した場合でもノード2は回線異常と判断しなくな
りシステムダウンすることがなくなる。
ムによれば、伝送ノード3からは“0110”などのビ
ット列が連続する回線制御コード部22を含む回線制御
フレームが送出され、宛先ノード2には自身宛てのフレ
ームが受信され、そのフレームのデータの中から、連続
する 4個のビット列が複数回抽出されて回線制御コード
が認識されるので、“同期はずれ”が発生しデータが論
理反転した場合でもノード2は回線異常と判断しなくな
りシステムダウンすることがなくなる。
【0033】
【発明の効果】以上説明したように本発明のネットワー
クシステムによれば、回線制御フレームに“同期はず
れ”が発生し、宛先ノードにデータが論理反転して受信
されたときでも、そのデータはある区間では論理反転前
と同じ配列となり、宛先ノードは、そのフレームを回線
制御フレームであると認識できるので、“同期はずれ”
などでは回線異常と判断しなくなりシステムダウンする
ことがなくなる。
クシステムによれば、回線制御フレームに“同期はず
れ”が発生し、宛先ノードにデータが論理反転して受信
されたときでも、そのデータはある区間では論理反転前
と同じ配列となり、宛先ノードは、そのフレームを回線
制御フレームであると認識できるので、“同期はずれ”
などでは回線異常と判断しなくなりシステムダウンする
ことがなくなる。
【図1】本発明に係る一実施例のネットワークシステム
の構成を示す図である。
の構成を示す図である。
【図2】このネットワークシステムにおいて、ネットワ
ークに流される回線制御フレームを示す図である。
ークに流される回線制御フレームを示す図である。
【図3】(a)はこのネットワークシステムのフレーム
生成部で生成された回線制御フレームのビット配列を示
す図である。(b)は“同期はずれ”が起こり論理反転
した回線制御フレームのビット配列を示す図である。
生成部で生成された回線制御フレームのビット配列を示
す図である。(b)は“同期はずれ”が起こり論理反転
した回線制御フレームのビット配列を示す図である。
【図4】このネットワークシステムの動作を示すフロー
チャートである。
チャートである。
【図5】このネットワークシステムのあるノードの受信
部を論理回路で構成した例を示す図である。
部を論理回路で構成した例を示す図である。
【図6】従来のネットワークシステムにおいて生成され
た回線制御フレームのビット配列を示す図である。
た回線制御フレームのビット配列を示す図である。
1…伝送路、2、3…ノード、4…送信部、5…受信
部、41…フレーム生成部、42…フレーム送信部、5
1…フレーム受信部、52…抽出部、53…記憶部、5
4…認識部。
部、41…フレーム生成部、42…フレーム送信部、5
1…フレーム受信部、52…抽出部、53…記憶部、5
4…認識部。
Claims (2)
- 【請求項1】 送信部および受信部を有するノードがネ
ットワーク上に複数接続され、互いにフレームを送受し
てデータ伝送を行うネットワークシステムにおいて、 前記ノードの送信部が、 所定長のビット列からなる回線制御フレームを生成する
生成手段と、 この生成手段により生成された前記回線制御フレームを
前記伝送路に送出する手段とを具備し、 前記ノードの受信部が、 前記ネットワーク上に流された自身宛てのフレームを受
信する受信手段と、 この受信手段により受信された前記フレーム中より、連
続する所定数のビット列を抽出する抽出手段と、 この抽出手段により抽出された前記連続する所定数のビ
ット列の配列を、予め自身が有しているビット配列と比
較する比較手段と、 この比較手段により配列の一致が認められた場合、それ
を前記回線制御フレームと認識する手段とを具備したこ
とを特徴とするネットワークシステム。 - 【請求項2】 請求項1記載のネットワークシステムに
おいて、 前記生成手段により生成される回線制御フレームのビッ
ト列が、ビット反転したときに、ある区間内においてビ
ット反転前と同じ配列をなすよう構成されていることを
特徴とするネットワークシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6036932A JPH07250090A (ja) | 1994-03-08 | 1994-03-08 | ネットワークシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6036932A JPH07250090A (ja) | 1994-03-08 | 1994-03-08 | ネットワークシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07250090A true JPH07250090A (ja) | 1995-09-26 |
Family
ID=12483538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6036932A Withdrawn JPH07250090A (ja) | 1994-03-08 | 1994-03-08 | ネットワークシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07250090A (ja) |
-
1994
- 1994-03-08 JP JP6036932A patent/JPH07250090A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5204859A (en) | Method and apparatus for detecting a frame alignment word in a data system | |
US5768301A (en) | Apparatus and method for detecting and correcting pair swap, and implementing a link integrity function in a packet-based data communications system | |
US4225960A (en) | Automatic synchronizing system for digital asynchronous communications | |
US5781129A (en) | Adaptive encoder circuit for multiple data channels and method of encoding | |
EP0659001B1 (en) | Parallel data transmission system using specific pattern for synchronisation | |
US7287176B2 (en) | Apparatus, method and storage medium for carrying out deskew among multiple lanes for use in division transmission of large-capacity data | |
JPS592416B2 (ja) | デイジタル相関受信機 | |
US6578153B1 (en) | System and method for communications link calibration using a training packet | |
US20020024455A1 (en) | System and method for a self-delineating serial link for very high-speed data communication interfaces | |
CA1336291C (en) | Initialization and synchronization method for a two-way communication link | |
EP0150907B1 (en) | Method of initializing and recovering from failures in a local area network | |
EP0212327A2 (en) | Digital signal transmission system having frame synchronization operation | |
US5428611A (en) | Strong framing protocol for HDLC and other run-length codes | |
KR100513275B1 (ko) | 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기 | |
US20040117499A1 (en) | System and method for detection of delineation of data units for a communication element | |
US7457389B2 (en) | Data block synchronization device, system and method | |
JPH031738A (ja) | データ情報の正確なデコードを保証する装置 | |
US5265105A (en) | Decoding circuit for inhibiting error propagation | |
US4962509A (en) | Code violation detection circuit for use in AMI signal transmission | |
EP0740435A2 (en) | Alignment of parity bits to eliminate errors in switching from an active to a standby processing circuit | |
JPH07250090A (ja) | ネットワークシステム | |
US6889272B1 (en) | Parallel data bus with bit position encoded on the clock wire | |
US20030072328A1 (en) | Framing data in a control circuit | |
JPH0614640B2 (ja) | フレ−ム同期回路 | |
JPS60235548A (ja) | 信号フレ−ムの伝送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |