JPS5937752A - フレ−ム同期方式 - Google Patents
フレ−ム同期方式Info
- Publication number
- JPS5937752A JPS5937752A JP57147943A JP14794382A JPS5937752A JP S5937752 A JPS5937752 A JP S5937752A JP 57147943 A JP57147943 A JP 57147943A JP 14794382 A JP14794382 A JP 14794382A JP S5937752 A JPS5937752 A JP S5937752A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- pulse
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、フレーム同期通信方式の受信側において同期
外れが発生して再同期を行う際におりる同期確立時間を
短縮することができるフレーム同期方式に関するもので
ある。
外れが発生して再同期を行う際におりる同期確立時間を
短縮することができるフレーム同期方式に関するもので
ある。
従来技術と問題点
ディジクルデータを一定ビット数ごとにフレーム化し”
ζ伝送する場合、送信側と受信側とにおいて市にフレー
ム同期がとれている必要があり、このため伝送されるデ
ータ中に送信側におい゛ζ一定ビット数ごとにフレーム
同期パルスを挿入し、受信側ではフレーム同期パルスを
検出してこれと自局の同期パルスとを同期さ・ｌるごと
によって、人力データの復調を行うようにしている。
ζ伝送する場合、送信側と受信側とにおいて市にフレー
ム同期がとれている必要があり、このため伝送されるデ
ータ中に送信側におい゛ζ一定ビット数ごとにフレーム
同期パルスを挿入し、受信側ではフレーム同期パルスを
検出してこれと自局の同期パルスとを同期さ・ｌるごと
によって、人力データの復調を行うようにしている。
このような同期方式を用いている回線におい′ζ、受信
側で何等かの原因で同期外れが生じた場合は、受信側の
同期用パルスを次第にシフトさ〜Ｕてソレ−ム同期パル
スとの一致が得られるまで捜索を行う操作（ハンティン
グ）を行う。この場合のフレーム同期引き込みの方式と
しては、即時シフト方式、遅延シフト方式、リセット方
式等各種の方式が従来行われているが、いずれｄ方式の
場合でも同期が外れた状態から自動的にハンティングが
開始されるようになっている。
側で何等かの原因で同期外れが生じた場合は、受信側の
同期用パルスを次第にシフトさ〜Ｕてソレ−ム同期パル
スとの一致が得られるまで捜索を行う操作（ハンティン
グ）を行う。この場合のフレーム同期引き込みの方式と
しては、即時シフト方式、遅延シフト方式、リセット方
式等各種の方式が従来行われているが、いずれｄ方式の
場合でも同期が外れた状態から自動的にハンティングが
開始されるようになっている。
この場合、実際に同期外れが生じた状態を考えると、通
當は同期状態から例えば瞬断等の発生によって同期外れ
状態に移行するものであって、同期外れが発生した瞬間
においては、同期状態に近い状態にあるものと考えられ
る。これは具体的には、受信側で同期用パルスを発生ず
るために用いられているフレームカウンタのカウント状
態が、同期状態に近い位置にあることを意味している。
當は同期状態から例えば瞬断等の発生によって同期外れ
状態に移行するものであって、同期外れが発生した瞬間
においては、同期状態に近い状態にあるものと考えられ
る。これは具体的には、受信側で同期用パルスを発生ず
るために用いられているフレームカウンタのカウント状
態が、同期状態に近い位置にあることを意味している。
そこでこの状態からフレームカウンタにおいて、例えば
１フレームビツト数カウントするごとにクロックを１ビ
ット多くする等の方法でカウント状態を次第に遅らせて
再び同期状態になるまでには、カウンタはほぼｌフレー
ム分シフトする必要があり、そのため再同期確立までに
長時間を要するという問題があった。
１フレームビツト数カウントするごとにクロックを１ビ
ット多くする等の方法でカウント状態を次第に遅らせて
再び同期状態になるまでには、カウンタはほぼｌフレー
ム分シフトする必要があり、そのため再同期確立までに
長時間を要するという問題があった。
発明の目的
本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、受信信号におけるフレー
ム同期パルスと自局の同期パルスとの不一致を検出して
同期パルス発生用カウンタをシフトして再同期を行うフ
レーム同期方式において、同期外れ時の同期復帰時間を
短縮することができる方式を提供することにある。
るものであって、その目的は、受信信号におけるフレー
ム同期パルスと自局の同期パルスとの不一致を検出して
同期パルス発生用カウンタをシフトして再同期を行うフ
レーム同期方式において、同期外れ時の同期復帰時間を
短縮することができる方式を提供することにある。
発明の実施例
第１図は本発明のフレーム同期方式の一実施例の構成を
示している。同図においてｌはフレームカウンタ、２は
不一致検出回路、３は同期保護回路、４．５はゲート、
６はコーグ、７ばメモリ、８は微分回路、９はスイッチ
である。
示している。同図においてｌはフレームカウンタ、２は
不一致検出回路、３は同期保護回路、４．５はゲート、
６はコーグ、７ばメモリ、８は微分回路、９はスイッチ
である。
また第２図はフレーム同期回路における入力データとフ
レームカウンタから発生ずる比較用参照パルスとの関係
を説明している。同図においζ（ａ）は同期状態におけ
る入力データ中のフレームパルスと比較参照パルスとの
位相関係を示し、（ｂ）は瞬断発生時の入力データ中の
フレームパルスと比較参照パルスとの関係を示している
。また（ｃ）は入力データとメモリの記憶内容との関係
を示したものであって、本発明の詳細な説明するもので
ある。
レームカウンタから発生ずる比較用参照パルスとの関係
を説明している。同図においζ（ａ）は同期状態におけ
る入力データ中のフレームパルスと比較参照パルスとの
位相関係を示し、（ｂ）は瞬断発生時の入力データ中の
フレームパルスと比較参照パルスとの関係を示している
。また（ｃ）は入力データとメモリの記憶内容との関係
を示したものであって、本発明の詳細な説明するもので
ある。
第１図において、フレーム同期がとれている状ｉにおい
ては、入力データ■中のフレームパルスとフレームカウ
ンタｌからの比較参照パルス■とは位相が一致し、従っ
て入力データ■におけるフレーム同期パターンは不一致
検出回路２に入力される。この状態では不一致検出回路
２は出力を発生せず、従ってゲート４は閉じている。フ
レームカウンタ１は入力データにおけるクロックと等し
い周期の図示されないシフトクロックをカウントして、
１フレームビツト数カウントするごとにオーバフローし
て入力データにおけるフレームパルスとの比較参照パル
ス■を発生ずるが、この比較参照パルスは同期状態では
上述のようにフレームパルスと位相が一致する。第２図
（ａ）において、入力データにはフレームパルスとしζ
、パ１”と“０”が交互に挿入されているが、これに対
して、比較参照パルスＡはフレームパルスの１”に対応
して発生し、比較参照パルスＢはフレームパルスの０″
に対応して発生して、比較参照パルスとフレームパルス
の位相が一致していることが示されている。
ては、入力データ■中のフレームパルスとフレームカウ
ンタｌからの比較参照パルス■とは位相が一致し、従っ
て入力データ■におけるフレーム同期パターンは不一致
検出回路２に入力される。この状態では不一致検出回路
２は出力を発生せず、従ってゲート４は閉じている。フ
レームカウンタ１は入力データにおけるクロックと等し
い周期の図示されないシフトクロックをカウントして、
１フレームビツト数カウントするごとにオーバフローし
て入力データにおけるフレームパルスとの比較参照パル
ス■を発生ずるが、この比較参照パルスは同期状態では
上述のようにフレームパルスと位相が一致する。第２図
（ａ）において、入力データにはフレームパルスとしζ
、パ１”と“０”が交互に挿入されているが、これに対
して、比較参照パルスＡはフレームパルスの１”に対応
して発生し、比較参照パルスＢはフレームパルスの０″
に対応して発生して、比較参照パルスとフレームパルス
の位相が一致していることが示されている。
いま何等かの原因によって同期が外れると、入力データ
におけるフレームパルスと比較参照パルスとは位相が一
致しなくなる。第２図において（ｂ）は、例えば瞬断が
生じたときの入力データにおけるフレームパルスと比較
参照パルスとの位相関係を示している。同図においては
、比較参照パルスがフレームパルスより数ビット遅れた
状態が示されているが、従来はこの状態からハンティン
グを開始するため、はぼｌフレーム分シフトしなければ
同期を確立することができながった。
におけるフレームパルスと比較参照パルスとは位相が一
致しなくなる。第２図において（ｂ）は、例えば瞬断が
生じたときの入力データにおけるフレームパルスと比較
参照パルスとの位相関係を示している。同図においては
、比較参照パルスがフレームパルスより数ビット遅れた
状態が示されているが、従来はこの状態からハンティン
グを開始するため、はぼｌフレーム分シフトしなければ
同期を確立することができながった。
第１図において同期外れが発生ずると、ゲート５に入力
される入力データ■とフレームカウンタｌの比較参照パ
ルス■とは位相が一致しなくなり、従って入力データに
おけるフレーム同期パターンは不一致検出回路２に入力
されなくなる。不一致検出回路２は、この状態を検出し
て出力を発生する。不一致検出回路２の出力は同期保護
回路３に入力され、同期保護回路３は不一致検出回路の
出力がある期間継続したとき出力■を発生し、これによ
ってゲート４が開いて入力クロックがフレームカウンタ
１に加えられる。入力クロックは例えばフレームカウン
タ１に対するシフトクロックの１フレームビツト数ごと
に１個発生ずるクロックであって、入力クロックを加え
られるごとにフレームが笠ンク１のカウントは１ビツト
ずつシフトする。このようにしてフレームカウンタｌに
おけるカウントのシフトが開始される状態となる。
される入力データ■とフレームカウンタｌの比較参照パ
ルス■とは位相が一致しなくなり、従って入力データに
おけるフレーム同期パターンは不一致検出回路２に入力
されなくなる。不一致検出回路２は、この状態を検出し
て出力を発生する。不一致検出回路２の出力は同期保護
回路３に入力され、同期保護回路３は不一致検出回路の
出力がある期間継続したとき出力■を発生し、これによ
ってゲート４が開いて入力クロックがフレームカウンタ
１に加えられる。入力クロックは例えばフレームカウン
タ１に対するシフトクロックの１フレームビツト数ごと
に１個発生ずるクロックであって、入力クロックを加え
られるごとにフレームが笠ンク１のカウントは１ビツト
ずつシフトする。このようにしてフレームカウンタｌに
おけるカウントのシフトが開始される状態となる。
一方微分回路８ば同期保護回路３の出力■を微分するこ
とによって同期保護回路３の動作開始時点を検出して微
分出力■を発生する。また、コーグ６はフレームカウン
タ１のカウント値から（ｌフレームビット数−ｍビット
）遅らせた値を発生し、メモリ７はコーグ６の出力値を
読取パルスの発生ごとに更新しながら記憶している。第
２図において（ｃ）は、同期状態における入力データと
比較参照パルスＡ、Ｂおよびこれらに対応するメモリ７
の内容を説明している。このようにメモリ７は、當に入
力データにお番ノるフレームパルスより少しく進んだ位
置において比較参照パルスを発生するようなフレームカ
ウンタｌのカウント内容をその記憶内容としている。
とによって同期保護回路３の動作開始時点を検出して微
分出力■を発生する。また、コーグ６はフレームカウン
タ１のカウント値から（ｌフレームビット数−ｍビット
）遅らせた値を発生し、メモリ７はコーグ６の出力値を
読取パルスの発生ごとに更新しながら記憶している。第
２図において（ｃ）は、同期状態における入力データと
比較参照パルスＡ、Ｂおよびこれらに対応するメモリ７
の内容を説明している。このようにメモリ７は、當に入
力データにお番ノるフレームパルスより少しく進んだ位
置において比較参照パルスを発生するようなフレームカ
ウンタｌのカウント内容をその記憶内容としている。
スイッチ９は微分回路８から微分出力■が発生したとき
、メモリ７の記憶値をフレームカウンタｌに入力し、こ
れによってフレームカウンタ１はリセットされてそのカ
ウント値はメモリ７の記憶値に設定し直される。フレー
ムカウンタ１はこの値からカウント値のシフ１−を開始
し、′同期がとれて比較参照パルスと入力パルスにおけ
るフレームパルスとの位相が一致したとき、不一致検出
回路２ば出力の発生を停止する。従ってゲート４が閉じ
てフレームカウンタ１はシフトを停止し、以後同期状態
を保つ。フレームカウンタｌのオーバフローパルスは受
信側同期パルスとして、入力データの復調に用いられる
。このように同期外れ発生時フレームカウンタに設定さ
れる値は、フレームカウンタｌから発生する比較参照パ
ルスが入力データにおけるフレームパルスより多少進ん
だ位置になる値であり、この位置からフレームカウンタ
のシフトが行われるので、同期確立までの時間が短縮さ
れる。 なお上述の実施例において同期保護回路を設け
るのは、回線における１ビット程度の誤りによって不一
致検出回路が動作したとき直ちにフレームカウンタ１の
シフトを開始することは却って回線状態を不安定にする
恐れがあるためであり、このような状態を防止するため
同期保護回路３において数ビツト程度の期間、出力の発
生を遅らせる前方保護時間を設けている。またコーグ６
でフレームカウンタ１のカウント値を変換する際の定数
ｍは、上述の前方保護時間と回線の状況とに応じて適宜
定められる。
、メモリ７の記憶値をフレームカウンタｌに入力し、こ
れによってフレームカウンタ１はリセットされてそのカ
ウント値はメモリ７の記憶値に設定し直される。フレー
ムカウンタ１はこの値からカウント値のシフ１−を開始
し、′同期がとれて比較参照パルスと入力パルスにおけ
るフレームパルスとの位相が一致したとき、不一致検出
回路２ば出力の発生を停止する。従ってゲート４が閉じ
てフレームカウンタ１はシフトを停止し、以後同期状態
を保つ。フレームカウンタｌのオーバフローパルスは受
信側同期パルスとして、入力データの復調に用いられる
。このように同期外れ発生時フレームカウンタに設定さ
れる値は、フレームカウンタｌから発生する比較参照パ
ルスが入力データにおけるフレームパルスより多少進ん
だ位置になる値であり、この位置からフレームカウンタ
のシフトが行われるので、同期確立までの時間が短縮さ
れる。 なお上述の実施例において同期保護回路を設け
るのは、回線における１ビット程度の誤りによって不一
致検出回路が動作したとき直ちにフレームカウンタ１の
シフトを開始することは却って回線状態を不安定にする
恐れがあるためであり、このような状態を防止するため
同期保護回路３において数ビツト程度の期間、出力の発
生を遅らせる前方保護時間を設けている。またコーグ６
でフレームカウンタ１のカウント値を変換する際の定数
ｍは、上述の前方保護時間と回線の状況とに応じて適宜
定められる。
第１図に示されたフレームカウンタのカウント値を変換
するコーグは、読み出し専用メモリ （ＲＯＭ）を用い
ることによって容易に構成することができる。第３図は
フレームカウンタとコーグおよびメモリの構成の一例を
示している。同図において、第１図におけると同じ部分
は同じ番号で示されており、１１−１４はフレームカウ
ンタを構成するフリップフロップ（Ｐ、Ｆ ） 、１５
はゲート、１６〜１９はメモリを構成するフリップフロ
ップ（Ｆ、Ｆ）、２０〜２３はスイッチを構成するゲー
トである。
するコーグは、読み出し専用メモリ （ＲＯＭ）を用い
ることによって容易に構成することができる。第３図は
フレームカウンタとコーグおよびメモリの構成の一例を
示している。同図において、第１図におけると同じ部分
は同じ番号で示されており、１１−１４はフレームカウ
ンタを構成するフリップフロップ（Ｐ、Ｆ ） 、１５
はゲート、１６〜１９はメモリを構成するフリップフロ
ップ（Ｆ、Ｆ）、２０〜２３はスイッチを構成するゲー
トである。
第３図において、ｐ、ｐ １１−Ｆ、Ｆ １４は１６進
カウンクを構成しシフトクロックによってカウントアツ
プして、カウント値＾。〜へ３を発生する。ゲー）１５
はカウント値が１１１１”のとき出力を発生ずる。ゲー
ト１５の出力は前述の比較参照パルスとなる。一方、コ
ーグ６はＲＯＭからなりカウント値＾０〜＾３をアドレ
スとして入力されたとき、これを変換した出力０゜〜０
３を発生ずる。出力０゜〜Ｑ３は、カウント値を（ｌフ
レームビット数−ｍビット）遅らせた値からなり、メモ
リ７はフレーム同期がとれている状態においてフレーム
ごとに発生ずる読取りロックに応じてこれを読み込んで
次のクロックの到来までこれを保持している。メモリ７
の出力はスイッチ９を構成するゲート２〇−２３に人力
されるが、同期保護出力微分出力が発生しない状態では
スイッチ９を通過せず、同期保護出力微分出力が発生し
たときスイッチ９を経てフレームカウンタ１に加えられ
てこれをセットまたはリセットし、これによってフレー
ムカウンタ１はメモリ９の記憶値を設定される。
カウンクを構成しシフトクロックによってカウントアツ
プして、カウント値＾。〜へ３を発生する。ゲー）１５
はカウント値が１１１１”のとき出力を発生ずる。ゲー
ト１５の出力は前述の比較参照パルスとなる。一方、コ
ーグ６はＲＯＭからなりカウント値＾０〜＾３をアドレ
スとして入力されたとき、これを変換した出力０゜〜０
３を発生ずる。出力０゜〜Ｑ３は、カウント値を（ｌフ
レームビット数−ｍビット）遅らせた値からなり、メモ
リ７はフレーム同期がとれている状態においてフレーム
ごとに発生ずる読取りロックに応じてこれを読み込んで
次のクロックの到来までこれを保持している。メモリ７
の出力はスイッチ９を構成するゲート２〇−２３に人力
されるが、同期保護出力微分出力が発生しない状態では
スイッチ９を通過せず、同期保護出力微分出力が発生し
たときスイッチ９を経てフレームカウンタ１に加えられ
てこれをセットまたはリセットし、これによってフレー
ムカウンタ１はメモリ９の記憶値を設定される。
第４図はコーグ６を構成するＲＯＭにおけるアドレス＾
。〜へ３と出力Ｑ。−０３との対応の一例を示したもの
であり、前述の定数ｍ＝２とした場合を例示している。
。〜へ３と出力Ｑ。−０３との対応の一例を示したもの
であり、前述の定数ｍ＝２とした場合を例示している。
第５図は、第３図の回路におりる各部信号の時間的関係
を説明している。同図において（１）はフレーム同期回
路における同期の状態を示し、同期がとれた状態からＡ
点において誤同期が生じたことを示している。これに対
して読取パルスは前述のように同期状態でフレームごと
に発生ずる。誤同期の発生によって所定の前方保護時間
Ｔ。をおいて同期保護出力（第１図における出力■）が
発生し、さらにこれによって同期保護出力微分出力（第
１図における微分出力■）が発生して、これによ°つて
メモリのセットまたはリセットが行われる。
を説明している。同図において（１）はフレーム同期回
路における同期の状態を示し、同期がとれた状態からＡ
点において誤同期が生じたことを示している。これに対
して読取パルスは前述のように同期状態でフレームごと
に発生ずる。誤同期の発生によって所定の前方保護時間
Ｔ。をおいて同期保護出力（第１図における出力■）が
発生し、さらにこれによって同期保護出力微分出力（第
１図における微分出力■）が発生して、これによ°つて
メモリのセットまたはリセットが行われる。
発明の詳細
な説明したように本発明のフレーム同期方式によれば、
受信信号におりるフレーム同期パルスと自局の同期パル
スとの不一致を検出して同期パルス発生用カウンタをシ
フトして再同期を行うフレーム同期方式において、同期
外れ時同期パルス発生用カウンタを同期状態より少しく
進んだカウント状態に設定してから再同期を行うように
したので、同期外れ時の同期復帰時間を短縮することが
できて甚だ効果的である。
受信信号におりるフレーム同期パルスと自局の同期パル
スとの不一致を検出して同期パルス発生用カウンタをシ
フトして再同期を行うフレーム同期方式において、同期
外れ時同期パルス発生用カウンタを同期状態より少しく
進んだカウント状態に設定してから再同期を行うように
したので、同期外れ時の同期復帰時間を短縮することが
できて甚だ効果的である。
第１図は本発明のフレーム同期方式の一実施例の構成を
示すブロック図、第２図は入力データと比較参照パルス
との関係を説明する図、第３図はフレームカウンタとコ
ーグおよびメモリの構成の一例を示す図、第４図はＲＯ
Ｍにおけるアドレスと出力の対応の一例を示す図、第５
図は第３図の回路における各部信号を示す図である。 １−・−フレームカウンタ、２−不一致検出回路、３−
・同期保護回路、４．５−ゲート、６・−・コーグ、７
−メモリ、８−微分回路、９−スイッチ、１１〜１４−
フリップフロップ（Ｆ、Ｆ ） 、１５・−ゲート、
１６〜１９−フリップフロップ（Ｆ、Ｆ ）、２０〜２
３−・・ゲート 特許出願人 冨士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）第 ３ 図 第５因 第４図
示すブロック図、第２図は入力データと比較参照パルス
との関係を説明する図、第３図はフレームカウンタとコ
ーグおよびメモリの構成の一例を示す図、第４図はＲＯ
Ｍにおけるアドレスと出力の対応の一例を示す図、第５
図は第３図の回路における各部信号を示す図である。 １−・−フレームカウンタ、２−不一致検出回路、３−
・同期保護回路、４．５−ゲート、６・−・コーグ、７
−メモリ、８−微分回路、９−スイッチ、１１〜１４−
フリップフロップ（Ｆ、Ｆ ） 、１５・−ゲート、
１６〜１９−フリップフロップ（Ｆ、Ｆ ）、２０〜２
３−・・ゲート 特許出願人 冨士通株式会社 代理人 弁理士 玉蟲久五部 （外３名）第 ３ 図 第５因 第４図
Claims (1)
- 内部クロックをカウントして入力データにおけるｌフレ
ームビット数ごとにパルスを発生ずるフレームカウンタ
と、該パルスと人力データにおけるフレームパルスとの
位相の不一致を検出して出力を発生ずる不一致検出回路
とを有し、該不一致検出回路の出力発生時前記フレーム
カウンタにおりるカウント状態をシフトして再同期を行
うフレーム同期方式において、前記フレームカウンタの
カウント数を入力されてこれから一定ビツ１−敗遅れた
値を発生ずるコーグと、該コーグの発生した値をフレー
ムごとに記憶するメモリと、前記不一致回検出回路の出
力発生時該メモリの記憶値を前記フレームカウンタに入
力するスイッチとを具え、同期外れ時前記フレームカウ
ンタを同期状態より少しく進んだカウント状態に設定し
てからシフトして再同期を行うことを特徴とするフレー
ム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57147943A JPS5937752A (ja) | 1982-08-26 | 1982-08-26 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57147943A JPS5937752A (ja) | 1982-08-26 | 1982-08-26 | フレ−ム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5937752A true JPS5937752A (ja) | 1984-03-01 |
Family
ID=15441567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57147943A Pending JPS5937752A (ja) | 1982-08-26 | 1982-08-26 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457425A (ja) * | 1990-06-26 | 1992-02-25 | Nec Corp | ディジタル信号受信回路 |
| JP2018173434A (ja) * | 2017-03-31 | 2018-11-08 | 日本電産コパル株式会社 | 撮像装置 |
-
1982
- 1982-08-26 JP JP57147943A patent/JPS5937752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457425A (ja) * | 1990-06-26 | 1992-02-25 | Nec Corp | ディジタル信号受信回路 |
| JP2018173434A (ja) * | 2017-03-31 | 2018-11-08 | 日本電産コパル株式会社 | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| EP0047303B1 (en) | Method and apparatus for demodulating quadriphase differential transmissions | |
| JPS5937752A (ja) | フレ−ム同期方式 | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPS59223037A (ja) | 同期保護回路 | |
| JPS6118235A (ja) | デイジタル通信システムにおける同期方式 | |
| JP2677331B2 (ja) | フレーム同期保護回路 | |
| JPS58107753A (ja) | 受信信号フレ−ム同期回路 | |
| JP2802143B2 (ja) | ビット同期回路 | |
| JP2671012B2 (ja) | タイミング抽出回路 | |
| JPH0221183B2 (ja) | ||
| JPS62147832A (ja) | フレ−ム同期方法 | |
| JPH0327636A (ja) | プレジオクロナスバッファ装置 | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 | |
| JPS63309041A (ja) | フレ−ム同期保護方式 | |
| JPS6085640A (ja) | フレ−ム同期回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JPS5915551B2 (ja) | フアクシミリ信号のサンプリング方式 | |
| JPH0730534A (ja) | フレーム同期回路 | |
| JPS60213149A (ja) | 同期回路 | |
| JPH0437335A (ja) | マルチフレーム同期復帰方式 | |
| JPH06177870A (ja) | 同期保護装置 | |
| JPS5875346A (ja) | フレ−ム同期方式 | |
| JPH0823329A (ja) | フレーム同期回路 | |
| JPH0418485B2 (ja) |