JPH0730534A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は２種類の極性の異なるフレームビッ
トが１フレーム毎に交互に付加されたデータが入力され
てフレーム同期を行うフレーム同期回路に関し、２種類
のフレームビットのどちらが先に入力されたとしても、
同じ同期引込み時間でフレーム同期を確立することを目
的とする。 【構成】 フレーム位置検出回路２は、入力データ中の
フレームビットを検出する。パターン検出部５は１フレ
ーム間隔で入力されたフレーム位置検出回路２よりの２
ビットの信号の極性が同一であるか否か検出する。極性
が異なるときはフレームパターン一致と検出する。従っ
て、１フレーム毎にフレームビットがＦ１、Ｆ２、Ｆ
１、．．．の順で入力されたときも、その逆にＦ２、Ｆ
１、Ｆ２、．．．の順で入力されたときも、いずれもフ
レームパターン一致信号をパターン検出部５より同じ時
間で出力することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフレーム同期回路に係
り、特に２種類の極性の異なるフレームビットが１フレ
ーム毎に交互に付加されたデータが入力されてフレーム
同期を行うフレーム同期回路に関する。

【０００２】

【従来の技術】ディジタル伝送においては、伝送媒体の
有効利用などのために符号化された情報を１フレーム単
位で伝送するため、受信側で情報を正しく復調するため
にはこのフレームを識別する必要があり、そのためフレ
ーム内に既知のフレームビットを挿入し、受信側でこの
フレームビットからなるフレームパターンを識別するフ
レーム同期回路が必須となる。

【０００３】そして、このフレーム同期回路には、２種
類の極性の異なるフレームビットが１フレーム毎に交互
に付加されたデータが入力されてフレーム同期を行うフ
レーム同期回路が従来より知られている（例えば、特開
昭６１−１４８９３９号公報、特開昭５９−１７１２３
４号公報など）。これにより、フレーム同期パターンが
実質上２フレーム周期になるため、長いバーストエラー
に対して強くなり、また少なくとも１種類のフレームパ
ターンが検出されていればフレーム同期と判定できるか
ら、高安定なフレーム同期が可能となる。

【０００４】図３は上記の従来のフレーム同期回路の一
例の構成図を示す。同図において、受信データはメモリ
１１に一旦格納された後、出力される。この受信データ
は１フレーム毎に異なる極性のフレームビットが１ビッ
ト多重されているため、１フレーム毎にフレームビット
は（１，０）又は（０，１）の交互の繰り返しパターン
となる。

【０００５】そこで、パターン検出回路１２はメモリ１
１に格納されているデータのうち１フレーム間隔の２ビ
ットが入力され、これが記憶されている既知のフレーム
パターン（例えば（１，０））と一致するかどうかをフ
レームカウンタ１３からのフレーム周期のタイミングパ
ルスに基づいて検出する。そして、パターン検出回路１
２は上記の比較結果が一致するときは同期正常を示す信
号を同期保護回路１４に出力し、比較結果が不一致を示
すときは同期外れを示す信号を同期保護回路１４に出力
する。

【０００６】同期保護回路１４は上記の同期正常を示す
信号が入力されたときに、ゲート回路１５をゲート
「開」状態とし、クロックをフレームカウンタ１３に入
力させてこれを計数させる。このクロックは入力受信デ
ータから抽出したクロックである。

【０００７】一方、上記の同期外れを示す信号が所定回
数入力されたときは、同期保護回路１４はフレーム同期
外れと判断して外部へ通知すると共に、ゲート回路１６
をゲート「閉」状態とし、クロックのフレームカウンタ
１３への供給を１ビット分遮断する。これにより、フレ
ームカウンタ１３の出力が１ビット分遅れ、フレームビ
ット検出位置が１ビットずれる。この動作を入力データ
と既知パターンとが一致するまで（パターン検出回路１
２から同期正常を示す信号が出力されるまで）繰り返
す。このようにしてフレーム同期を確立する。

【０００８】

【発明が解決しようとする課題】上記の従来のフレーム
同期回路では、入力されたデータのフレームビットが、
パターン検出部１２において予め記憶されたパターン
（例えば（１，０））と逆のパターン（この場合（０，
１））で始まった場合、最初の１フレームは無効とな
り、入力データのフレームビットが”０”である３フレ
ーム目で、パターン検出回路１２において比較されるフ
レームビットが記憶パターンと同じ（１，０）となり、
同期確立となる。

【０００９】このため、従来のフレーム同期回路は、た
またまパターン検出部１２で予め比較用として記憶され
ているフレームパターンと逆のフレームパターンでデー
タが入力された場合は、同期引き込みに時間がかかると
いう問題がある。また、従来のフレーム同期回路では、
予め比較用として既知のフレームパターンを記憶してお
くための記憶回路が必要である。

【００１０】本発明は上記の点に鑑みなされたもので、
２種類のフレームパターンを同時に検出することによ
り、上記の課題を解決したフレーム同期回路を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は１フレーム毎に極性が異なるフレームビッ
トが付加されたデータが入力されるフレーム同期回路に
おいて、１フレーム間隔の二つのフレームビットを検出
するフレーム位置検出手段と、フレーム位置検出手段か
らの二つの検出ビットの値が同一であるか異なるかを検
出するパターン検出部と、第１及び第２の同期保護回路
とハンチング手段とより構成したものである。

【００１２】ここで、上記の第１の同期保護回路は、パ
ターン検出部により値が異なると検出された状態が所定
回数連続したときは、同期正常を示す信号を出力する。
また、上記の第２の同期保護回路は、パターン検出部に
より値が同一であると検出された状態が所定回数連続し
たときは、同期はずれを示す信号を出力する。更に、上
記のハンチング手段はパターン検出部により値が同一で
あると検出され、かつ、該第２の同期保護回路から同期
はずれを示す信号が入力されたときは、前記フレーム位
置検出手段による検出ビット位置を１ビットずらす。

【００１３】

【作用】本発明では、２種類の既知のフレームパターン
のうちの一方のフレームパターンを記憶しておいて、こ
れと入力データのフレームパターンと比較するのではな
く、フレームパターンが１フレーム毎に極性が反転する
ことに着目し、前記パターン検出部により前記フレーム
位置検出手段からの二つのフレームビットが異なるかど
うかを検出するようにしているため、２種類のフレーム
パターンの両方を同時に検出することができる。

【００１４】

【実施例】図１は本発明の一実施例の回路系統図を示
す。同図に示すように、本実施例のフレーム同期回路
は、入力端子１よりのデータ中のフレームビットを検出
するフレーム位置検出回路２と、入力端子３よりのクロ
ックが入力されるハンチング回路４と、パターン検出部
５と、パターン検出部５からの信号とハンチング回路４
からの信号との論理積をとる２入力ＡＮＤ回路６及び７
と、前方保護回路８及び後方保護回路９と、ＳＲフリッ
プフロップ１０とよりなる。

【００１５】ハンチング回路４はフレームカウンタ４１
と、ゲート回路４２及び２入力ＡＮＤ回路４３とよりな
る。ゲート回路４２はＡＮＤ回路４３の出力信号が”
Ｌ”レベルのときのみ、入力端子３よりのクロックをフ
レームカウンタ４１に入力させる。パターン検出部５は
２入力排他的論理和（ＥＸ−ＯＲ）回路５１と、２入力
排他的否定論理和（ＥＸ−ＮＯＲ）回路５２とよりな
り、それぞれ出力信号をＡＮＤ回路６及び７に出力す
る。

【００１６】前方保護回路８及び後方保護回路９はそれ
ぞれリセット端子を有し、リセット後所定回数入力信号
が入力された時点で、フリップフロップ１０をセット又
はリセットする。フリップフロップ１０はＱ出力端子よ
り同期はずれを示す信号を出力し、Ｑバー（ＸＱ）出力
端子より同期正常を示す信号を出力する。

【００１７】次に、本実施例の動作について説明する。
入力端子１より入力された入力データは、フレーム位置
検出回路２に供給される。この入力データは、図２に示
す如く、各フレームの先頭に、１ビットのフレームビッ
トＦ１又はＦ２がフレーム毎に交互に付加されている。
ここで、フレームビットＦ１は例えば”１”で、Ｆ２
は”０”であるから、換言すると入力データは１フレー
ム毎に極性が反転するフレームビットが付加されてい
る。

【００１８】この入力データは、フレームカウンタ４１
の出力フレーム位置パルスにより上記のフレームビット
Ｆ１又はＦ２がフレーム位置検出回路２において検出さ
れる。検出された１フレーム間隔のフレームビットＦ１
及びＦ２は、それぞれＥＸ−ＯＲ回路５１及びＥＸ−Ｎ
ＯＲ回路５２に供給される。

【００１９】前記したように、Ｆ１及びＦ２は（１，
０）であるから、フレーム位置検出回路２でＦ１及びＦ
２の順に検出されたときも、Ｆ２及びＦ１の順に検出さ
れたときもいずれもＦ１及びＦ２が正確に検出されてい
るときは、ＥＸ−ＯＲ回路５１の出力信号は”１”、Ｅ
Ｘ−ＮＯＲ回路５２の出力信号は”０”である。

【００２０】すなわち、フレーム位置検出回路２から出
力される２ビットの信号の極性（値）が異なるときはＥ
Ｘ−ＯＲ回路５１から”１”のパターン一致信号が出力
され、フレーム位置検出回路２から出力される２ビット
の信号の極性（値）が同じときはＥＸ−ＮＯＲ回路５２
から”１”のパターン不一致信号が出力される。

【００２１】ＥＸ−ＯＲ回路５１の出力信号はＡＮＤ回
路６に入力され、またＥＸ−ＮＯＲ回路５２の出力信号
はＡＮＤ回路７に入力され、それぞれフレームカウンタ
４１よりのフレームパルスと論理積をとられ、フレーム
パルスと同期して前方保護回路８及び後方保護回路９に
供給される。

【００２２】前方保護回路８はＡＮＤ回路６の出力信号
でリセットされ、ＡＮＤ回路７の出力信号を所定数計数
した時点で、信号を出力しフリップフロップ１０をセッ
ト状態とする。一方、後方保護回路９はＡＮＤ回路７の
出力信号でリセットされ、ＡＮＤ回路６の出力信号を所
定数計数した時点で、信号を出力しフリップフロップ１
０をリセット状態とする。

【００２３】従って、フレーム位置検出回路２の２ビッ
トの出力検出信号の値が同じ（パターン不一致）となっ
た後、フレーム位置検出回路２の２ビットの出力検出信
号の値が異なる（パターン一致）状態が、後方保護回路
９で所定数計数された時点でフリップフロップ１０がリ
セット状態とされ、そのＸＱ出力端子より同期正常を示
す信号が出力される。すなわち、後方保護回路９及びフ
リップフロップ１０は前記第１の同期保護回路を構成し
ている。

【００２４】また、フレーム位置検出回路２の２ビット
の出力検出信号の値が異なる（パターン一致）状態とな
った後、フレーム位置検出回路２の２ビットの出力検出
信号の値が同じ（パターン不一致）状態が、前方保護回
路８で所定数計数された時点でフリップフロップ１０が
セット状態とされ、そのＱ出力端子より同期はずれを示
す信号が出力される。すなわち、前方保護回路８及びフ
リップフロップ１０は前記第２の同期保護回路を構成し
ている。

【００２５】ＡＮＤ回路４３は上記の同期はずれを示す
信号の出力状態において、ＡＮＤ回路７からのパターン
不一致信号を通過させてゲート回路４２に入力し、これ
をゲート「閉」状態とする。これにより、フレームカウ
ンタ４１へのクロック入力が遮断され、フレーム位置検
出回路２のフレームビット検出位置が１ビットずらされ
る。

【００２６】このように、本実施例によれば、フレーム
位置検出回路２でＦ１及びＦ２の順に検出されたとき
も、Ｆ２及びＦ１の順に検出されたときもいずれもＦ１
及びＦ２が正確に検出されているときは、ＥＸ−ＯＲ回
路５１からパターン一致信号を出力することができるた
め、フレームビットＦ１及びＦ２のどちらが先に入力さ
れても、同じ同期引込み時間でフレーム同期を確立する
ことができる。

【００２７】なお、本発明は上記の実施例に限定される
ものではなく、例えば１フレーム中のフレームビットが
複数ビットでもそれらが１フレーム毎に交互に極性が反
転する場合は適用可能である。

【００２８】

【発明の効果】以上説明したように、本発明によれば、
パターン検出部によりフレーム位置検出手段からの二つ
のフレームビットが異なるかどうかを検出することによ
り、２種類のフレームパターンの両方を同時に検出する
できるようにしたため、２種類のフレームビットのどち
らが先に入力されても同じ同期引込み時間でフレーム同
期を確立することができる。また、本発明では既知のフ
レームパターンを記憶しておく記憶部が不要であるた
め、記憶部削減の効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例の回路系統図である。

【図２】図１の入力データのフレームフォーマットの一
例を示す図である。

【図３】従来の一例の構成図である。

【符号の説明】

１ データ入力端子 ２ フレーム位置検出回路 ３ クロック入力端子 ４ ハンチング回路 ５ パターン検出部 ８ 前方保護回路 ９ 後方保護回路 １０ ＳＲフリップフロップ ４１ フレームカウンタ ５１ ２入力排他的論理和回路（ＥＸ−ＯＲ回路） ５２ ２入力排他的否定論理和回路（ＥＸ−ＮＯＲ回
路）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １フレーム毎に極性が異なるフレームビ
   ットが付加されたデータが入力されるフレーム同期回路
   において、 １フレーム間隔の二つのフレームビットを検出するフレ
   ーム位置検出手段と、 該フレーム位置検出手段からの二つの検出ビットの値が
   同一であるか異なるかを検出するパターン検出部と、 該パターン検出部により値が異なると検出された状態が
   所定回数連続したときは、同期正常を示す信号を出力す
   る第１の同期保護回路と、 該パターン検出部により値が同一であると検出された状
   態が所定回数連続したときは、同期はずれを示す信号を
   出力する第２の同期保護回路と、 該パターン検出部により値が同一であると検出され、か
   つ、該第２の同期保護回路から同期はずれを示す信号が
   入力されたときは、前記フレーム位置検出手段による検
   出ビット位置を１ビットずらすハンチング手段とを有す
   ることを特徴とするフレーム同期回路。
2. 【請求項２】 前記ハンチング手段は、前記データから
   抽出したクロックを計数し、前記フレーム位置検出手段
   にフレーム位置検出パルスを出力するフレームカウンタ
   と、前記第２の同期保護回路から同期はずれを示す信号
   が入力され、かつ、前記パターン検出部から前記値が同
   一であることを示す信号が入力されたときに、該クロッ
   クの該フレームカウンタへの供給を遮断するゲート回路
   手段とよりなることを特徴とする請求項１記載のフレー
   ム同期回路。