JPH04207832A

JPH04207832A - 同期検出方式

Info

Publication number: JPH04207832A
Application number: JP2340119A
Authority: JP
Inventors: Masayuki Tanaka; 正行田中; Yuji Obana; 裕治尾花
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1992-07-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕ディジタル通信のデータ中の同期パターンを検出し、同
期状態にあるか否かを検出する同期検出方式に関し、正確に擬似同期状態を検出して同期はずれアラームを出
力できる同期検出方式を提供することを目的とし、受信データ中の同期パターンを検出する同期パターン検
出手段と、同期パターン検出手段で検出した同期パター
ン検出結果を保持する記憶手段と、クロック信号からフ
レームパルスを発生するフレームパルス発生手段と、記
憶手段の内容からフレーム同期が確立している否かを判
定する同期検出判定手段からなるフレーム同期検出回路
に、記憶手段の中に記憶されている同期パターン未検出
のフレーム数を計数する計数手段を設け、記憶手段の中
の同期パターン未検出のフレーム数を計数手段にて計数
し、該計数値が第１の所定の数取上になったときに擬似
同期として同期はずれアラームを壮力するように構成す
る。

〔産業上の利用分野〕

本発明は、ディジタル通信のデータ中の同期パターンを
検出し、同期状態にあるか否かを検出する同期検出方式
に関する。

例えば、同期状態でないにもかかわらず、同期状態であ
ると誤判定した場合には、通信は可能であるが、その間
に送受信したデータは誤ったデータとなる。

近年は、ディジタル通信において伝送しようとする信号
の超多重化が行われるようになってきている。

従って、■フレームの中に多重化されるデータ量が増大
しており、同期を誤検出した場合には、その間に送受信
したデータは無効となり、ロスが大きくなる。したがっ
て、その同期検出を正確に且つ迅速に行うことが要求さ
れている。

〔従来の技術〕

第４図は従来例を説明するブロック図である。

図中の１１は同期パターン検出回路、２３は同期パター
ン検出結果記憶回路、３１はフレームパルスジェネレー
タ（以下フレームＰＧと称する）、４３は同期検出判定
回路である。

上述の回路において、入力するクロック信号より、フレ
ームＰＧ３１はフレームパルスを発生し、同期パターン
検出回路１１および同期パターン検出結果記憶回路２３
に送出する。

同期パターン検出回路１１は、フレームＰＧ３１の発生
するフレームパルスを基準として入力データ中の同期パ
ルスを検出し、同期パターンに一致しているか否かを判
定し、その結果を同期パターン検出結果記憶回路２３に
書き込む。

同期検出判定回路４３は同期パターン検出結果記憶回路
２３の内容が、ｍフレーム連続して同期パターンが一致
したとき同期検出（以下後方保護と称する）と判定し、
同期パターンの不一致がｎフレーム連続したとき同期は
ずれ（以下前方保護と称する）と判定する。

〔発明が解決しようとする課題〕

上述の従来例においては、同期が検出されたあと、それ
が擬似同期であると判定する条件を、同期パターンの不
一致がｎフレーム連続したときとしている。

したがって、同期パターンの検出と不検出が交互に繰り
返されるような明らかな擬似同期状態であっても、擬似
同期状態であると判定することができない。

本発明は、正確に擬似同期状態を検出してアラーム情報
を出力できる同期検出方式を提供することを目的とする
。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図は同期検出回路を
示し、図中の１０は受信データ中の同期パターンを検出
する同期パターン検出手段であり、２０は同期パターン
検出手段１０で検出した同期パターン検出結果を保持す
る記憶手段であり、３０はクロック信号からフレームパ
ルスを発生するフレームパルス発生手段であり、４０は
記憶手段２０の内容からフレーム同期が確立している否
かを判定する同期検出判定手段である。

また、５０は同期検出回路に設ける記憶手段２０の中に
記憶されている同期パターン未検出のフレーム数を計数
する計数手段であり、記憶手段２０の中の同期パターン未検出のフレーム数を
計−敵手段５０にて計数し、該計数値が第１の所定の数
以上になったときに擬似同期として同期はずれアラーム
を出力することにより本課題を解決するための手段とす
る。

〔作　用〕

上述の構成において、入力するクロック信号より、フレ
ームパルス発生手段３０はフレームパルスを発生する。

同期ハターン検出手段１０は、フレームパルス発生手段
３０が発生したフレームパルスを基準として入力データ
中の同期パルスを検出し、同期パターンに一致している
か否かを判定し、その結果を記憶回路２０に書き込む。

計数手段５０では記憶回路２０の中の同期パターン未検
出フレームの数を計数し、計数結果を同期検出判定手段
４０に送出する。

同期検出判定手段４０ては、同期パターン未検出フレー
ムの数が第１の所定の数以上てあことを検出したときに
は、擬似同期状態として同期はずれアラームを出力する
ことにより、擬似同期状態を正確に検出することが可能
となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明する図、第３図は本発明の
実施例のタイムチャートを説明する図をそれぞれ示す。

なお、全図を通じて同一符号は同一対象物を示す。

第２図、第３図に示す本発明の実施例は、前方保護はｑ
フレーム中ｐフレームが同期未検出のとき同期はずれと
し、後方保護はｍ段の例である。

第２図に示す実施例の構成は、第１図で説明した記憶手
段２０としてｍビットシフトレジスタ２１と否定論理積
回路（以下ＮＡＮＤ回路と称する）２２、同期検出判定手段４０としてＮＡＮＤ回路４１とＳ−Ｒ
フリップフロップ回路（以下ＦＦ回路と称する）４２、計数手段５０として、ｑ相すングカウンタ５１と、複合
ゲート５２と、ｐ進カウンタ５３とから構成した例であ
る。

実施例においては同期パターン検出手段１０で入力デー
タ中のフレームパターンを抽出し、一致をとった結果が
データ端子に入力され、フレームパルス発生手段３０で
発生したフレームパルスがフレームパルス端子に入力さ
れので、同期パターン検出手段１０とフレームパルス発
生手段３０はトにより説明する。

■　クロック信号である。

■　入力データであり、フレームパルス位置でパターン
が一致したときに［ＩＪ、パターンが不一致のときに「
０」が入力される。

■　フレームパルスを示す。

■　ＮＡＮＤ回路２２の出力であり、フレームパルスが
「ｌ」のときのみ、クロックの「０」が出力される。

（１）　ｍビットシフトレジスタ２１の初段の出力を示
す。

（２）　ｍビットシフトレジスタ２１の２段目の出力を
示す。

（ｑ−１）ｍビットシフトレジスタ２１の（ｑ−１）段
目の出力を示す。

ｍビットシフトレジスタ２１はフレームパルスが入力す
る毎に、データ端子のデータを取り込み、各段のデータ
をそれぞれ次段にシフトする。

（５０ａ）　　ｑ相すングカウンタ５１より出力するｐ
進カウンタ５３のリセット信号であり、フレームパルス
■より２クロツク遅れた負極性のパルスである。

（５１）〜（５ｑ−１）　　　Ｑ相すンクカウンタ５１
の出力を示す。

■　ｍビットシフトレジスタ２１の各段の出力を反転し
た信号とｑ相すングカウンタ５１の出力の論理積を取っ
た出力の論理和であり、ｍビットシフトレジスタ２Ｉの
１〜（ｑ−１）段の出力が「０」になっている数だけの
パルスを出力する。

（ａ）、（Ｃ）はｍビットシフトレジスタ２１の出力が
一致を示すｒｌＪであったので、「０」を出力し、（ｂ
）はｍビットシフトレジスタ２１の出力が不一致を示す
「０」であったので、「１」を出力したことを示す。

（ｄ）は次のフレームパルスが不一致であったのでｒＮ
を出力したことを示す。

■　ｐ進カウンタ５３のキャリイＣＯであり、（ｄｌパ
ルスの前までで、（ｐ−１）カウントしており、（ｄ）
パルスにより、ｐカウントとなりキャリイＣ○を出力し
たことを示す。

■　「ＯｊレベルのキャリイＣＯを反転してリセット入
力とすることにより５−ＲＦＰ回路４２をリセットして
「０」レベルの同期はずれアラームを出力する。

ＮＡＮＤ回路４１はｍ段シフトレジスタ２１の出力がす
べて、同期パターンの一致を示すｒｌＪを出力したとき
「０」を出力し、この「０」を反転してセット入力とし
て５−ＲＦＰ回路４２をセットして同期状態を示すｒｌ
Ｊを出力する後方保護を行う。

ここで、ミス・フレーム率Ｐ、（同期状態であるにもか
かわらず回線誤りにより、誤ってハンティング動作を行
う確率）を０．０１回／月以下に抑えることを条件にｐ
、ｑの値を算出すると、ｐ＝６、ｑ＝１２のときＰ１＝６．３Ｘ１０−’回／月が求まり、ｐ＝６、ｑ＝１２に設定すればよいことが分
かる。

また、本実施例で説明したように、ｑ個のデータ中ｐ個
以上がが不一致であるときと、従来例で説明した条件（
ｎフレーム連続して不一致であること）のときに擬似同
期状態としてアラーム情報を出力することも可能である
。

この回路は、論理和回路を用いて従来条件での擬似同期
検出と本実施例の擬似同期検出との論理和を取った出力
を５−ＲＦＦ回路４２のリセット入力端子Ｒに入力する
ことにより簡単に実現することができる。

〔発明の効果〕

以上のような本発明によれば、ｑフレーム中の同期パタ
ーン検出結果のうち、ｐフレーム以上が同期未検出を条
件として、非同期状態を検出することにより、正確に非
同期状態を検出できる同期検出方式を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、第３図は本発明の実施例のタイムチャートを説明する図
、第４図は従来例を説明する図、をそれぞれ示す。図において、ＩＯは同期パターン検出手段、１１は同期パターン検出回路、２０は記憶手段、２１はｍビットシフトレジスタ、２２．４１はＮＡＮＤ回路、２３は同期パターン検出結果記憶回路、３０はフレーム
パルス発生手段、３１はフレームＰＧ、４０は同期検出判定手段、４２は５−ＲＦＰ回路、４３は同期検出判定回路、５０は計数手段、５１はｑ相すングカウンタ、５２は複合ゲート、５３はＰ進カウンタ、をそれぞれ示す。本発明の詳細な説明するフロック図第１図 ■　　　　　　　　　ｗ百ビーーーｌ不完明の実施イ列のタイ乙り一トと説明する図クロック従来例を説明するフロ、り図第４し」

Claims

【特許請求の範囲】

（１）ディジタル通信のデータ中の同期パターンを検出
し、同期状態にあるか否かを検出する同期検出方式であ
って、受信データ中の同期パターンを検出する同期パターン検
出手段（１０）と、前記同期パターン検出手段（１０）で検出した同期パタ
ーン検出結果を保持する記憶手段（２０）と、クロック信号からフレームパルスを発生するフレームパ
ルス発生手段（３０）と、前記記憶手段（２０）の内容からフレーム同期が確立し
ている否かを判定する同期検出判定手段（４０）からな
るフレーム同期検出回路に、前記記憶手段（２０）の中
に記憶されている同期パターン未検出のフレーム数を計
数する計数手段（５０）を設け、前記記憶手段（２０）の中の同期パターン未検出のフレ
ーム数を前記計数手段（５０）にて計数し、該計数値が
第１の所定の数以上になったときに擬似同期として同期
はずれアラームを出力することを特徴とする同期検出方
式。
（２）前記同期パターン検出手段（１０）と、前記記憶
手段（２０）と、前記フレームパルス発生手段（３０）
と、前記同期検出判定手段（４０）と、前記計数手段（
５０）よりなる同期検出回路において、前記記憶手段（２０）の中の同期パターン未検出のフレ
ーム数を前記計数手段（５０）にて計数し、該計数値が
第１の所定の数以上になったときと、前記記憶手段（２
０）の中の同期未検出フレーム数が第２の所定の数以上
連続したときに擬似同期として同期はずれアラームを出
力することを特徴とする同期検出方式。