JPS62209934A - フレ−ム同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明はパルスコードモジュレーション（ＰＣＭ）等に
おける時分割多重化信号の受信分離を行うためのフレー
ム同期装置に関するものである。

（従来の技術） 従来、時分割多重化信号の時間基準点を見つけるフレー
ム同期装置として第４図に示すようなものがある。

このフレーム同期検出器はパターン検出器１、同期分離
カウンタ３、一致、不一致判定部５、同期保護部７、ハ
ンチング部９、からなる。又ハンチング部９は遅延回路
１１とアンドゲート１３とを有する。

パターン検出器１は受信デジタル信号Ｒの同期パターン
を検出するものでその詳細な構成例を第５図に示す。第
５図に示すようにこのパターン検出器１は４タツプのシ
フトレジスタ１５とインバータ１７と４人カアンドゲー
ト１９からなり、“１１０１“である同期パターンを検
出するものである。シフトレジスタ１５に“１１０１”
が記憶された状態では３ビツトめの“０”がインバータ
１７で反転されて４人カアンドゲート１９に入力される
のでこの４人カアンドゲート１９の出力が“１“となる
。このように同期パターン“１１０１“がシフトレジス
タ１５にとらえられるとその出力が“１”となる。同期
分離カウンタ３にはアンドゲート１３を介してクロック
パルス信号ＣＬが入力される。このクロックパルス信号
ＣＬは受信デジタル信号Ｒと同期したものである。

この同期分離カウンタ３はクロックパルス信号ＣＬを１
フレ一ム分カウントする毎に同期パターン分離信号Ｓを
出力する。一致不一致判定部５はパターン検出器１の出
力信号Ｔと同期パターン分離信号Ｓとの発生時刻を比較
してそれらの一致不一致を判定するものである。

同期保護部７は一致不一致判定部５からの一致信号また
は不一致信号が所定回数出力された時にハンチング部９
に信号を送る。ハンチング部９はクロックパルス信号Ｃ
Ｌを制御して同期分離カウンタ３に入力する。

同期保護部７がパターン検出器１の出力信号Ｔと同期パ
ターン分離信号Ｓの発生時刻が所定回数にわたって一致
していると判定している場合はアンドゲート１３はスル
ー状態であり、同期分離カウンタ部３は正確に１フレ一
ム分の間隔で同期パターン分離信号Ｓを出力し続け、ま
たこの同期パターン分離信号Ｓはフレーム同期パルス出
力として端子２１に出力される。同期保護部７からは保
護判定結果としての同期成立判定信号Ｕが端子２３に出
力される。

これに対して同期保護部７が所定回数にわたって不一致
を判定した場合アンドゲート１３はクロックパルス信号
入力を１クロツク抑圧するように働き、同期分離カウン
タ部３に供給されるカウントクロック数が１つ減る。こ
のため同期分離カウンタ部３は「１フレーム＋１クロツ
ク」分の時間間隔で同期パターン分離信号Ｓを出力する
ことになり、これは同期パターン検出の判定を行うタイ
ミングが１クロック分シフトしたことと等価となる。こ
のシフトを繰り返すことをハンチングと呼び、同期はず
れが生じてもハンチングにより必ず同期パターンを検出
して同期復帰することができる。パターン連続不一致判
定の間は、同期保護部７からは保護判定結果としての同
期はずれ判定信号出力Ｕが端子２３に出力される。

また他の実施例として第６図に示すようなものがある。

同図に示す例では同期保護部７、ハンチング部９の機能
をファームウェア−化して読出し専用メモリ（ＲＯＭ）
２７に書込み、ラッチ２５によりＲＯＭ２７の出力の一
部を１クロック時間分保持するように構成され第４図に
示すものと同一の機能を果たせしむるものである。

（発明が解決しようとする問題点） しかしながら第４図に示すフレーム同期装置ではゲート
やフリップフロップ等の素子が多く必要となりハード規
模が大きくなり、信頼性も低いという問題点があった。

また第６図に示すフレーム同期装置では回路規模の大き
い同期分離カウンタ３は残るため、ある程度のハード規
模の削減しか期待できないしファームウェアパラメータ
の柔軟性（可変性）もその状態遷移情報の書込みが多量
かつ複雑であるため問題であった。

本発明は前記問題点に鑑みてなされたものでハード規模
がより小さく同期引込みに関する種々のパラメータも容
易に変更設定できる弾力性に富んだフレーム同期装置を
提供することを目的とすることにある。

［発明の構成］ （問題点を解決するための手段） 本発明は所定のフレーム周期でフレーム同期信号を有す
る受信デジタル信号の該フレーム同期信号を検出するパ
ターン検出器と、同期信号が所定の回数以上連続して検
出されると同期がとれたものとみなし同期信号が所定の
回数以上連続して検出されないときには同期がはずれた
ものとみなす同期保護手段と、同期がはずれているとみ
なされたときに素数のカウント動作を行ってフレーム同
期信号との一致点を検出するハンチング手段と、各繰り
返し処理の時間をフレーム周期に一致させるダミーカウ
ント手段と、を具備することを特徴とする。

（作用） 本発明では、同期保護手段、ハンチング手段、ダミーカ
ウント手段がソフトウェア化されて読出し専用メモリに
格納される。

（実施例） 以下本発明の実施例を図面に基づいて詳細に説明する。

第１図は本実施例に関わるフレーム同期装置のハードウ
ェアの構成図である。このフレーム同期装置はパターン
検出器１．３ステートバツフア３１、ＣＰＵ３３、ＲＯ
Ｍ３５、ラッチ３７とからなる。

パターン検出器１は第４図に示す従来のパターン検出器
１と同一のもので受信デジタル信号Ｒが入力され同期パ
ターンが検出されると、３ステートバツフア３１に信号
を送る。ＣＰＵ３３のクロック入力端子ＣＬＫには、ク
ロックパルス信号ＣＬが入力される。ＲＯＭ３５には同
期分離カウンタ動作、同期保護動作、ハンチング動作お
よびその他のＣＰＵ３３の制御動作のためのプログラム
が書込まれている。

３ステートバツフア３１の出力およびＲＯＭ３５の端子
ＤＯ〜Ｄ７は３ステートになっており、それぞれＣＰＵ
３３からの入力要求信号Ｉ　ＲＥＱおよびメモリ要求信
号ＭＲＥＱにより別個にアクティブとなって、両者の出
力同士がファイトしない様構成している。すなわち３ス
テートバツフア３・１は入力Ｃがアクティブでないとき
はその出力がハイインピーダンス状態であり、入力Ｃに
接続されたＣＰＵ３３のＩ　ＲＥＱ信号がアクティブと
なったときのる、パターン検出器１の検出信号をＣＰＵ
３３のＤＯラインに乗せる。またＲＯＭ３５は入力Ｅが
アクティブでないときはその端子ＤＯ−Ｄ７がハイイン
ピーダンス状態であり、人力Ｅに接続されたＣＰＵ３３
のＭＲＥＱ信号がアクティブになったときにのみ、読出
し出力をＣＰＵ３３の端子ＤＯ−Ｄ７に乗せる。

またアドレス信号ＡはＣＰＵ３３からＲＯＭ３５へと渡
され、ＲＯＭ３５に書込まれた同期引込み手順プログラ
ムを順次アクセスして行く。

さらにＣＰＵ処理結果としての同期／同期はずれ判定信
号は、ＣＰＵ３３から出力命令によってパスラインのＤ
７ラインに出力され、ラッチ３７においてＣＰＵ３３の
出力要求信号０ＲＥＱに基づきこの判定信号のデユーテ
ィが引き延ばされ端子２３に出力される。ＣＰＵ３３の
Ｉ　ＲＥＱ信号は、同期成立時には１フレームに１度パ
ターン検出器１の検出結果を監視するための信号とみな
せるから、そのままフレーム同期パルスとして端子２１
に出力される。

本実施例ではパターン検出器１の検出信号を３ステート
バツフア３１を介して一定周期毎にＣＰＵ３３のＤＯラ
インから入力命令によって取込み、ＣＰＵ処理を行う。

以下本実施例の動作を第２図に示すフローチャートに基
づいて説明する。

まず電源投入直後ＣＰＵ３３を初期化するためＣＰＵ３
３の各内部レジスタの初期設定、同期保護カウンタのリ
セット、フラグのリセット等が行われる（ステップ２０
１）。パターン検出器１から３ステートバツフア３工を
介してＣＰＵ３３にパターン検出信号Ｔが送られＣＰＵ
３３の入力取込み時に同期パターンが検出されたものと
しくステップ２０３）、後方保護カウンタＢＰの値を１
増やす（ステップ２０５）。後方保護カウンタＢＰの値
が、後方保護段数ＢＮよりも小さいとき（ステップ２０
７）はハンチングフラグＨＦをクリアしくステップ２０
９）、第３ダミーカウンタを動作しくステップ２１１）
　、ステップ２０３にもどる。この動作を繰り返して後
方保護カウンタＢＰの値が後方保護段数ＢＮの値以上に
なると（ステップ２０７）、後方保護カウンタＢＰをク
リアしくステップ２１３）第４ダミーカウンタを動作さ
せる（ステップ２１５）。すなわち以上の動作は、例え
ば後方保護段数ＢＮを３とした場合、同期パターンが３
回以上連続検出されると、ステップ２１３およびステッ
プ２１５の動作を行い同期がとれたとみなして第２図（
２）ステップ２１７以降の同期ループへ遷移するもので
ある。

さらに同期パターンが検出されると（ステップ２１７）
　、前方保護カウンタＦＰをクリアしくステップ２１９
）　、第５ダミーカウンタを動作させ（ステップ２２１
）、ステップ２１７にもどる。

すなわち同期がとれていて毎回同期パターンが検出され
る状態ではステップ２１７からステップ２２１までの処
理を繰り返して行う。

ステップ２１７において同期パターンが検出されないと
きには前方保護カウンタＦＰの値を１増やしくステップ
２２３）、前方保護カウンタＦＰの値と前方保護段数Ｆ
Ｎの値を比較しくステップ２２５）、前方保護カウンタ
ＦＰの値が前方保護段数ＦＮの値より小さいときには第
６ダミーカウンタを動作させ（ステップ２２７）、ステ
ップ２１７にもどる。ステップ２１７，２２３゜２２５
．２２７の動作を繰り返すこと、すなわち前方保護段数
の値が例えば３であるとき同期パターンの検出が行われ
ない状態が連続して３回生じて、前方保護、カウンタＦ
Ｐの値が前方保護段数ＦＮの値と等しくなる（ステップ
２２５）と、前方保護カウンタＦＰをクリアしくステッ
プ２２９）、ハンチングフラグＨＦを１とする（ステッ
プ２３１）。

すなわち同期パターンが３回続けて検出されないときに
はハンチングフラグＨＦを立て同期がはずれたとみなし
て第２図（１）ステップ２０３以降の非同期ループへ遷
移する。

次にステップ２０３において、同期パターンが検出され
ないときにはハンチングフラグＨＦが１であるか否か判
断され（ステップ２３５）、前記の場合にはステップ２
３１でハンチングフ、ラグＨＦが立っているので、第１
ダミーカウンタを動作させ、ハンチング動作に移る（ス
テップ２３７）。

このハンチング動作について説明する。第３図はフレー
ム周期りと第１ダミーカウンタ（ステップ２３７）　、
ステップ２０３，２３５の和のカウント周ＪＩＭとを示
したもので、このカウント周期Ｍとしては素数が選ばれ
る。ステップ２０３゜２３５．２３７の処理を繰り返し
ている間にフレーム周期りとカウント周期Ｍの最小公倍
数以内の時刻において同期がとれ、ハンチングが完了す
る。

ステップ２３５においてハンチングフラグＨＦがＯの場
合には後方保護カウンタＢＰをクリアしくステップ２３
９）、ハンチングフラグＨＦを立て（ステップ２４１）
、第２ダミーカウンタを動作させ（ステップ２４３）、
ステップ２０３にもどる。

次に各ダミーカウンタのカウント周期について述べる。

第１ダミーカウンタのカウント周期Ｍは前述したように
素数となる。第２ダミーカウンタから第６ダミーカウン
タは各ループの処理時間がフレーム周期りに等しくなる
ように設定される。すなわち例えば第５ダミーカウンタ
ではステップ２１７゜２１９．２２１の繰り返しループ
の１ループの処理時間がフレーム周期りに等しくなるよ
うに設定される。

以上の動作においてステップ２０３、ステップ２３５、
ステップ２３７を繰り返すことがハンチング動作である
。また後方保護カウンタＢＰの値が後方保護段数ＢＮの
値を越えたときに同期がとれたとみなし前方保護カウン
タＦＰの値が前方保護段数ＦＮの値を越えたときに同期
はずれとみなすことが同期保護動作である。また、第２
ダミーカウンタから第６ダミーカウンタによって各ルー
プの処理時間がフレーム周期に等しくされることが同期
分離動作である。

以上説明したように本実施例では同期引込みに関わる諸
手順のうち少なくとも同期分離カウンタ動作、ハンチン
グ制御動作、同期保護動作等をソフトウェア化してＲＯ
Ｍに収容し、マイクロコンピュータによる蓄積プログラ
ム制御によりフレーム同期機能を実現しているから、ハ
ード規模をより小さくでき、信頼性も向上するという利
点がある。

さらに同期引込みに関わる諸パラメータもソフトウェア
上で容品に変更して、応用分野に最適な値に設定できる
し、例えば保護段数を書込み／読出しメモリ（ＲＡＭ）
に収容すれば、外部からリアルタイムに変更設定（′４
！込み）でき、弾力性に富んだ系を提供できるという利
点もある。

また異なるフレーム構成やフレーム周期の系に変更設計
する際も、原則的に同一ハードでソフトのみの変更で対
処できる。ソフトウェアはＣＰＵの体系化された命令で
のみ構成しであるから、当該技術分野でよく用いられる
汎用ソフトウェア開発支援装置を利用すれば、さらに容
易かつ効率の良いソフトウェア設計ができる。

［発明の効果］ 以上詳細に説明したように本発明によればハード規模が
より小さく同期引込みに関する種々のパラメータも容易
に変更設計できる弾力性に富んだフレーム同期装置を提
供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るフレーム同期装置の構
成図、第２図は本実施例の動作を示すフローチャート、
第３図はフレーム周期りと第１ダミー力ウンクルーブの
カウントの力゛ラント周期Ｍとの関係を示す図、第４図
は従来のフレーム同期装置の構成図、第５図は共ターン
検出器の構成図、第６図は従来の別のフレーム同期装置
の構成図である。 １・・・パターン検出器、３３・・・ＣＰＵ、３５・・
・ＲＯＭ。 第１図 第３図 第２図（０）

Claims (1)

1. 【特許請求の範囲】 所定のフレーム周期でフレーム同期信号を有する受信デ
   ジタル信号の該フレーム同期信号を検出するパターン検
   出器と、 同期信号が所定の回数以上連続して検出されると同期が
   とれたものとみなし同期信号が所定の回数以上連続して
   検出されないときには同期がはずれたものとみなす同期
   保護手段と、 同期がはずれているとみなされたときに素数のカウント
   動作を行ってフレーム同期信号との一致点を検出するハ
   ンチング手段と、 各繰り返し処理の時間をフレーム周期に一致させるダミ
   ーカウント手段と、 を具備することを特徴とするフレーム同期装置。