JPH03201635A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信に利用する。

本発明は、基幹伝送系、公衆通信網、加入者系その他デ
ィジタル伝送系のフレーム同期に利用する。

〔従来の技術〕

第３図は、従来のフレート同期回路を示すブロック構成
図である。第３図において、ｌは受信データ、２は受信
データ１のクロック、３はパターン一致検出回路、４は
パターン一致信号、５はフレームカウンタ、６はフレー
ムパルス、７は遅延回路、８ａおよび８ｂはインバータ
付きアンド回路、９ａはア、ンド回路、ＩＯはハンチン
グパルスならびに１４は保護回路である。そして保護回
路１４は、４個のＤ形フリップフロップ１１、セットリ
セットフリップフロップ１２、ならびにアンド回路１３
ａおよび１３ｂを含んでいる。

以下に本従来例の動作を説明する。

パターン−数構出回路３は、フレームパターンがフレー
ム内に集中配置されている場合は、そのパターンを検出
したとき、論理［１コのパターン一致信号４を出力する
。また、フレームパターンがフレーム内に分散配置され
ている場合には、パクーン一致検出回路３は、１フレ一
ム分のメモリにより入力データを蓄積してそれによりフ
レームパターンを検出したとき、論理［１コのパターン
一致信号４を出力する。パターン−数構出回路３の出力
は、パターン不一致状態では論理［０］となる。

フレームカウンタ５は、入力されるクロック２をカウン
トし、カウント値が１フレ一ム周期分になるごとにｌク
ロック幅のフレームパルス６を出力する。

保護回路１４は、フレームパルス位置におけるインバー
タ付アンド回路８ａの出力をフレームパルス６により初
段のＤ形フリップフロップ１１に入力する。セットリセ
ットフリップフロップ１２は、フレームパルス位置で連
続してパターン不一致が検出されたとき、アンド回路１
３ａの出力によりセットされ、フレームパルス位置で連
続してパターン一致が検出されたとき、アンド回路１３
ｂの出力によりリセットされる。

セットリセットフリッププロップ１２がセット状態にあ
るとき、保護回路１４は後方保護状態であり、その出力
は論理［１］となっている。また、この状態はフレーム
同期はずれ状態に対応する。一方、セットリセットフリ
ップフロップ１２がリセット状態にあるとき、保護回路
１４は前方保護状態であり、その出力は論理［０コとな
っている。また、この状態はフレーム同期状態に対応す
る。

すなわち、後方保護とは、パターン一致が検出されても
すぐに同期状態とせずに、−数構出回数が一定値（保護
段数）を越えた場合に同期状態と判断することをいい、
前方保護とは、これとは反対に同期状態にあるときにパ
ターン不一致を検出してもすぐに同期はづれ状態と判断
せずに、不一致検出回数が一定値（保護段数）を越えた
場合に同期はずれと判断することをいう。

フレームカウンタ５は、アンド回路９ａの出力が論理［
１］のとき、遅延回路７によって遅延されたハンチング
パルス１０によりインバータ付きアンド回路８ｂにおい
て次のクロックの入力が禁止されるため、ハンチングし
、フレームパルス６を出力している状態に留まる。しか
し、フレームカウンタ５は、パターン一致が検出され、
アンド回路９ａの出力が論理［０］となると、次のクロ
ックよりクロック２が入力されるため計数動作を行う。

〔発明が解決しようとする問題点３ 以上説明した従来のフレーム同期回路においては、保護
回路１４は、伝送路の平均ランダム符号誤り率がある設
定値以上のとき、前方保護を終了してフレーム同期状態
からフレーム同期はずれ状態に移行するように設計され
る。従って、前記誤り率に応じて検出すべき連続するパ
ターン不一致の数すなわち前方保護段数が決まる。この
場合、前方保護の時間は、最悪状態では、前方保護段数
のフレーム周期倍となる。

しかし、伝送路の符号誤りには、ランダム誤りとバース
ト誤りが存在する。バースト誤りは、数ビットから数千
ビットあるいはそれ以上のビットにわたって連続して誤
る誤りである。フレーム周期が短い場合、伝送路の平均
ランダム符号誤り率は設定値以下であるにもかかわらず
、バースト誤りが前記前方保護の時間以上続いた場合に
は、フレーム同期がはずれてしまう。従って、従来のフ
レーム同期回路は、フレーム周期が短い場合、バースト
誤りに弱い欠点がある。

なお、バースト誤りは、−級にビット位相跳躍が生じな
い場合が多いと考えられている。このため、バースト誤
りに対してはフレーム同期をはずさないほうが望ましい
。

本発明の目的は、前記の欠点を除去することにより、バ
ースト誤りに強いフレーム同期回路を提供することにあ
る。

〔問題点を解決するための手段〕

本発明は、フレームパターンがフレーム内に分散配置ま
たは集中配置されたディジタル信号を受信してフレーム
同期をとるパターン−数構出回路と、入力されるクロッ
クをカウントしカウント値が一フレーム周期分になるご
とに１クロック幅のフレームパルスを出力するフレーム
カウンタと、前記パターン−数構出回路の出力に対応し
てフレーム同期の前方保護および後方保護の処理を行う
保護処理手段とを備えたフレーム同期回路において、前
記保護処理手段は、前記パターン検出回路が、前記フレ
ームカウンタから出力されるフレームパルス位置で連続
してある回数パターン一致を検出したときに後方保護を
終了し、ｎを自然数として前記フレームパルス位置のｎ
倍の周期位置で連続してある回数パターン不一致を検出
したときに前方保護を終了させる手段を含むことを特徴
とする。

〔作用〕

本発明では、フレームパルス位置のｎ倍の周期位置にお
いて、連続してパターン不一致を検出したとき、保護回
路のセットリセットフリップフロップをセット状態にす
ることにより前方保護を終了して後方保護状態に入るた
め、前方保護時間を従来のｎ倍にしながら、従来と同じ
平均ランダム伝送路誤り率以上で同期はずれ状態に移行
できる。

従って、本発明のフレーム同期回路は、フレーム周期が
短い場合においてもバースト誤りに強くなる。

なお、後方保護状態では、フレームパルス位置において
、連続してパターン一致を検出したとき、保護回路のセ
ットリセットフリップフロップをリセット状態にするこ
とにより後方保護を終了して前方保護状態に入るため、
同期復帰時間は従来方式と同じになる。

〔実施例〕

第１図は本発明の第一実施例を示すブロック構成図であ
る。

本実３Ｓ　例は、フレームパターンがフレーム内に分散
配置または集中配置されたディジタル信号としての受信
データ１のフレーム同期をとるパターン−数構出回路３
と、入力されるクロック２をカウントしカウント値が一
フレーム周期分になるごとに１クロック幅のフレームパ
ルス６を出力するフレームカウンタ５と、パターン−数
構出回路３の出力に対応してフレーム同期の前方保護お
よび後方保護の処理を行う保護処理手段と、インバータ
付アンド回路８ａおよび８ｂと、アンド回路９ａと、遅
延回路７とを備えたフレーム同期回路において、 本発明の特徴とするところの、 前記保護処理手段として、４個のＤ形フリップフロップ
１１、アンド回路１３ａおよび１３ｂならびにセットリ
セットフリップフロップ１２とを含む保護回路１４と、
フレームカウンタ５からのフレームパルス６を入力して
そのｎ倍の周期で出力パルス１６を出力するカウンタ１
５と、アンド回路９ｂおよびインバータ付アンドゲート
８ｃを含み、フレームパルス６および出力パルス１６の
いずれか一方を選択してインバータ付アントゲ−）８ａ
の他方の入力に入力するセレクタ１７とを含んでいる。

特に、第１図において、第３図の従来例と異なる点は、
カウンタ１５およびセレクタ１７を設けたことにある。

次に、本第−実施例の動作について説明する。

本実施例において、カウンタ１５およびセレクタ１７を
除いた他の回路は、第３図の従来例と同じであり同様の
動作を行う。

カウンタ１５は、フレームパルス６を計数し、計数値が
ｎとなる毎にフレームパルス６と同じパルス幅の出力パ
ルス１６を出力する。カウンタ１５は、フレームパルス
６に同期して動作するため、その出力パルス１６は、常
にフレームパルス６のｎ倍の周期位置にフレームパルス
６と同位相で出力される。セレクタ１７は、保護回路１
４の出力が論理［１］のときは、フレームパルス６を選
択し、保護回路１４の出力が論理［０］のときは、出力
パルス１６を選択するように動作する。

以上述べたように動作するため、保護回路１４には、そ
の出力が論理［０］である前方保護状態では、フレーム
周期のｎ倍の周期でパターン一致検出結果の反対論理値
が入力される。従って、前方保護時間は、従来方式のｎ
倍になる。一方、保護回路１４の出力が論理［１コであ
る後方保護状態では、保護回路１４に、フレーム周期で
パターン一致検出結果の反対論理値が入力されるため、
フレーム同期復帰時間は従来方式と同じとなる。

なお、フレームカウンタ５とカウンタ１５とは、一つの
カウンタとし、カウンタ内のフリップフロップの中間段
からフレームパルス６を（’Ｉ４し、最終段から出力パ
ルス１６を作成する構成にすることもできる。また、第
１図では、リセット計数形の保護回路を用いているが、
本実施例の適用範囲は保護回路の形式に限定されるもの
ではない。

第２図は本発明の第二実施例を示すブロック構成図であ
る。

本第二実施例は、第１図の第一実施例において、本発明
の特徴とするところの保護処理手段として、カウンタ１
５およびセレクタ１７に代えて、使用するＤ形フリップ
フロップの数を、従来例で使用する数をｍとしたとき、
ｍ−ｎ−１とし、アンド回路１３ａへの入力をｎ個おき
のＤ形フリップフロップ１１の出力からとるように構成
した保護回路１４ａを設けたものである。なお、第２図
はｎが２の場合の例である。

保護回路１４ａは、このように構成されるため、前方保
護時間は従来方式のｎ倍になる。一方、後方保護に関係
するアンド回路１３ｂへの入力は従来例と同じなので、
フレーム同期復帰時間も従来方式と同じとなる。

〔発明の効果〕

以上説明したように、本発明は、保護回路を、フレーム
カウンタの出力のフレームパルス位置のｎ倍の周期位置
で連続してある回数パターン不一致を検出したときに前
方保護を終了するように制御できるようにしたので、前
方保護時間を従来方式のｎ倍にすることができる。従っ
て、特に、フレーム周期が短い場合、フレーム同期回路
をバースト誤りに対して強くすることができる効果かあ
る。

【図面の簡単な説明】

第１図は本発明の第一実施例を示すブロック構成図。 第２図は本発明の第二実施例を示すブロック構成図。 第３図は従来例を示すブロック構成図。 １・・・受信データ、２・・・クロック、３・・・パタ
ーン−数構出回路、４・・・パターン一致信号、５・・
・フレームカウンタ、６・・・フレームパルス、７・・
・遅延回路、８ａ　、８ｂ　、８ｃ・・・インバータ付
アンド回路、９ａ１９ｂＳ１３ａ１１３ｂ・・・アンド
回路、１０・・・ハンチングパルス、１１・・・Ｄ形フ
リップフロップ、１２・・・セットリセットフリップフ
ロップ、１４．１４ａ・・・保護回路、１５・・・カウ
ンタ、１６・・・出力パルス、１７・・・セレクタ。

Claims (1)

1. 【特許請求の範囲】 １、フレームパターンがフレーム内に分散配置または集
   中配置されたディジタル信号を受信してフレーム同期を
   とるパターン一致検出回路と、入力されるクロックをカ
   ウントしカウント値が一フレーム周期分になるごとに１
   クロック幅のフレームパルスを出力するフレームカウン
   タと、前記パターン一致検出回路の出力に対応してフレ
   ーム同期の前方保護および後方保護の処理を行う保護処
   理手段と を備えたフレーム同期回路において、 前記保護処理手段は、前記パターン検出回路が、前記フ
   レームカウンタから出力されるフレームパルス位置で連
   続してある回数パターン一致を検出したときに後方保護
   を終了し、ｎを自然数として前記フレームパルス位置の
   ｎ倍の周期位置で連続してある回数パターン不一致を検
   出したときに前方保護を終了させる手段を含む ことを特徴とするフレーム同期回路。