JPH0457425A - ディジタル信号受信回路 - Google Patents
ディジタル信号受信回路Info
- Publication number
- JPH0457425A JPH0457425A JP2169235A JP16923590A JPH0457425A JP H0457425 A JPH0457425 A JP H0457425A JP 2169235 A JP2169235 A JP 2169235A JP 16923590 A JP16923590 A JP 16923590A JP H0457425 A JPH0457425 A JP H0457425A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- initial
- sampling phase
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 61
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送における受信回路に関する。
本発明は、トレーニングが行われるディジタル信号の受
信回路において、 初期位相設定後に速やかに同期引込み範囲内になるよう
にサンプリング位相を制御することによリ、 トレーニングを高速化することができるようにしたもの
である。
信回路において、 初期位相設定後に速やかに同期引込み範囲内になるよう
にサンプリング位相を制御することによリ、 トレーニングを高速化することができるようにしたもの
である。
ディジタル信号受信回路では、受信信号の自動等化やタ
イミング信号抽出のためにトレーニング時間が必要であ
るが、トレーニングを高速化し短い同期引込み時間を実
現することが重要である。
イミング信号抽出のためにトレーニング時間が必要であ
るが、トレーニングを高速化し短い同期引込み時間を実
現することが重要である。
特に、受信タイミングのトレーニングに関する従来例と
しては、特願昭６２−２８８９４０ （文献１）に記
載されているような初期位相設定回路を使用して最適サ
ンプリング位相の近くからトレーニングを開始して高速
化を実現化する方法がある。
しては、特願昭６２−２８８９４０ （文献１）に記
載されているような初期位相設定回路を使用して最適サ
ンプリング位相の近くからトレーニングを開始して高速
化を実現化する方法がある。
従来の初期位相設定を用いる方法を第４図に示す。この
図は、最適サンプリング位相を中心に各種位相の関係を
示したものである。（Ａ）は初期位相設定回路が設定す
る初期位相の範囲を示し、初期位相を計算する際の誤差
や位相設定の自由度が低く設定誤差がある場合には、初
期位相の設定値は分布する。（Ｂ）は識別判定が正常に
行われ同期引込みが可能な位相の範囲を示す。一般に、
初期位相（Ａ）が同期引込み可能な位相の範囲（Ｂ）の
内側に入っていても、初期位相設定後から受信サンプリ
ング位相が動いて同期引込みが完了する前に（Ｂ）の範
囲外になり、同期引込みが不可能となることがある。初
期位相設定後に受信サンプリング位相が動く原因は、通
常の場合に受信信号と受信回路内部の発振器との周波数
のずれによるものである。（Ｃ）は同期引込みが完了す
るまでの時間内に受信サンプリング位相の動きを示すも
ので、（Ａ）の範囲と（Ｃ）の範囲とを加算したものが
（Ｂ）の範囲を越える場合には、同期引込み時間内で同
期をとることが保証できない。
図は、最適サンプリング位相を中心に各種位相の関係を
示したものである。（Ａ）は初期位相設定回路が設定す
る初期位相の範囲を示し、初期位相を計算する際の誤差
や位相設定の自由度が低く設定誤差がある場合には、初
期位相の設定値は分布する。（Ｂ）は識別判定が正常に
行われ同期引込みが可能な位相の範囲を示す。一般に、
初期位相（Ａ）が同期引込み可能な位相の範囲（Ｂ）の
内側に入っていても、初期位相設定後から受信サンプリ
ング位相が動いて同期引込みが完了する前に（Ｂ）の範
囲外になり、同期引込みが不可能となることがある。初
期位相設定後に受信サンプリング位相が動く原因は、通
常の場合に受信信号と受信回路内部の発振器との周波数
のずれによるものである。（Ｃ）は同期引込みが完了す
るまでの時間内に受信サンプリング位相の動きを示すも
ので、（Ａ）の範囲と（Ｃ）の範囲とを加算したものが
（Ｂ）の範囲を越える場合には、同期引込み時間内で同
期をとることが保証できない。
このように、初期位相設定回路を用いて受信サンプリン
グ位相を最適サンプリング位相のできるだけ近くに設定
した場合に、（Ａ）と（Ｃ）の範囲が（Ｂ）の範囲を越
えるような条件では、同期弓込み時間の保証値が著しく
長くなる欠点がある。
グ位相を最適サンプリング位相のできるだけ近くに設定
した場合に、（Ａ）と（Ｃ）の範囲が（Ｂ）の範囲を越
えるような条件では、同期弓込み時間の保証値が著しく
長くなる欠点がある。
本発明は、このような欠点を除去するもので、安定に高
速同期引込みが行えるディジタル信号受信回路を提供す
ることを目的とする。
速同期引込みが行えるディジタル信号受信回路を提供す
ることを目的とする。
本発明は、受信信号をフィルタリングし、このフィルタ
リングされた受信信号を最適サンプリング位相で識別判
定する等化判定回路と、この等化判定回路の同期引込み
状態を検出する同期引込み検出回路とを備えたディジタ
ル信号受信回路において、″受信信号の最適サンプリン
グ位相を求め、この最適サンプリング位相から所定方向
に所定量をシフトした位相に初期サンプリング位相を初
期設定する初期位相設定回路と、受信トレーニング時に
、上記初期位相設定回路が初期設定する初期サンプリン
グ位相から開始し、時間の経過に伴ってこの初期サンプ
リング位相を上記所定方向と逆方向にシフトし、上記同
期引込み検出回路が上記等化判定回路の同期引込み状態
を検出した時点でこのシフトを停止し、以後、上記等化
判定回路から供給されるタイミング情報に基づくサンプ
リング位相を保持するタイミング制御回路とを備える。
リングされた受信信号を最適サンプリング位相で識別判
定する等化判定回路と、この等化判定回路の同期引込み
状態を検出する同期引込み検出回路とを備えたディジタ
ル信号受信回路において、″受信信号の最適サンプリン
グ位相を求め、この最適サンプリング位相から所定方向
に所定量をシフトした位相に初期サンプリング位相を初
期設定する初期位相設定回路と、受信トレーニング時に
、上記初期位相設定回路が初期設定する初期サンプリン
グ位相から開始し、時間の経過に伴ってこの初期サンプ
リング位相を上記所定方向と逆方向にシフトし、上記同
期引込み検出回路が上記等化判定回路の同期引込み状態
を検出した時点でこのシフトを停止し、以後、上記等化
判定回路から供給されるタイミング情報に基づくサンプ
リング位相を保持するタイミング制御回路とを備える。
ここで、上記タイミング制御回路は、電圧入力を可変設
定できる電圧制御発振器を備えた構成でも良い。
定できる電圧制御発振器を備えた構成でも良い。
最適サンプリング位相より所定量の位相があらかじめず
れた位相を初期位相とし、初期位相設定後から同期引込
みまでの期間、サンプリング位相を一方向にソフトする
。これにより、同期引込み時間の高速化が実現できる。
れた位相を初期位相とし、初期位相設定後から同期引込
みまでの期間、サンプリング位相を一方向にソフトする
。これにより、同期引込み時間の高速化が実現できる。
以下、本発明の一実施例を図面に基づき説明する。
第１図はこの実施例の構成を示すブロック図である。こ
の実施例は、第１図に示すように、等化判定回路１と、
初期位相設定回路２と、タイミング制御回路３と、同期
引込み検出回路４とを備え、ここで、等化判定回路１は
、受信信号の等化回路１１と、識別判定回路１２と、判
定帰還等化・タイミング情報作成回路１３と、受信信号
のサンプリング回路１４とから構成される。この実施例
では、サンプリング回路１４は受信信号について等化回
路１１の前段に配置したが、等化回路１１の後段に配置
しても本発明を実施することができる。
の実施例は、第１図に示すように、等化判定回路１と、
初期位相設定回路２と、タイミング制御回路３と、同期
引込み検出回路４とを備え、ここで、等化判定回路１は
、受信信号の等化回路１１と、識別判定回路１２と、判
定帰還等化・タイミング情報作成回路１３と、受信信号
のサンプリング回路１４とから構成される。この実施例
では、サンプリング回路１４は受信信号について等化回
路１１の前段に配置したが、等化回路１１の後段に配置
しても本発明を実施することができる。
この実施例は、第１図に示すように、受信信号をフィル
タリングし、このフィルタリングされた受信信号を最適
サンプリング位相で識別判定する等化判定回路１と、こ
の等化判定回路１の同期弓込み状態を検出する同期引込
み検出回路４とを備え、さらに、本発明の特徴とする手
段として、受信信号の最適サンプリング位相を求め、こ
の最適サンプリング位相から所定方向に所定量をシフト
した位相に初期サンプリング位相を初期設定する初期位
相設定回路２と、受信トレーニング時に、初期位相設定
回路２が初期設定する初期サンプリング位相から開始し
、時間の経過に伴ってこの初期サンプリング位相を上記
所定方向と逆方向にシフトし、同期引込み検出回路４が
等化判定回路１の同期引込み状態を検出した時点でこの
シフトを停止し、以後、等化判定回路１から供給される
タイミング情報に基づくサンプリング位相を保持するタ
イミング制御回路３とを備える。
タリングし、このフィルタリングされた受信信号を最適
サンプリング位相で識別判定する等化判定回路１と、こ
の等化判定回路１の同期弓込み状態を検出する同期引込
み検出回路４とを備え、さらに、本発明の特徴とする手
段として、受信信号の最適サンプリング位相を求め、こ
の最適サンプリング位相から所定方向に所定量をシフト
した位相に初期サンプリング位相を初期設定する初期位
相設定回路２と、受信トレーニング時に、初期位相設定
回路２が初期設定する初期サンプリング位相から開始し
、時間の経過に伴ってこの初期サンプリング位相を上記
所定方向と逆方向にシフトし、同期引込み検出回路４が
等化判定回路１の同期引込み状態を検出した時点でこの
シフトを停止し、以後、等化判定回路１から供給される
タイミング情報に基づくサンプリング位相を保持するタ
イミング制御回路３とを備える。
次に、この実施例の動作を第１図ないし第３図に基づき
説明する。
説明する。
判定帰還等化・タイミング情報作成回路１３で作成され
るタイミング情報は現在のサンプリング位相が最適サン
プリング位相に対して進んでいるか遅れているかを示す
情報であり、文献１にその手法が示されている。初期位
相設定回路２は、等化回路１１での受信波形または判定
帰還等化・タイミング情報作成回路１３からのタイミン
グ情報を用いて最適サンプリング位相を計算するが、等
化回路１１の受信波形から計算する方法は文献１に開示
されている。タイミング制御回路３は、同期引込み後に
判定帰還等化・タイミング情報作成回路１３からのタイ
ミング情報に従ってサンプリング位相を最適サンプリン
グ位相に近づける機能と、初期位相設定時に初期位相設
定回路２の指示に基づきサンプリング位相を判定位相に
設定する機能とを持つ。タイミング制御回路３のこの二
つの機能は既に公知である。本発明の特徴とするところ
は、タイミング制御回路３に、初期位相設定後の同期弓
込みまでの間、サンプリング位相を一方向にシフトする
機能を付加したことと、初期位相設定回路２が最適サン
プリング位相よりも一方向に一定量ずれた位相を初期位
相としたこととである。
るタイミング情報は現在のサンプリング位相が最適サン
プリング位相に対して進んでいるか遅れているかを示す
情報であり、文献１にその手法が示されている。初期位
相設定回路２は、等化回路１１での受信波形または判定
帰還等化・タイミング情報作成回路１３からのタイミン
グ情報を用いて最適サンプリング位相を計算するが、等
化回路１１の受信波形から計算する方法は文献１に開示
されている。タイミング制御回路３は、同期引込み後に
判定帰還等化・タイミング情報作成回路１３からのタイ
ミング情報に従ってサンプリング位相を最適サンプリン
グ位相に近づける機能と、初期位相設定時に初期位相設
定回路２の指示に基づきサンプリング位相を判定位相に
設定する機能とを持つ。タイミング制御回路３のこの二
つの機能は既に公知である。本発明の特徴とするところ
は、タイミング制御回路３に、初期位相設定後の同期弓
込みまでの間、サンプリング位相を一方向にシフトする
機能を付加したことと、初期位相設定回路２が最適サン
プリング位相よりも一方向に一定量ずれた位相を初期位
相としたこととである。
第２図に示すように、（Ａ′）は、初期位相設定回路２
が設定するサンプリング位相であり、第３図に示す（Ａ
）に対して位相が進んだ方向にφ１だけずれている。ま
た、（Ｂ′）および（Ｃ′）は、それぞれ第３図の（Ｂ
）および（Ｃ）と同じである。この実施例では、初期位
相設定後にサンプリング位相をシフトしていくが、この
様子を（Ｄ’ ）に示す。矢印が右下向きとなっている
が、下向きの成分は時間の進行を示しており、初期位相
設定時から通常同期引込みが完了するまでの時間内に位
相がφ２だけシフトされることを意味する。（Ｄ′）に
より、初期位相設定時に（Ａ′）の範囲にあったサンプ
リング位相は、通常同期引込みが完了するまでの時間内
に（Ａ’ ）＋ （Ｃ”）＋ （Ｄ’ ）の範囲に移動
する。ここで（Ａ’ ）＋（Ｃ’ ） ＋（Ｄ’ ）
の範囲は（Ｂ′）の範囲を左端で越えているが、越えて
いる部分に該当した場合でもさらに少し時間が経過すれ
ば位相シフトの量が増加してサンプリング位相が（Ｂ′
）の範囲内になる。このように、第３図で示すように、
（Ａ）＋ （Ｃ）の範囲が（Ｂ）の範囲を越えるような
場合であっても、（Ａ）を（Ａ′）にずらし、かつ位相
シフ）（Ｄ’）を追加することによって同期引込み時間
を若干増加させるだけで高速な同期引込み時間を保証で
きる。
が設定するサンプリング位相であり、第３図に示す（Ａ
）に対して位相が進んだ方向にφ１だけずれている。ま
た、（Ｂ′）および（Ｃ′）は、それぞれ第３図の（Ｂ
）および（Ｃ）と同じである。この実施例では、初期位
相設定後にサンプリング位相をシフトしていくが、この
様子を（Ｄ’ ）に示す。矢印が右下向きとなっている
が、下向きの成分は時間の進行を示しており、初期位相
設定時から通常同期引込みが完了するまでの時間内に位
相がφ２だけシフトされることを意味する。（Ｄ′）に
より、初期位相設定時に（Ａ′）の範囲にあったサンプ
リング位相は、通常同期引込みが完了するまでの時間内
に（Ａ’ ）＋ （Ｃ”）＋ （Ｄ’ ）の範囲に移動
する。ここで（Ａ’ ）＋（Ｃ’ ） ＋（Ｄ’ ）
の範囲は（Ｂ′）の範囲を左端で越えているが、越えて
いる部分に該当した場合でもさらに少し時間が経過すれ
ば位相シフトの量が増加してサンプリング位相が（Ｂ′
）の範囲内になる。このように、第３図で示すように、
（Ａ）＋ （Ｃ）の範囲が（Ｂ）の範囲を越えるような
場合であっても、（Ａ）を（Ａ′）にずらし、かつ位相
シフ）（Ｄ’）を追加することによって同期引込み時間
を若干増加させるだけで高速な同期引込み時間を保証で
きる。
次に、本発明の特徴を実現する手法について述べる。ま
ず、初期位相設定後同期引込みまでの間サンプリング位
相を一方向にシフトしていくタイミング制御回路３の機
能については、タイミング制御回路をＶＣＯ＜電圧制御
発振器）を用いて構成し、ＶＣＯの電圧入力を強制的に
ずらして発振周波数をずらして位相を動かす方法や、受
信ボーレートよりも高速のクロックをＮ分周して受信サ
ンプリングクロックとし、その分周比を時々Ｎ１または
Ｎ＋１として位相を動かす方法などの様々な方法がある
。また、初期位相設定回路２が最適サンプリング位相よ
りも一方向に一定量ずれた位相を初期位相とする方法に
ついては、２π／Ｍ（Ｍは整数）毎の複数個の位相毎に
文献１の手法でパワーを計算して最適サンプリング点と
なるものを求めておき、現在○位相からその最適サンプ
リング位相まで前述のＮ値を一回だけ修正して位相を飛
ばしてしまう方法などの様々な方法がある。
ず、初期位相設定後同期引込みまでの間サンプリング位
相を一方向にシフトしていくタイミング制御回路３の機
能については、タイミング制御回路をＶＣＯ＜電圧制御
発振器）を用いて構成し、ＶＣＯの電圧入力を強制的に
ずらして発振周波数をずらして位相を動かす方法や、受
信ボーレートよりも高速のクロックをＮ分周して受信サ
ンプリングクロックとし、その分周比を時々Ｎ１または
Ｎ＋１として位相を動かす方法などの様々な方法がある
。また、初期位相設定回路２が最適サンプリング位相よ
りも一方向に一定量ずれた位相を初期位相とする方法に
ついては、２π／Ｍ（Ｍは整数）毎の複数個の位相毎に
文献１の手法でパワーを計算して最適サンプリング点と
なるものを求めておき、現在○位相からその最適サンプ
リング位相まで前述のＮ値を一回だけ修正して位相を飛
ばしてしまう方法などの様々な方法がある。
本発明は、以上説明したように、初期位相の範囲をずら
し、かつ、初期位相設定後にサンプリング位相をシフト
することにより、安定に高速同期引込みを可能にする効
果がある。
し、かつ、初期位相設定後にサンプリング位相をシフト
することにより、安定に高速同期引込みを可能にする効
果がある。
第４図は、従来例の動作を示す説明図。
１・・・等化判定回路、２・・・初期位相設定回路、３
・・タイミング制御回路、４・・・同期引込み検出回路
、１１・・・等化回路、１２・・・識別判定回路、１３
・・・判定帰還等化・タイミング情報作成回路、１４・
・・サンプリング回路。
・・タイミング制御回路、４・・・同期引込み検出回路
、１１・・・等化回路、１２・・・識別判定回路、１３
・・・判定帰還等化・タイミング情報作成回路、１４・
・・サンプリング回路。
Claims (1)
- 【特許請求の範囲】 １、受信信号をフィルタリングし、このフィルタリング
された受信信号を最適サンプリング位相で識別判定する
等化判定回路と、 この等化判定回路の同期引込み状態を検出する同期引込
み検出回路と を備えたディジタル信号受信回路において、受信信号の
最適サンプリング位相を求め、この最適サンプリング位
相から所定方向に所定量をシフトした位相に初期サンプ
リング位相を初期設定する初期位相設定回路と、 受信トレーニング時に、上記初期位相設定回路が初期設
定する初期サンプリング位相から開始し、時間の経過に
伴ってこの初期サンプリング位相を上記所定方向と逆方
向にシフトし、上記同期引込み検出回路が上記等化判定
回路の同期引込み状態を検出した時点でこのシフトを停
止し、以後、上記等化判定回路から供給されるタイミン
グ情報に基づくサンプリング位相を保持するタイミング
制御回路と を備えたことを特徴とするディジタル信号受信回路。 ２、上記タイミング制御回路は、電圧入力を可変設定で
きる電圧制御発振器を備えた請求項１記載のディジタル
信号受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169235A JP2586694B2 (ja) | 1990-06-26 | 1990-06-26 | ディジタル信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169235A JP2586694B2 (ja) | 1990-06-26 | 1990-06-26 | ディジタル信号受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457425A true JPH0457425A (ja) | 1992-02-25 |
| JP2586694B2 JP2586694B2 (ja) | 1997-03-05 |
Family
ID=15882741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169235A Expired - Lifetime JP2586694B2 (ja) | 1990-06-26 | 1990-06-26 | ディジタル信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586694B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5937752A (ja) * | 1982-08-26 | 1984-03-01 | Fujitsu Ltd | フレ−ム同期方式 |
| JPH02111130A (ja) * | 1987-11-16 | 1990-04-24 | Nec Corp | 受信回路 |
-
1990
- 1990-06-26 JP JP2169235A patent/JP2586694B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5937752A (ja) * | 1982-08-26 | 1984-03-01 | Fujitsu Ltd | フレ−ム同期方式 |
| JPH02111130A (ja) * | 1987-11-16 | 1990-04-24 | Nec Corp | 受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2586694B2 (ja) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005162B1 (ko) | 디지탈 변조신호를 위한 복조장치 및 복조 방법 | |
| JPS6194429A (ja) | 位相同期回路 | |
| JP3033520B2 (ja) | クロック抽出回路 | |
| JPH0457425A (ja) | ディジタル信号受信回路 | |
| JP2558769B2 (ja) | ビット同期回路 | |
| JPH0256134A (ja) | クロック再生方式 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH0650881B2 (ja) | タイミング抽出回路 | |
| JPS63117519A (ja) | Ｄｐｌｌ回路の収束判定器 | |
| JP2593973B2 (ja) | クロック再生方式 | |
| JPH0646727B2 (ja) | クロツク再生回路 | |
| JPH06311154A (ja) | タイミング再生回路 | |
| JPS63193626A (ja) | 位相同期回路 | |
| JP2805606B2 (ja) | ディジタル信号再生装置 | |
| JP2564926B2 (ja) | クロックとデータ信号の位相同期回路 | |
| JPS6011853B2 (ja) | 位相同期回路 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPS6362932B2 (ja) | ||
| JPH0418812A (ja) | ディジタルｐｌｌ装置 | |
| JPH03178221A (ja) | 位相同期装置 | |
| JPH0254622A (ja) | タイミング再生回路 | |
| JPS61265934A (ja) | ビツト同期回路 | |
| JPS6362933B2 (ja) | ||
| JPH01260943A (ja) | 通信端末装置 |