JPH02111130A - 受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送システムに関し、特に、受信
信号が伝送ボーレートに等しいサンプリングレートでサ
ンプリングされるボーレートサンプリング型の受信回路
に関する。

〔従来の技術〕

従来の技術において、ディジタル伝送システムの送信機
と受信機は、アナログ回路で構成されている。しかしな
がら、近年のスイッチト・キャパシタ・フィルタリング
（Ｓ　ＣＦ）技術およびディジタル信号処理技術の発展
により、受信機で受信されたランダムな信号系列を時間
軸上で離散的に扱い処理することがすでに可能になって
いる。そのような受信機は、受信信号を伝送ボーレート
に等しいサンプリングレートでサンプリングし、サンプ
ルされた信号系列を出力するボーレートサンプラと、サ
ンプルされた信号系列を判定する判定回路とを有する。

伝送ボーレートに等しいサンプリングレートを使用する
サンプリング法は、ボーレートサンプリングと呼ばれる
。受信信号が伝送ボーレートの２倍以上のサンプリング
レートでサンプリングされる他のサンプリング法も、ま
た可能である。しかしながら、前者の方法は、信号処理
時間や例えば線形等化器のフィルタタップ数を減少する
ことができ、従って、後者よりもすぐれている。

ボーレートサンプリングがこうむる困難な点は、サンプ
リング位相の制御、即ち、サンプリングのためのタイミ
ング制御である。

困難な点を解決する技術として、ミューラー等（Ｍｕｌ
ｌｅｒ　　ｅｔ　　ａｌ）が、米国電気電子技術者協会
発行のトランザクション・オン・コミュニケーションの
１９７６年５月、Ｃ０Ｍ−２４巻、５号に「ディジタル
同期データ受信機におけるタイミング再生」　（Ｔ１ａ
＋１ｎｇ　Ｒｃｃｏｖｃｒｙ　ｉｎＤｌｇｌｔａｌ　５
ｙｎｃｈｒｏｎｏｕｓ　Ｄａｔａ　Ｒｅｃｅｉｖｅｒ　
　、　　ＩＥＥＥＴｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｃｏ
ｎ＋ｍｕｎｉｃａｔｉｏｎ、　ＶＯＬ、　Ｃ０Ｍ−２４
。

Ｎｏ、　５　、　ＭＡＹ　１９７８）という題の論文（
参考文献１）において、受信信号系列のインパルス応答
や判定回路での判定結果を利用するものを提案した。

また、セイラ等（Ｓａｉｌｅｒ　　ｅｔ　　ａｌ）が、
グローブコンの１９８５年にｒｌｓＤＮカストマアクセ
ス用超大規模集積回路トランシーバ」（”Ａ　ＶＬＳＩ
　Ｔｒａｎｃｃｉｖｃｒ　ｒｏｒ　ｔｈＣＩｓＤＮ　Ｃ
ｕ５ｔｏｎ＋ｅｒＡｃｃＣｓｓ　　　ＧＩｏｂｃｃｏｔ
ｖ、１９Ｂ５）という題の論文（参考文献２）において
、「バーカー・カード（Ｂａｒｋｃｒ　Ｃｏｄｅ　）　
Ｊと呼ばれる特殊なコードを使用することによってサン
プリング位相を制御する他の技術を提案した。

〔発明は解決しようとする課題〕

しかしながら、ミューラー等による技術は、判定結果に
、例えば、受信機動作のトレーニング位相時で多くの誤
りを含んでいると、正常な動作が実行されないという問
題点がある。また、セイラ等によるものは、特殊なコー
ドを使用しなければならないという問題点がある。

従って、本発明の目的は、ボーレートサンプリング位相
を判定回路での判定結果やなんらかの特殊なコードを使
用せずに、容易に制御できるディジタル伝送システムに
使用されるボーレートサンプリング型の受゛信回路を提
供することにある。

〔課題を解決するための手段〕

本発明は、ディジタル伝送システムに使用され、伝送ボ
ーレートに等しいサンプリングレートのサンプリング信
号によってディジタル信号を受信信号としてサンプリン
グし、サンプルされた信号系列を出力するボー、レート
サンプリング回路を有する受信回路に適用される。本発
明によれば、受信回路は、ボーレートサンプリング回路
に結合され、サンプルされた信号系列の自己相関関数の
子め定められた要素の線形和をサンプルされた信号系列
のパワーとして計算する計算手段と、パワーに応答し、
サンプルされた信号系列のパワーが最大となるように、
サンプリング信号のサンプリング位相を制御するサンプ
リング制御手段とを有する。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図を参照すると、ここに示された受信回路は、伝送
ボーレートで伝送線路（図示せず）を介して伝送された
受信信号ｒ　（ｔ）を受信する。受信回路は、サンプリ
ング信号によって受信信号「（ｔ）をサンプリングし、
サンプルされた信号系列を出力するボーレートサンプリ
ング回路１１と、伝送ボーレートに等しいサンプリング
レートのサンプリング信号を発生するためのサンプリン
グ信号発生器１２と、サンプルされた信号系列を等化す
るための線路等化器１３と、等比換のサンプルされた信
号系列を判定するための判定回路、１４とを有する。こ
れらボーレートサンプリング回路１１、サンプリング信
号発生器１２、線路等化器１３、および判定回路１４は
従来技術において知られている。従って、これらについ
ての説明は、説明９簡単化のためにここでは省略する。

本発明によれば、受信回路は、さらに、ディジタルフィ
ルタ１５、計算回路１６、およびサンプリング信号の位
相、すなわち、ボーレートサンプリング回路１１でのサ
ンプリング位相を制御するための制御回路１７を有する
。

これらディジタルフィルタ１５、計算回路１６、および
制御回路１７に機能を説明する前に、本発明によるサン
プリング位相制御の原理について以下に説明する。

ａ、がディジタル伝送の伝送シンボルを表し、ｈ　（Ｂ
が送信機内のシンボル源から線路等化器１３の出力端子
までの全体のインパルス応答を表すと仮定すると、”線
路等化器１３の出力でのサンプルおよび等化された信号
系列ｘ　（ｔ）は、従来技術で良く知られているように
、次のように与えられる。

ｘ　　（ｔ）　　−Σ　　ａ　ｌｌ　ψ　ｈ　　（ｔ　
　　ｎＴ）ｎ　−一■　　　　　　　　　　　　　　　
・・・　（１）ここで、Ｔはボーレートすなわちサンプ
リングレートの逆数を表し、サンプリング周期に対応し
、ｎは整数である。

また、サンプルおよび等化された信号系列の自己相関関
数Ｃ（ｉＴ）は次のように与えられることも知られてい
る。

Ｃ（ｉＴ）−Ｅ　Ｃｘ　（ｔ）　　・ｘ　（ｔ−ｉＴ）
）・・・（２） ここで、Ｅ　（Ｘ）はＸの期待値を表し、ｉは整数であ
る。

さて、受信信号が時間ｔ−ｋＴ十τ（τはサンプリング
位相、０≦τ≦Ｔ、およびｋは自然数）であると仮定す
ると、サンプルおよび等化された信号系列は・τの関数
で、式（１）は６次の式（３）に書き換えられる。

ｘ　（ｋＴ＋ｒ）ｍΣａ、　　・ｈ　（ｋ７＋ｒ−ｎＴ
）ｘ　（ｋＴ＋ｒ）及びｈ　（ｋＴ＋ｒ）をＸ（ｒ及び
ｈ　、、　、によって表すと仮定すると、式（３）は次
の式に書き換えられる。

Ｘ３１．−Σａ　ｍ　）１　＆−ｎ１．　　　　　　　
　・・・（４）ｘ　（ｔ）がτの関数であるから、自己
相関関数Ｃ（ｉＴ）はまたτの関数である。従って、Ｃ
（ｉＴ）＝Ｃ＋　　（τ）と置くと、式（２）は次の式
に書き換えられる。

Ｃ，（τ） −Ｅ　（ｘ　（ｋＴ＋ｒ）　　・ｘ　（ｋＴ＋ｒ−ｉＴ
））”　Ｅ　（Ｘ　＊、　ｒ　Ｘ−＊−ｎ、　ｒ　）　
　　　　　　　　　・・・（５）自己相関関数Ｃ＋　　
（τ）のｉ−０における要素Ｃｏ（τ）は式（５）から ＣＬ）（Ｔ）−Ｅ　（Ｘ２＊６．〕 として得られ、それはＸ３１．のパワーを表す。

コンピュータシミュレーション技術を使用して、サンプ
リング位相τの応答におけるＣｏ　　（τ）が：１゛算
され、その計算結果は第２図の曲線Ａによって示される
。曲線Ａから、Ｃｏ　　（τ）はτ−〇で最大（Ｃｏｍ
ｘｘ）　、ｒ−πで最小（（：ｏｍｉｎ）であることが
わかる。これは、Ｃ０（τ）が最大値をとるようにサン
プリング位相を制御することによって、最適なサンプリ
ング位相、即ち、τ−０で受信信号をサンプルすること
ができることを意味する。

同様に、他の要素 ＣＩ　　（ｒ）−Ｅ　（ｘｍ、、Ｘ＋＋−１，、〕及び
Ｃ２（τ）　−Ｅ　（Ｘｍ、　　ｘｋ−２１、〕が、式
（５）からｉ−１及び２に対して計算され、それぞれ、
第２図の曲線Ｂ及びＣによって示される。曲線Ｂ及びＣ
かられかるように、Ｃ１（τ）及びＣ２（τ）は最適な
サンプリング位相でそれぞれ最小Ｃ１ｍ１ＩＩ及びＣ２
ｍａｘをとり、それぞれ、τ−πでＣ，ｍａｘの最大及
びＣ２ｍ１ｎの最小をとる。

Ｃ，（τ）及びＣ２（τ）の各々の最大と最小の比（Ｃ
，ｍａｘ／Ｃ，ｍｉｎ及びＣ２ｍ　ａ　ｘ／　Ｃ２ｍ　
ｉ　ｎ）はＣｏ（ｒ）のそれＣ，ｍａ！／Ｃ，ｍｉｎよ
り大きい。従って、自己相関関数Ｃ，（τ）の２以上の
要素の和を使用するほうが、最適なサンプリング位相を
決定するために、ＣＯ（τ）のみを使用するより好まし
いのがわかる。

自己相関関数Ｃ＋　　（τ）の線形和Ｐは、次式（６）
によって与えられる。

Ｐ−Σ　　ｇ　ｉ　−ＣＩ　（τ）　　　　　　　・・
・　（６）１　　■　−００ ここで、ｇｉは重み係数である。ｇｌの最適化は、伝送
されたパルス遅延やある他の伝送パラメータによる。

第１図に戻って、ディジタルフィルタ１５と計算回路１
６はＰを得るためのものある。実施例において、ディジ
タルフィルタ１５は、（１−Ｄ）のフィルタ特性をもち
、計算回路１６は、次の式によって計算する。

Ｐ　ｔ　＝　Ｅ　［Ｙ２に、　、　　Ｙｈ、　　Ｙｈ−
１，Ｔ）ここで、Ｙ　ｋ　＋　ｒはディジタルフィルタ
１５の出力である。従って、Ｐ、の仝体の特性は、次の
ようになる。

Ｐ　ｒ　−３Ｃｏ　　４　Ｃ１＋　Ｃ２しかしながら、
これは−例であって、ｇｉのパラメータを制限するもの
ではない。

さらに、ある実施例において、ディジタルフィルタ１５
は、線路等化器の前に置かれる。この場合もまた本発明
に含まれる。

制御回路１７はサンプリング信号発生器１２でのサンプ
リング信号のサンプリング位相を制御する。実際には、
制御回路１７は計算回路１６からの計算結果に応答して
、サンプリング位相τをわずかに変化し、計算結果を前
の計算結果として保持する。制御回路が、τを変化後、
計算回路１６からの新しい計算結果を計算回路１６から
の現在の計算結果として受信したとき、制御回路１７は
前の計算結果と現在の計算結果とを比較し、前及び現在
の計算結果間の誤差を出力する。制御回路１７はサンプ
リング位相τを制御し、これによってτ−〇となる。従
って、制御回路は前の計算結果を一時的に保持するため
の保持回路１８と、前及び現在の計算結果を比較するた
めの比較器１つとを有する。

代わりに、制御回路１７は前もってサンプリング信号発
生回路１２を制御し、これによってサンプリング位相を
種々の位相に変化させる。制御回路１７は種々の位相で
計算回路１６によって計算されたパワーの最大のものを
検出し、サンプリング位相を最大パワーを保持するよう
に制御する。

上述したように、最適なサンプリング位相を、自己相関
関数のＣ８（τ）を使用することなく、他の要素、例え
ば、ＣＩ　　（τ）及びＣ２（τ）を使用して検出でき
る。この場合、ディジタルフィルタ１５は必要ない。

第３図を参照すると、他の実施例による受信回路は第１
図のも・のと同様であるが、ディジタルフィルタが使用
されていないことが相違する。サンプル及び等化された
信号系列ｘ　（ｔ）−ｘｋ、ｔは計算回路１６に供給さ
れる。計算回路１６は自己相関関数Ｃ＋　　（τ）の予
め定められた要素の線形和を計算する。

第４図を参照すると、計算回路１６はＰｌ、２”Ｃ＋　
　（τ）−Ｃ２（τ）を計算するために、Ｃ１（ｒ）−
Ｘｉ、ｒ　Ｘｉ−１，を及びＣｚ（ｒ）−Ｘ　ｋ、　ｒ
　Ｘ　ｋ−２，ｒを計算するための第１の部分２０と、
Ｃ，（τ）と−Ｃ２（τ）の線形和をＰ２，２として計
算するための第２の部分２１と、予め定められた時間期
間Ｐ１．２を積分し、Ｍ−Ｐ、、２を出力する第３の部
分２２とを有する。ここで、Ｍは積分回数である。

第１の部分２０は、各々Ｔの時間期間によって人力信号
を遅延するための２つの遅延回路２３及び２４と、２つ
の乗算器２６及び２７とを有する。

線形等化器（第３図の１３）からのサンプル及び等化さ
れた信号系列ｘ（ｔ）＝ｘｈ、、は遅延回路２３と乗算
器２６及び２７に供給される。遅延回路２３はｘ、−１
１，を出力し、それは他の遅延回路２４と乗算器２６に
供給される。従って、乗算器２６はＣ１（τ）　ｍ　Ｘ
　ｉ、　　Ｘ　、−，１、をつくる。遅延回路２４はＴ
によってＸｋ−１，ｒを遅延し、Ｘｋ−２，ｒを出力し
、それは乗算器２７に供給される。従って、乗算器２７
はＣ２（τ）寓８に、　ｒ　Ｘ　ｋ−２，ｒをつくる。

第２の部分２１は和回路２８を有し、第３の部分２２は
お互いに直列に接続された加算器２つと遅延回路３０と
を有する。和回路２８の出力は遅延回路３０の出力と加
算され、加算された信号を出力し、それは遅延回路３０
によって遅延されて、遅延され、た信号を遅延回路３０
からの出力として出力する。従って、遅延された信号は
和回路２８からの出力の積分である。遅延回路３０は、
予め定められた時間期間後、即ち、積分がＭ回実行され
た時に、リセットされる。

計算回路１６が第４図に類似した方法で知られた遅延回
路、乗算器、及び和回路を使用することによって、自己
１１１関関数Ｃ＋　　（γ）の所望の要素の線形和を計
算するように構成できるのは理解であろう。

第３図に戻って、計算結果Ｍ−Ｐ、、２は制御回路１７
に供給される。ＩＩ　ｉ１回路１７は第１図と関連して
上述した方法で、サンプリング信号のサンプリング位相
を・制御する。

第５図を参照すると、計算回路１６は、また、Ｐの計算
を実行するためのプロセッサ３１と、計算のためのプロ
グラム及び重み係数ｇｉを記憶するリードオンリメモリ
　ＣＲＯＭ＞３２と、サンプル及び等化された信号ｘ　
（ｔ）を格納するためのランダムアクセスメモリ（ＲＡ
Ｍ）３３との組み合わせによっても実現できる。

さて、さらに第６図をも参照して、第４図の計算回路に
よって計算されたのと同様のＭ−Ｐ、、２を計算する動
作について説明する。

プロセッサ３１はＲＯＭ３２に記憶されたプログラムに
従って初期ステップＳ１でｍ−０と置き、信号が線形等
化器（第３図の１５）から入力信号Ｘ＋ｎとして供給さ
れたか否かをチエツクする。

Ｘｌａが第１のものとして供給されたとき、プロセッサ
３１はステップＳ３に示されるように、ＲＡＭ３３にＸ
ｌａをＸ、として格納する。それから、Ｘ６．、のつぎ
のちのが第２のものとして供給されたとき、プロセッサ
３１はステップｓ２でＸｌａの第２のものをＸＩ　とじ
て格納し、Ｘｌの前のものをＸ２として書き換える。こ
の後、プロセッサ３１は、Ｘｌｎの供給毎に、ｘ、　　
ｘ２、及びＸ、を、それぞれ、Ｘ１７の現在のもの、Ｘ
Ｉの前のもの、及びｘ２の前のものに書き換える。この
点について、Ｘｌ。は、上述したように、Ｔの時間期間
毎にに供給される。従って、ｍ≧３のとき、Ｘ　ｌ　−
ＸｌａがＸ１５、と仮定すれば、Ｘ２−Ｘｍ−１ｒ及び
Ｘ　、　１１１１１　Ｘ　＆−２＋ｒである。

それから、プロセッサ３１は、ステップＳ４で、Ｃ，ｍ
）（、＊ｘ２及びＣ２−ｘｌ＊ｘ３の計算を実行する。

Ｃ１及びＣ２がＣ＋　　（τ）及びＣ２（τ）に対応し
ていることがわかる。次のステップＳ５で、ｉ−１及び
ｉ−２における重み係数ｇｉ、即ち１．　ｇ　１−１及
びｇ２−−１及びＣ−ＣＩ−’Ｃ２が計算される。それ
から、プロセッサー３１は、ステップＳ７でＳ−Ｓ＋Ｃ
を実行し、ｍに１を加える（ｍ−ｍ＋１）。ステップＳ
６からステップＳ７までプロセスは、連続する入力信号
Ｘ６．、に対して繰り返され、ｍ　−Ｍのとき、Ｓがプ
ロセッサ３１からＭ−Ｐ、、２として送出される。

その後、プロセッサ３〕はｍ−０と置き、同じプロセス
を繰り返す。

第５図の計算回路は、また、プログラムを変更すること
によって、自己相関関数ＣＩ　　（τ）の所望、７）要
素の線形和を計算するように、形成できるのは、この技
術分野の人によって、容易に理解されるだろう。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、持味
なコードや判定結果を使用せずに、ボーレートサンプリ
ング型の受信回路を構成できるという効果がある。

以下余白

【図面の簡単な説明】

第１図は本発明の一実施例による受信回路の主要な部分
を示すブロック図、第２図はボーレートサンプルされた
信号系列の自己相関関数の幾つかの要素のサンプリング
位相応答を示す図、第３図は本発明の他の実施例による
受信回路の主要な部分を示すブロック図、第４図は第３
図内の計算回路の実施例のブロック図、第５図は第３図
内の；１算の他の実施例のブロック図、第６図は第５図
の計算回路の動作を説明するためのフローチャートであ
る。 １１・・ボーレートサンプリング回路、１２・・・ザン
ブリング信号発生器、１３・・・線路等他藩、１４・・
・判定回路、１５・・・ディジタルフィルタ、１６・・
・計算回路、１７・・・制御回路、１８・・保持回路、
１つ・・・比較器、２０・・・第１の部分、２１・・・
第２の部分、２２・・・第３の部分、２３．２４・・・
遅延回路、２６．２７・・・乗算器、２８・・・和回路
、２つ・・・加算回路、３０・・・遅延回路、３１・・
・プロセッサ、３２・・・ＲＯＭ、３３．・・・ＲＡＭ
０ 第２因 第 図 第 図 ＭＰ、２ 第 図

Claims (1)

1. 【特許請求の範囲】 １、ディジタル伝送システムに使用され、上記伝送ボー
   レートに等しいサンプリングレートのサンプリング信号
   によって受信信号をサンプリングし、サンプルされた信
   号系列を出力するボーレートサンプリング回路を有する
   受信回路において、上記ボーレートサンプリング回路に
   結合され、上記サンプルされた信号系列の自己相関関数
   の子め定められた要素の線形和を上記サンプルされた信
   号系列のパワーとして計算する計算手段と、上記パワー
   に応答し、上記パワーが最大となるように、上記サンプ
   リング信号のサンプリング位相を制御するサンプリング
   制御手段と を有することを特徴とする受信回路。 ２、さらに、上記サンプルされた信号系列をフィルタリ
   ングを行い上記計算手段へ送出するディジタルフィルタ
   を有する請求項１記載の受信回路。 ３、上記ディジタルフィルタが（１−Ｄ）のフィルタリ
   ング特性を持つ請求項２記載の受信回路。 ４、上記計算手段が、上記サンプルされた信号系列の自
   己相関関数の上記予め定められた要素を計算し、計算さ
   れたデータ信号を出力する第１の手段と、計算されたデ
   ータ信号の和をとって、合計されたデータ信号を出力す
   る第２の手段と、上記合計されたデータ信号を予め定め
   られた時間期間積分し、積分された信号を上記線形和と
   して出力する第３の手段とを有する請求項１記載の受信
   回路。 ５、上記第１の手段が、各々が上記サンプリングレート
   に対応するサンプリング周期に等しい遅延時間を持ち、
   カスケードに接続され、上記サンプルされた信号系列を
   遅延し、遅延された信号を送出する予め定められた数の
   遅延手段と、上記遅延手段にそれぞれ結合され、上記遅
   延信号に上記サンプルされた信号系列を掛け、それぞれ
   上記計算されたデータ信号を出力する複数の乗算手段と
   を有する請求項４記載の受信回路。 ６、上記第３の手段が上記合計されたデータ信号と加算
   信号とを加算し、加算された信号を出力する加算手段と
   、上記加算された信号を遅延し、上記積分された信号を
   出力する遅延手段とを有し、上記積分された信号は、上
   記加算手段へ上記加算手段へ上記加算信号として供給さ
   れる請求項４記載の受信回路。 ７、上記計算手段が、上記線形和を計算するための計算
   プログラムを記憶するためのリードオンリメモリと、上
   記サンプルされた信号系列を格納するためのランダムア
   クセスメモリと、上記リードオンリメモリと上記ランダ
   ムアクセスメモリと協働して、上記計算プログラムを実
   行し、上記線形和を上記パワーとして出力する処理手段
   とを有する請求項１記載の受信回路。