JPS60206232A - 自動等化方式 - Google Patents
自動等化方式Info
- Publication number
- JPS60206232A JPS60206232A JP6074184A JP6074184A JPS60206232A JP S60206232 A JPS60206232 A JP S60206232A JP 6074184 A JP6074184 A JP 6074184A JP 6074184 A JP6074184 A JP 6074184A JP S60206232 A JPS60206232 A JP S60206232A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- training
- taps
- value
- coefficient value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は自動等化器を内蔵する変復調装置のトレーニ
ング時における自動等化に関するものである。
ング時における自動等化に関するものである。
（従来技術とその問題点）
自動等化器は伝送路の振幅歪み、遅延歪みを等化するこ
とにより、正しいデータ伝送を何うことを目的として変
復調装置の受信部に内蔵さｎている。伝送路の歪みは、
予知できないため、トレーニング信号と呼ば扛る予め定
められた信号を送信側で伝送路に送出し、受信側で上記
トレーニング信号を受信し、その信号状態を調べること
により知るととができ、その歪みを補正できる。即ち。
とにより、正しいデータ伝送を何うことを目的として変
復調装置の受信部に内蔵さｎている。伝送路の歪みは、
予知できないため、トレーニング信号と呼ば扛る予め定
められた信号を送信側で伝送路に送出し、受信側で上記
トレーニング信号を受信し、その信号状態を調べること
により知るととができ、その歪みを補正できる。即ち。
既知の送信トレーニング信号と受信した歪んだトレーニ
ング信号との差により、自動等化器を伝送路の歪み盆等
化するように調整する。
ング信号との差により、自動等化器を伝送路の歪み盆等
化するように調整する。
第１図を用いて一般的なトランスバーサル形の自動等化
器の動作について説明する。入力端子１に入力された受
信トレーニング信号は縦続接続さｎた遅延素子２ｍ（ｍ
：１〜Ｎ−１）で順次シフトされる。遅延素子２の接続
部分からそ扛ぞ扛タップ係数３と呼ばれる調整係数値？
乗し、と扛らｋｇて加算器４によって加算することによ
ってトランスバーサル形フィルタを構成する。この結果
は出力端子５に出力さ扛ると同時に加算器７に入力さ扛
る。
器の動作について説明する。入力端子１に入力された受
信トレーニング信号は縦続接続さｎた遅延素子２ｍ（ｍ
：１〜Ｎ−１）で順次シフトされる。遅延素子２の接続
部分からそ扛ぞ扛タップ係数３と呼ばれる調整係数値？
乗し、と扛らｋｇて加算器４によって加算することによ
ってトランスバーサル形フィルタを構成する。この結果
は出力端子５に出力さ扛ると同時に加算器７に入力さ扛
る。
トレーニング信号発生器６ではトレーニング信号覚悟と
同時に受信側においても同一のトレーニング信号を発生
する。加算器７ではこの発生させたトレーニング信号と
加算器４かもの伝送路歪みを受けたトレーニング信号と
の差（誤差）を出力する。この結果にタップ更新係数値
ｇを乗算器８によって乗じ、最も一般的に用いられてい
る下記式（１）にボしたグラディエンド法アルゴリズム
１２より各々タップ係数２３を修正する。この修正した
結果から、加算器４により総和をとり、同様にトレーニ
ング信号発生器６かの歪みを受けていない信号と上記総
和との誤差を検出し、その結果７（−より筐だ各々のタ
ップ係数値を修正していく。これを繰返すことにより、
タップ係数値は伝送路の歪み全等化する方向に修正さ扛
ていき、最終的には出力端子５には伝送路歪みが等化は
扛だ１６号が出力ざ扛るようになる。
同時に受信側においても同一のトレーニング信号を発生
する。加算器７ではこの発生させたトレーニング信号と
加算器４かもの伝送路歪みを受けたトレーニング信号と
の差（誤差）を出力する。この結果にタップ更新係数値
ｇを乗算器８によって乗じ、最も一般的に用いられてい
る下記式（１）にボしたグラディエンド法アルゴリズム
１２より各々タップ係数２３を修正する。この修正した
結果から、加算器４により総和をとり、同様にトレーニ
ング信号発生器６かの歪みを受けていない信号と上記総
和との誤差を検出し、その結果７（−より筐だ各々のタ
ップ係数値を修正していく。これを繰返すことにより、
タップ係数値は伝送路の歪み全等化する方向に修正さ扛
ていき、最終的には出力端子５には伝送路歪みが等化は
扛だ１６号が出力ざ扛るようになる。
グラディエンド法アルゴリズム
Ｃ（□＋１ ）−ｃ（ｎ）−ｇぐＥ（°３・・・・・・
・・・（１）ｎ：ある時刻を表わし、ｎ＋１は次の時刻
を表わす。
・・・（１）ｎ：ある時刻を表わし、ｎ＋１は次の時刻
を表わす。
Ｃに）：時刻ｎにおける第に番目の複素タップ係数Ｘ（
ｎ）：時刻ｎにおける第に番目の複素人力信号Ｅ（ｎ）
：時刻ｎにおける誤差 第に番目のタップ係数Ｃｋの部分を詳細に書くと第２図
の如くとなる。こ扛は式（υの説明ケブロノク図にした
ものに等しい。
ｎ）：時刻ｎにおける第に番目の複素人力信号Ｅ（ｎ）
：時刻ｎにおける誤差 第に番目のタップ係数Ｃｋの部分を詳細に書くと第２図
の如くとなる。こ扛は式（υの説明ケブロノク図にした
ものに等しい。
乗算器８にて発生したｇＥと、第（ｋ−１）番目の遅延
素子２から出力された入力信号×にとの積を乗算器３０
１にてとり、遅延素子３０４から出力されたタップ係数
Ｃ（ｋＩ″）との差音加算器３０２によってとる。セし
てこ扛をＣ（ｎ＋１復シて入力信号メ、とのに 積を乗算器３０３によってとり、これを加算器４に対し
て出力する。
素子２から出力された入力信号×にとの積を乗算器３０
１にてとり、遅延素子３０４から出力されたタップ係数
Ｃ（ｋＩ″）との差音加算器３０２によってとる。セし
てこ扛をＣ（ｎ＋１復シて入力信号メ、とのに 積を乗算器３０３によってとり、これを加算器４に対し
て出力する。
タップ更新係数１１１１ｇは文献（Ｕｎｇｅｒｂｏｅｃ
ｋ” Ｔｈｅｏｒｙ ｏｎ ｔｈｅ ５ｐｅｅｄ ｏ（
Ｏｏｎｖｅｒｇｃｎｃｃ １ｎＡｄａｐｔｉｖｅ ｇｑ
ｕａｌｉｚｅｒｓ ｆｏｒ Ｄｉｇｉｔａｌ Ｏｏｍｍ
ｕｎｉｃａ −１ｉｏｎ” ＩＢＭ Ｊ、ＲＥＳ、ＤＥ
Ｖ１４ＬＯＰ、Ｎｏｖ、１９７２ ）によｔば ０くｇく□ ・・・・・・・・・・・・・・・・・・・
・・（２）Ｎくか Ｎ：タップ数 ＜Ｘ２ン：入力信号の２乗平均値 の範囲でなければならないが、大きい程（但しｇ〈１）
修正量が大きく９等化するまでの収束時間が短〃１くな
る。また、同文献からｇを適正値にした粂件で修正によ
って減衰していく等化残Ｅに関して下記の関係がある。
ｋ” Ｔｈｅｏｒｙ ｏｎ ｔｈｅ ５ｐｅｅｄ ｏ（
Ｏｏｎｖｅｒｇｃｎｃｃ １ｎＡｄａｐｔｉｖｅ ｇｑ
ｕａｌｉｚｅｒｓ ｆｏｒ Ｄｉｇｉｔａｌ Ｏｏｍｍ
ｕｎｉｃａ −１ｉｏｎ” ＩＢＭ Ｊ、ＲＥＳ、ＤＥ
Ｖ１４ＬＯＰ、Ｎｏｖ、１９７２ ）によｔば ０くｇく□ ・・・・・・・・・・・・・・・・・・・
・・（２）Ｎくか Ｎ：タップ数 ＜Ｘ２ン：入力信号の２乗平均値 の範囲でなければならないが、大きい程（但しｇ〈１）
修正量が大きく９等化するまでの収束時間が短〃１くな
る。また、同文献からｇを適正値にした粂件で修正によ
って減衰していく等化残Ｅに関して下記の関係がある。
Ｅ（＜ｅｎ＋＞） 竺（１−Ｍ ）Ｅ （＜ｅ、”ン）
・・・・・・（３）＜ｅ：＞ ：時刻ｎにおける誤差の
２乗平均値Ｅ （（ｅ二＞）： ＜ｅ；、＞のアンサン
プル平均値つまり式（３ンから、タップ数Ｎが小さい程
２等化残誤差は早く小さくなる。収束を早めるためには
タップ数Ｎ−ｉ小さくすればよいが、第３図は横軸に時
間、縦軸に等化残ｒとり、タップ数Ｎ（ｊ−変えた場合
（小→中−犬）の等化残と収束速度の関係を示したもの
で同図に示したようにタップ数Ｎが小さいと歪みを総て
等化することができず９等化残誤差が大きく残る。又、
タップ数Ｎが大きいと等化残誤差が小さくなるが、収束
速度が遅くなるという欠点があった。
・・・・・・（３）＜ｅ：＞ ：時刻ｎにおける誤差の
２乗平均値Ｅ （（ｅ二＞）： ＜ｅ；、＞のアンサン
プル平均値つまり式（３ンから、タップ数Ｎが小さい程
２等化残誤差は早く小さくなる。収束を早めるためには
タップ数Ｎ−ｉ小さくすればよいが、第３図は横軸に時
間、縦軸に等化残ｒとり、タップ数Ｎ（ｊ−変えた場合
（小→中−犬）の等化残と収束速度の関係を示したもの
で同図に示したようにタップ数Ｎが小さいと歪みを総て
等化することができず９等化残誤差が大きく残る。又、
タップ数Ｎが大きいと等化残誤差が小さくなるが、収束
速度が遅くなるという欠点があった。
（目的）
この発明はこの欠点ケ除去するためにタップ数Ｎをトレ
ーニング初期には少なくしてタップ係数値の調整を行な
い、トレーニングの途中にタップ数Ｎを増すことによっ
て全体のトレーニングの収束時間を短縮するようにした
ものでめる。
ーニング初期には少なくしてタップ係数値の調整を行な
い、トレーニングの途中にタップ数Ｎを増すことによっ
て全体のトレーニングの収束時間を短縮するようにした
ものでめる。
（実施例）
以下この発明の実施例を第４図により説明する。
入力端子１に人力された受信トレーニング信号は縦続さ
れた遅延素子２で変調タイミングで順次シフトされる。
れた遅延素子２で変調タイミングで順次シフトされる。
遅延素子２とタップ係数３．加算器４によってトランス
バーサル形フィルタケ構成し。
バーサル形フィルタケ構成し。
式（１）に示したグランディエンド法アルゴリズムによ
って各々のタップ係数値を調整して伝送路歪み全等化す
る自動等化器を構成する。トレーニング初期には引込み
を早くするために総てのタップ係数３Ｃ１〜ＣＮにフィ
ードバックせず、切替回路１０を開放しておくことによ
り、全タップ係数３の数よりも少ないタップ係数ｃＭ−
ｋ”ｃＭ＋ｋにのみフィードバックを行なう。また、タ
ップ数の数が少ないので式（２）からタップ更新係数値
ｇを大きな値ｇｘにして（ｇｔ＞ｇｚ）、乗算器８にて
誤差量との乗算を行なう（ここでｇｚはトレーニングが
終！した後のデータモードで用いる所定のｇの値う。
って各々のタップ係数値を調整して伝送路歪み全等化す
る自動等化器を構成する。トレーニング初期には引込み
を早くするために総てのタップ係数３Ｃ１〜ＣＮにフィ
ードバックせず、切替回路１０を開放しておくことによ
り、全タップ係数３の数よりも少ないタップ係数ｃＭ−
ｋ”ｃＭ＋ｋにのみフィードバックを行なう。また、タ
ップ数の数が少ないので式（２）からタップ更新係数値
ｇを大きな値ｇｘにして（ｇｔ＞ｇｚ）、乗算器８にて
誤差量との乗算を行なう（ここでｇｚはトレーニングが
終！した後のデータモードで用いる所定のｇの値う。
この構成にて式（１）に従ってタップ調整を行なってい
き、ある時間経過後もしくは加算器７から出力される誤
差量が予め設定した基準値より小さくなった時点で、切
替回路１０ヲ閉として全タップ係数３にフィードバック
を行なう。そして同時に切替回路９にてタップ更新係数
値をｇｌからｇｚに切替え。
き、ある時間経過後もしくは加算器７から出力される誤
差量が予め設定した基準値より小さくなった時点で、切
替回路１０ヲ閉として全タップ係数３にフィードバック
を行なう。そして同時に切替回路９にてタップ更新係数
値をｇｌからｇｚに切替え。
式（１）に従ってタップ係数３を調整する。こうするこ
とにより、第５図に示したようにトレーニング初期から
タップ数Ｎｉ太きくした場合に比較して。
とにより、第５図に示したようにトレーニング初期から
タップ数Ｎｉ太きくした場合に比較して。
最初タップ数Ｎを小さくすると式（３）から等化器は急
速に少なくなり２等化器が飽和する時点ｔ１からタップ
数Ｎを大きくすることにより２等化器が飽和するのにｔ
２までしかトレーニング時間を必要としない（ｔ３ｔ２
）時間短縮キ扛る。
速に少なくなり２等化器が飽和する時点ｔ１からタップ
数Ｎを大きくすることにより２等化器が飽和するのにｔ
２までしかトレーニング時間を必要としない（ｔ３ｔ２
）時間短縮キ扛る。
以上のようにフィードパ、りのかかるタップ係数を２段
階に分けたが、更にそれ以上に分けてもよい。その場合
の等化引込みの様子を第６図にボす（３段階に分けた場
合の様子を示す）。３段階とすることにより更に（ｔ３
ｔｓ）時間短縮さｎる。この場合９等化はまず真中付近
（Ｎの中間値）のタップ係数を動作させて行い２次にそ
の前後のタップ係数を動作させるようにして行いタップ
係数の動作範囲を真中から谷段階ごとに広げていく。
階に分けたが、更にそれ以上に分けてもよい。その場合
の等化引込みの様子を第６図にボす（３段階に分けた場
合の様子を示す）。３段階とすることにより更に（ｔ３
ｔｓ）時間短縮さｎる。この場合９等化はまず真中付近
（Ｎの中間値）のタップ係数を動作させて行い２次にそ
の前後のタップ係数を動作させるようにして行いタップ
係数の動作範囲を真中から谷段階ごとに広げていく。
同様にフィードバックのかかるタップ係数ヶ必要に応じ
段階的に増す（３段階以上、但し全タップ係数は同一）
ことによりトレーニングの収束時間を短縮できる。なお
、この場合タップ係数の切替えの段階に対応してｇ値も
切替える。即ち例えばＮｌ’１段階からＮ２段階まで分
けてフィードバックした場合１ｇ１咽をｇｌｌからｇｚ
のように変える。
段階的に増す（３段階以上、但し全タップ係数は同一）
ことによりトレーニングの収束時間を短縮できる。なお
、この場合タップ係数の切替えの段階に対応してｇ値も
切替える。即ち例えばＮｌ’１段階からＮ２段階まで分
けてフィードバックした場合１ｇ１咽をｇｌｌからｇｚ
のように変える。
ｇｌｌ→ ｇ１２→ ｇｌ３ °０゛０°″ ｇｚ（Ｎ
１１） （Ｎ１２） （Ｎ１３） （Ｎ２）（ｇｘｔ＞
ｇｔｚ＞ｇｘａ＞ ’ ” ”＞ｇｚ・Ｎｌｌ ＜Ｎ１
２＜Ｎ１３ ＜・・・＜Ｎ２） （効果） 以上によシトレーニング時間中にはデータの送受が竹な
兄ないためトレーニング時間を短縮することにより、全
体のデータ伝送の効率が向上する。
１１） （Ｎ１２） （Ｎ１３） （Ｎ２）（ｇｘｔ＞
ｇｔｚ＞ｇｘａ＞ ’ ” ”＞ｇｚ・Ｎｌｌ ＜Ｎ１
２＜Ｎ１３ ＜・・・＜Ｎ２） （効果） 以上によシトレーニング時間中にはデータの送受が竹な
兄ないためトレーニング時間を短縮することにより、全
体のデータ伝送の効率が向上する。
また本発明をソフトウェアで実現する場合、スイッチ回
路１０開放時にはタップ係数Ｃ１〜Ｃ，に−１゜にＭ＋
に＋ｔ〜ＣＮのフィードバック処理ｔしないだけでよく
、非常に簡単に達成できる。
路１０開放時にはタップ係数Ｃ１〜Ｃ，に−１゜にＭ＋
に＋ｔ〜ＣＮのフィードバック処理ｔしないだけでよく
、非常に簡単に達成できる。
第１図は従来の自動等化器機能ブロック図、第２図はタ
ップ係数部詳細機能ブロック図、第３図。 第５図、第６図引込みと等化器との関係を示した図、第
４図は本発明の一実施例の機能ブロック図。 ２ｍ、 ３０４ ：遅延素子、３：タップ係数、４，７
゜３０２：加算器、６：トレーニング信号発生器、８゜
３０１．３０３ ：乗算器、９．１０：切替回路第１図 第２図 第３図
ップ係数部詳細機能ブロック図、第３図。 第５図、第６図引込みと等化器との関係を示した図、第
４図は本発明の一実施例の機能ブロック図。 ２ｍ、 ３０４ ：遅延素子、３：タップ係数、４，７
゜３０２：加算器、６：トレーニング信号発生器、８゜
３０１．３０３ ：乗算器、９．１０：切替回路第１図 第２図 第３図
Claims (1)
- トランスバーサル形フィルタにおけるタップ係数値を自
動的に調整して伝送路歪を等化する自動等化器において
、タップ係数値を調整する経路にタップ係数値を調整す
るか否かの第１の切替え手段を設けるとともに該切替え
に対応してタップ係数値に変動を加えるタップ更新係数
値を切替える第２の切替手段を備え、トレーニング初期
には少ないタップ数で等化を行ない、トレーニング中期
から第１の切替え手段を切替えてタップ数を増加して等
化を継続し、タップ数の増加と同時にタップ更新係数値
を切替えることを特徴とする自動等化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6074184A JPS60206232A (ja) | 1984-03-30 | 1984-03-30 | 自動等化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6074184A JPS60206232A (ja) | 1984-03-30 | 1984-03-30 | 自動等化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206232A true JPS60206232A (ja) | 1985-10-17 |
Family
ID=13150985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6074184A Pending JPS60206232A (ja) | 1984-03-30 | 1984-03-30 | 自動等化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206232A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63248218A (ja) * | 1987-04-03 | 1988-10-14 | Oki Electric Ind Co Ltd | 適応制御フイルタ |
| JPS6489711A (en) * | 1987-09-30 | 1989-04-04 | Toshiba Corp | Waveform equalizer |
| JPH0388442A (ja) * | 1989-06-09 | 1991-04-12 | Nippon Telegr & Teleph Corp <Ntt> | トランスバーサルフィルタおよびこれを用いた干渉補償回路 |
| JPH0653780A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 適応受信機 |
| US5327459A (en) * | 1990-05-11 | 1994-07-05 | Hitachi, Ltd. | Semiconductor integrated circuit containing an automatic equalizer including a circuit for periodically updating a plurality of tap coefficients at varying frequencies |
| EP0705009A1 (en) * | 1994-09-29 | 1996-04-03 | Thomson Consumer Electronics, Inc. | Process for fast blind equalization of an adaptive equalizer |
| JP2003018062A (ja) * | 2001-07-04 | 2003-01-17 | Japan Radio Co Ltd | 遅延波キャンセラ |
| JP2006050629A (ja) * | 2004-08-04 | 2006-02-16 | Samsung Electronics Co Ltd | 多重経路遅延推定を通じて等化器の性能を改善した、有無線通信のための受信器及びその受信方法 |
| JP2008113371A (ja) * | 2006-10-31 | 2008-05-15 | Oki Electric Ind Co Ltd | エコーキャンセラ及びエコーキャンセル方法 |
| JP2011151755A (ja) * | 2010-01-25 | 2011-08-04 | Fujitsu Ltd | 適応等化器および適応等化方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161415A (ja) * | 1982-03-18 | 1983-09-26 | Ricoh Co Ltd | 自動等化器 |
-
1984
- 1984-03-30 JP JP6074184A patent/JPS60206232A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161415A (ja) * | 1982-03-18 | 1983-09-26 | Ricoh Co Ltd | 自動等化器 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63248218A (ja) * | 1987-04-03 | 1988-10-14 | Oki Electric Ind Co Ltd | 適応制御フイルタ |
| JPS6489711A (en) * | 1987-09-30 | 1989-04-04 | Toshiba Corp | Waveform equalizer |
| JPH0388442A (ja) * | 1989-06-09 | 1991-04-12 | Nippon Telegr & Teleph Corp <Ntt> | トランスバーサルフィルタおよびこれを用いた干渉補償回路 |
| US5327459A (en) * | 1990-05-11 | 1994-07-05 | Hitachi, Ltd. | Semiconductor integrated circuit containing an automatic equalizer including a circuit for periodically updating a plurality of tap coefficients at varying frequencies |
| JPH0653780A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 適応受信機 |
| JP2007318800A (ja) * | 1994-09-29 | 2007-12-06 | Thomson Consumer Electronics Inc | 適応等化器の高速ブラインド等化処理方法 |
| EP0705009A1 (en) * | 1994-09-29 | 1996-04-03 | Thomson Consumer Electronics, Inc. | Process for fast blind equalization of an adaptive equalizer |
| JP4540692B2 (ja) * | 1994-09-29 | 2010-09-08 | トムソン コンシユーマ エレクトロニクス インコーポレイテツド | 適応等化器の高速ブラインド等化処理方法 |
| JP2003018062A (ja) * | 2001-07-04 | 2003-01-17 | Japan Radio Co Ltd | 遅延波キャンセラ |
| JP4620907B2 (ja) * | 2001-07-04 | 2011-01-26 | 日本無線株式会社 | 遅延波キャンセラ |
| JP2006050629A (ja) * | 2004-08-04 | 2006-02-16 | Samsung Electronics Co Ltd | 多重経路遅延推定を通じて等化器の性能を改善した、有無線通信のための受信器及びその受信方法 |
| JP2008113371A (ja) * | 2006-10-31 | 2008-05-15 | Oki Electric Ind Co Ltd | エコーキャンセラ及びエコーキャンセル方法 |
| JP2011151755A (ja) * | 2010-01-25 | 2011-08-04 | Fujitsu Ltd | 適応等化器および適応等化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7421021B2 (en) | Adaptive signal equalizer with adaptive error timing and precursor/postcursor configuration control | |
| US7120193B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| JP3357956B2 (ja) | 判定帰還形等化器 | |
| US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
| JPH05502765A (ja) | 加入者回線用広帯域デジタル等化器 | |
| US4633482A (en) | Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer | |
| TWI690178B (zh) | 等化電路 | |
| US5027369A (en) | Rapid convergence decision feedback equalizer | |
| US4196405A (en) | Self-correcting equalization system | |
| JPS60206232A (ja) | 自動等化方式 | |
| JPH0127614B2 (ja) | ||
| US7583729B2 (en) | Adaptive equalizer and related method thereof | |
| US7161981B2 (en) | Decision feedback equalizing device | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| KR100262961B1 (ko) | 결정 궤환 재귀 신경망을 이용한 등화 장치및 방법 | |
| JPH0865210A (ja) | 等化器位置付けを安定化させる方法、およびその回路 | |
| KR100252339B1 (ko) | 최소평균자승등화기에잇ㅅ어서수렴상수변환회로 | |
| JPH0216622B2 (ja) | ||
| KR0176146B1 (ko) | 결정 귀환 등화 방법 | |
| JPH0340515A (ja) | 判定帰還形等化器 | |
| JPH04245809A (ja) | 判定帰還型等化器 | |
| JPS637485B2 (ja) | ||
| JPH04330818A (ja) | タップ間隔混合型自動等化器 | |
| JPH05252078A (ja) | 判定帰還型適応等化器およびこれを有する通信装置 | |
| JP2511157B2 (ja) | 自動等化器 |