JPH0653780A - 適応受信機 - Google Patents
適応受信機Info
- Publication number
- JPH0653780A JPH0653780A JP20463492A JP20463492A JPH0653780A JP H0653780 A JPH0653780 A JP H0653780A JP 20463492 A JP20463492 A JP 20463492A JP 20463492 A JP20463492 A JP 20463492A JP H0653780 A JPH0653780 A JP H0653780A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- adaptive receiver
- fading
- output
- dfe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】整合フィルタ（ＭＦ）と判定帰還型等化器（Ｄ
ＦＥ）を用い、比較的ＳＮ比の高いマルチパスフェージ
ング回線に使用する適応受信機において、非最小位相推
移フェージングの受信信号には整合フィルタリングを施
し、最小位相推移フェージングの受信信号には整合フィ
ルタリングを施さない制御を行って、この型の受信機に
おける最小位相推移フェージングに対する等化特性を改
善する。 【構成】この適応受信機は、ＭＦ１０１，ＤＦＥ１０２
および相関器１０３を備える。ＭＦ１０１の乗算器１０
１ｂに与えるタップ係数Ｗを切替スイッチ１０５で特定
の１タップを除いてＯＮ／ＯＦＦし、入力端子（ＩＮ）
１１０からの受信信号に対する主応答をシフトレジスタ
１０１ａ入力段のタップＷ０に設定する。
ＦＥ）を用い、比較的ＳＮ比の高いマルチパスフェージ
ング回線に使用する適応受信機において、非最小位相推
移フェージングの受信信号には整合フィルタリングを施
し、最小位相推移フェージングの受信信号には整合フィ
ルタリングを施さない制御を行って、この型の受信機に
おける最小位相推移フェージングに対する等化特性を改
善する。 【構成】この適応受信機は、ＭＦ１０１，ＤＦＥ１０２
および相関器１０３を備える。ＭＦ１０１の乗算器１０
１ｂに与えるタップ係数Ｗを切替スイッチ１０５で特定
の１タップを除いてＯＮ／ＯＦＦし、入力端子（ＩＮ）
１１０からの受信信号に対する主応答をシフトレジスタ
１０１ａ入力段のタップＷ０に設定する。
Description
【０００１】
【産業上の利用分野】本発明は適応受信機に関し、特
に、マルチパスフェージング伝搬で生じた波形歪の除去
に適する適応受信機に関する。
に、マルチパスフェージング伝搬で生じた波形歪の除去
に適する適応受信機に関する。
【０００２】
【従来の技術】図３の構成図を参照してマルチパスフェ
ージング回線で生じる波形歪を除去する従来のこの種の
適応受信機について説明する。この適応受信機は、入力
端子（ＩＮ）１１０から受信信号を受けるトランスバー
スルフィルタ型の整合フィルタ（ＭＦ）１０１と、出力
端子（ＯＵＴ）１２０に出力判定信号Ａｎを生じる判定
帰還型等化器（ＤＦＥ）１０２と、ｎ個の相関器１０３
とを含む。ＭＦ１０１は、タップ付き遅延素子を構成す
るｎ段のシフトレジスタ１０１ａと、ｎ個の乗算器１０
１ｂと、加算器１０１ｃとを含む。相関器１０３はＤＦ
Ｅ１０２の出力判定信号Ａｎとシフトレジスタ１０１ａ
の各タップ上の受信信号との相関を取ることにより、整
合フィルタ１０１のｎ個のタップ係数Ｗ（Ｗ０〜Ｗｎ−
１）を求める。これらのタップ係数Ｗは伝送系のインパ
ルス応答の時間反転で複素共役となっている。すなわち
シフトレジスタ１０１ａ上の受信信号は、乗算器１０１
ｂと加算器１０１ｃにより、上記ｎ個のタップ係数Ｗと
畳み込まれて整合フィルタリングが行われる。この整合
フィルタ１０２の出力がＤＦＥ１０２に通され、ＤＦＥ
１０２はこの出力について判定帰還等化を行い、受信信
号の符号間干渉除去が行われる。
ージング回線で生じる波形歪を除去する従来のこの種の
適応受信機について説明する。この適応受信機は、入力
端子（ＩＮ）１１０から受信信号を受けるトランスバー
スルフィルタ型の整合フィルタ（ＭＦ）１０１と、出力
端子（ＯＵＴ）１２０に出力判定信号Ａｎを生じる判定
帰還型等化器（ＤＦＥ）１０２と、ｎ個の相関器１０３
とを含む。ＭＦ１０１は、タップ付き遅延素子を構成す
るｎ段のシフトレジスタ１０１ａと、ｎ個の乗算器１０
１ｂと、加算器１０１ｃとを含む。相関器１０３はＤＦ
Ｅ１０２の出力判定信号Ａｎとシフトレジスタ１０１ａ
の各タップ上の受信信号との相関を取ることにより、整
合フィルタ１０１のｎ個のタップ係数Ｗ（Ｗ０〜Ｗｎ−
１）を求める。これらのタップ係数Ｗは伝送系のインパ
ルス応答の時間反転で複素共役となっている。すなわち
シフトレジスタ１０１ａ上の受信信号は、乗算器１０１
ｂと加算器１０１ｃにより、上記ｎ個のタップ係数Ｗと
畳み込まれて整合フィルタリングが行われる。この整合
フィルタ１０２の出力がＤＦＥ１０２に通され、ＤＦＥ
１０２はこの出力について判定帰還等化を行い、受信信
号の符号間干渉除去が行われる。
【０００３】図３の適応受信機は、文献（電子通信学
会，通信方式研究会資料，ＣＳ７８−２０３，１９７９
年２月，“マルチパス伝送路における適応受信方式”）
に提案されており、厳しいマルチパスフェージング回線
となる見通し外通信にすでに実用化されている。この方
式は、インパルス応答の前縁（ｐｒｅｃｕｒｓｏｒ）が
主応答に比べ大きくなるような、非最小位相推移フェー
ジングに対するＤＦＥ１０２の特性を改善する。ＭＦ１
０１による整合フィルタリングにより非対称なインパル
ス応答は対称化されるため、前縁の一部の電力はインパ
ルス応答の後縁（ｐｏｓｔｃｕｒｓｏｒ）に変換され
る。従って、ＤＦＥ１０２の線形等化部に対する負担は
減少し、このＤＦＥ１０２の等化特性が改善される。一
方、インパルス応答の後縁が支配的となる最小位相推移
フェージングでは、整合フィルタリングにより、上記後
縁の一部を前縁に変換するため、ＤＦＥ１０２は非線形
等化に加えて線形等化も行なうことになる。すなわちＭ
Ｆ１０１を用いないＤＦＥ１０２単体では、判定帰還に
よる等化だけが行なわれるのに対し、このＭＦ１０１お
よびＤＦＥ１０２を備える適応受信機の等化特性はＤＦ
Ｅ１０２単体の等化特性より劣化することになる。従っ
て図３の適応受信機を地上多値ＱＡＭマイクロ波伝送に
適用すると、多値レベルの増加に伴い、ＭＦ１０１の整
合フィルタリングにより生じる歪を無視できなくなる。
会，通信方式研究会資料，ＣＳ７８−２０３，１９７９
年２月，“マルチパス伝送路における適応受信方式”）
に提案されており、厳しいマルチパスフェージング回線
となる見通し外通信にすでに実用化されている。この方
式は、インパルス応答の前縁（ｐｒｅｃｕｒｓｏｒ）が
主応答に比べ大きくなるような、非最小位相推移フェー
ジングに対するＤＦＥ１０２の特性を改善する。ＭＦ１
０１による整合フィルタリングにより非対称なインパル
ス応答は対称化されるため、前縁の一部の電力はインパ
ルス応答の後縁（ｐｏｓｔｃｕｒｓｏｒ）に変換され
る。従って、ＤＦＥ１０２の線形等化部に対する負担は
減少し、このＤＦＥ１０２の等化特性が改善される。一
方、インパルス応答の後縁が支配的となる最小位相推移
フェージングでは、整合フィルタリングにより、上記後
縁の一部を前縁に変換するため、ＤＦＥ１０２は非線形
等化に加えて線形等化も行なうことになる。すなわちＭ
Ｆ１０１を用いないＤＦＥ１０２単体では、判定帰還に
よる等化だけが行なわれるのに対し、このＭＦ１０１お
よびＤＦＥ１０２を備える適応受信機の等化特性はＤＦ
Ｅ１０２単体の等化特性より劣化することになる。従っ
て図３の適応受信機を地上多値ＱＡＭマイクロ波伝送に
適用すると、多値レベルの増加に伴い、ＭＦ１０１の整
合フィルタリングにより生じる歪を無視できなくなる。
【０００４】
【発明が解決しようとする課題】上述した従来のＭＦお
よびＤＦＥを備える適応受信機では、非最小位相推移フ
ェージングに対しては、ＤＦＥの等化特性を改善してい
るが、最小位相推移フェージングに対してはＤＦＥより
等化特性が劣化するという問題がある。
よびＤＦＥを備える適応受信機では、非最小位相推移フ
ェージングに対しては、ＤＦＥの等化特性を改善してい
るが、最小位相推移フェージングに対してはＤＦＥより
等化特性が劣化するという問題がある。
【０００５】従って本発明の目的は、ＭＦおよびＤＦＥ
を用いても最小位相推移フェージングに対する特性劣化
を解消する適応受信機を提供することにある。
を用いても最小位相推移フェージングに対する特性劣化
を解消する適応受信機を提供することにある。
【０００６】
【課題を解決するための手段】本発明の適応受信機は、
受信信号を波形等化するトランスバーサルフィルタで構
成された整合フィルタと、前記整合フィルタの出力から
判定帰還等化により符号間干渉を除去して出力判定信号
を生じる判定帰還型等化器と、前記出力判定信号と前記
整合フィルタの各タップ上の受信信号との相関を取る相
関器と、前記相関器の出力する相関値の主応答をある特
定のタップに固定してこの主応答を前記整合フィルタの
各タップ係数として与える制御手段とを備えている。
受信信号を波形等化するトランスバーサルフィルタで構
成された整合フィルタと、前記整合フィルタの出力から
判定帰還等化により符号間干渉を除去して出力判定信号
を生じる判定帰還型等化器と、前記出力判定信号と前記
整合フィルタの各タップ上の受信信号との相関を取る相
関器と、前記相関器の出力する相関値の主応答をある特
定のタップに固定してこの主応答を前記整合フィルタの
各タップ係数として与える制御手段とを備えている。
【０００７】
【作用】本発明の適応受信機は、ＭＦとＤＦＥを用いる
適応受信機を比較的ＳＮ比の高いマルチパスフェージン
グ回線に適用する場合等には、インパルス応答の前縁が
増大した非最小位相推移フェージングの信号に対しては
整合フィルタリングを施し、インパルス応答の後縁が増
大した最小位相推移フェージングの信号に対しては整合
フィルタリングを施さない制御を行うことで、最小位相
推移フェージングを受けた受信信号に対する等化特性を
改善する。
適応受信機を比較的ＳＮ比の高いマルチパスフェージン
グ回線に適用する場合等には、インパルス応答の前縁が
増大した非最小位相推移フェージングの信号に対しては
整合フィルタリングを施し、インパルス応答の後縁が増
大した最小位相推移フェージングの信号に対しては整合
フィルタリングを施さない制御を行うことで、最小位相
推移フェージングを受けた受信信号に対する等化特性を
改善する。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図である。また、図
２はこの実施例の動作と図３の従来例の動作とを比較す
るための説明図である。
る。図１は本発明の一実施例の構成図である。また、図
２はこの実施例の動作と図３の従来例の動作とを比較す
るための説明図である。
【０００９】図１の適応受信機は、図３の従来の適応受
信機と同様に、入力端子（ＩＮ）１１０から受信信号を
受けるトランスバースルフィルタ型の整合フィルタ（Ｍ
Ｆ）１０１と、出力端子（ＯＵＴ）１２０に出力判定信
号Ａｎを生じる判定帰還型等化器（ＤＦＥ）１０２と、
ｎ個の相関器１０３とを含む。ＭＦ１０１は、タップ付
き遅延素子を構成するｎ段のシフトレジスタ１０１ａ
と、ｎ個の乗算器１０１ｂと、加算器１０１ｃとを含
む。相関器１０３はＤＦＥ１０２の出力判定信号Ａｎと
シフトレジスタ１０１ａの各タップ上の受信信号との相
関を取ることにより、整合フィルタ１０１のｎ個のタッ
プ係数Ｗ０〜Ｗｎ−１を求める。
信機と同様に、入力端子（ＩＮ）１１０から受信信号を
受けるトランスバースルフィルタ型の整合フィルタ（Ｍ
Ｆ）１０１と、出力端子（ＯＵＴ）１２０に出力判定信
号Ａｎを生じる判定帰還型等化器（ＤＦＥ）１０２と、
ｎ個の相関器１０３とを含む。ＭＦ１０１は、タップ付
き遅延素子を構成するｎ段のシフトレジスタ１０１ａ
と、ｎ個の乗算器１０１ｂと、加算器１０１ｃとを含
む。相関器１０３はＤＦＥ１０２の出力判定信号Ａｎと
シフトレジスタ１０１ａの各タップ上の受信信号との相
関を取ることにより、整合フィルタ１０１のｎ個のタッ
プ係数Ｗ０〜Ｗｎ−１を求める。
【００１０】この適応受信機は、さらに、本発明の特徴
である制御回路（ＣＯＮＴ）１０４とｎ個の切替スイッ
チ１０５とを備えている。
である制御回路（ＣＯＮＴ）１０４とｎ個の切替スイッ
チ１０５とを備えている。
【００１１】この適応受信機においては、ＭＦ１０１内
のシフトレジスタ１０１ａのタップ間隔（遅延時間）を
シンボル間隔Ｔあるいはその半分のＴ／２に設定する。
特にこの遅延時間をＴ／２に設定すると、ＭＦ１０１は
整合フィルタリングの他にタイミング制御機能も有する
ことになる。ここで、受信信号の送信シンボル列をａn
（ｎ＝−∞，…，＋∞）、受信信号がＭＦ１０１に入力
されるまでの伝送系のインパルス応答の離散値をｈn と
すると、受信信号の離散値ｒn は（１）式で示される。
のシフトレジスタ１０１ａのタップ間隔（遅延時間）を
シンボル間隔Ｔあるいはその半分のＴ／２に設定する。
特にこの遅延時間をＴ／２に設定すると、ＭＦ１０１は
整合フィルタリングの他にタイミング制御機能も有する
ことになる。ここで、受信信号の送信シンボル列をａn
（ｎ＝−∞，…，＋∞）、受信信号がＭＦ１０１に入力
されるまでの伝送系のインパルス応答の離散値をｈn と
すると、受信信号の離散値ｒn は（１）式で示される。
【００１２】
【００１３】シフトレジスタ１０１ａのタップ間隔がＴ
間隔の場合、シフトレジスタ１０１ａの各段（タップＷ
０，Ｗ１，Ｗ２，…，Ｗｎ−２，Ｗｎ−１）に上記受信
信号ｒn+1 ，ｒn+2 ，ｒn-3 ，…，ｒ1 ，ｒ0 がそれぞ
れ分布する。ＤＦＥ１０２の判定出力がＡｎの時、ＭＦ
１０１ａの各タップ上の受信信号は下記のように示され
る。
間隔の場合、シフトレジスタ１０１ａの各段（タップＷ
０，Ｗ１，Ｗ２，…，Ｗｎ−２，Ｗｎ−１）に上記受信
信号ｒn+1 ，ｒn+2 ，ｒn-3 ，…，ｒ1 ，ｒ0 がそれぞ
れ分布する。ＤＦＥ１０２の判定出力がＡｎの時、ＭＦ
１０１ａの各タップ上の受信信号は下記のように示され
る。
【００１４】
【００１５】従って、相関器１０３により、ＤＦＥ１０
２の判定出力Ａｎとシフトレジスタ１０１ａの各タップ
内容との相関を取る（タップ係数Ｗを得る）ことによ
り、インパルス応答離散値ｈi を得ることができる。こ
れらタップ係数Ｗは伝送系のインパルス応答と複素共役
および時間反転の関係になっている。相関器１０３出力
Ｗ（Ｗ０〜Ｗｎ−１）はＣＯＮＴ１０４で制御される切
替スイッチ１０５に入力される。ただし、ＭＦ１０１の
入力段のタップに対応するタップ係数Ｗ０については切
替スイッチ１０５によるＯＮ／ＯＦＦは行わないものと
する。この切替スイッチ１０５がすべてＯＮの場合、相
関器１０３の出力ＷはそれぞれＭＦ１０１のタップ係数
Ｗ０，Ｗ１，Ｗ２，…，Ｗｎ−２，Ｗｎ−１として乗算
器１０１ｂに供給され、ＭＦ１０１はこれらのタップ係
数Ｗを受信信号と畳み込むことにより整合フィルタリン
グを行なう。
２の判定出力Ａｎとシフトレジスタ１０１ａの各タップ
内容との相関を取る（タップ係数Ｗを得る）ことによ
り、インパルス応答離散値ｈi を得ることができる。こ
れらタップ係数Ｗは伝送系のインパルス応答と複素共役
および時間反転の関係になっている。相関器１０３出力
Ｗ（Ｗ０〜Ｗｎ−１）はＣＯＮＴ１０４で制御される切
替スイッチ１０５に入力される。ただし、ＭＦ１０１の
入力段のタップに対応するタップ係数Ｗ０については切
替スイッチ１０５によるＯＮ／ＯＦＦは行わないものと
する。この切替スイッチ１０５がすべてＯＮの場合、相
関器１０３の出力ＷはそれぞれＭＦ１０１のタップ係数
Ｗ０，Ｗ１，Ｗ２，…，Ｗｎ−２，Ｗｎ−１として乗算
器１０１ｂに供給され、ＭＦ１０１はこれらのタップ係
数Ｗを受信信号と畳み込むことにより整合フィルタリン
グを行なう。
【００１６】ＣＯＮＴ１０４は、電源投入時等のデータ
引き込み時には、全ての切替スイッチ１０５をＯＦＦと
し、入力段のタップＷ０のみをＯＮにする。ＣＯＮＴ１
０４は、データを引き込んだ後、切替スイッチ１０５を
全てＯＮとし、他のタップＷ１，Ｗ２，…，Ｗｎ−２，
Ｗｎ−１も接続する。これによりＭＦ１０１の主応答，
すなわち最も相関の高いタップがＷ０となる。
引き込み時には、全ての切替スイッチ１０５をＯＦＦと
し、入力段のタップＷ０のみをＯＮにする。ＣＯＮＴ１
０４は、データを引き込んだ後、切替スイッチ１０５を
全てＯＮとし、他のタップＷ１，Ｗ２，…，Ｗｎ−２，
Ｗｎ−１も接続する。これによりＭＦ１０１の主応答，
すなわち最も相関の高いタップがＷ０となる。
【００１７】図２の（ａ）を参照して、伝送系に主波＋
進み波の非最小位相推移フェージングがあると、ＭＦ１
０１はＷ１のタップに対して応答がある。すなわち、図
１の適応受信機は、（ｃ）に示す従来の適応受信機と全
く同じ動作を行い、（ａ）のインパルス応答を（ｅ）の
ように対称化する。すなわち、ＭＦ１０１はインパルス
応答の前縁を等価的に減少させ、ＤＦＥ１０２の前縁に
対する等化能力を改善する。
進み波の非最小位相推移フェージングがあると、ＭＦ１
０１はＷ１のタップに対して応答がある。すなわち、図
１の適応受信機は、（ｃ）に示す従来の適応受信機と全
く同じ動作を行い、（ａ）のインパルス応答を（ｅ）の
ように対称化する。すなわち、ＭＦ１０１はインパルス
応答の前縁を等価的に減少させ、ＤＦＥ１０２の前縁に
対する等化能力を改善する。
【００１８】一方、図２の（ｂ）を参照すると、伝送系
に主波＋遅れ波の最小位相推移フェージングがあると、
ＭＦ１０１は、Ｗ１〜Ｗｎ−１のタップに対して応答は
なく、Ｗ０のみが動作する。この時、ＭＦ１０１は
（ｂ）に示すようなインパルス応答に対しては整合フィ
ルタリングを行わず、ＤＦＥ１０２の入力端での受信信
号に対するインパルス応答状態は（ｆ）のようになって
いる。すなわち、マルチパス歪のほとんどはインパルス
応答の後縁によるもので、これらはすべてＤＦＥ１０２
の判定帰還による等化で除去される。
に主波＋遅れ波の最小位相推移フェージングがあると、
ＭＦ１０１は、Ｗ１〜Ｗｎ−１のタップに対して応答は
なく、Ｗ０のみが動作する。この時、ＭＦ１０１は
（ｂ）に示すようなインパルス応答に対しては整合フィ
ルタリングを行わず、ＤＦＥ１０２の入力端での受信信
号に対するインパルス応答状態は（ｆ）のようになって
いる。すなわち、マルチパス歪のほとんどはインパルス
応答の後縁によるもので、これらはすべてＤＦＥ１０２
の判定帰還による等化で除去される。
【００１９】なお図３に示した従来の適応受信機では図
２の（ｂ）に示すインパルス応答の受信信号に対しても
図２の（ｄ）のようにインパルス応答を対称化するた
め、ＤＦＥ１０２単体の特性より劣化するが、本発明の
適応受信機では最小位相推移フェージングに対しては整
合フィルタリングを施さないためＤＦＥ１０２単体によ
る高い等化能力を生かすことができている。
２の（ｂ）に示すインパルス応答の受信信号に対しても
図２の（ｄ）のようにインパルス応答を対称化するた
め、ＤＦＥ１０２単体の特性より劣化するが、本発明の
適応受信機では最小位相推移フェージングに対しては整
合フィルタリングを施さないためＤＦＥ１０２単体によ
る高い等化能力を生かすことができている。
【００２０】
【発明の効果】以上説明したように本発明のＭＦおよび
ＤＦＥを用いる適応受信機は、相関器の出力する相関値
をＯＮ／ＯＦＦするための切替スイッチを設けることに
より、非最小位相推移フェージングを受けた受信信号に
対しては、整合フィルタリングを行わせることでＤＦＥ
単体の等化特性を改善し、最小位相推移フェージングを
受けた受信信号に対しては、整合フィルタリングを行な
わせないことにより等化特性をＤＦＥ単体より劣化させ
ない効果がある。
ＤＦＥを用いる適応受信機は、相関器の出力する相関値
をＯＮ／ＯＦＦするための切替スイッチを設けることに
より、非最小位相推移フェージングを受けた受信信号に
対しては、整合フィルタリングを行わせることでＤＦＥ
単体の等化特性を改善し、最小位相推移フェージングを
受けた受信信号に対しては、整合フィルタリングを行な
わせないことにより等化特性をＤＦＥ単体より劣化させ
ない効果がある。
【図１】本発明の一実施例の構成図である。
【図２】この実施例の動作と従来技術による適応受信機
の動作とを比較するための説明図である。
の動作とを比較するための説明図である。
【図３】従来の適応受信機の構成図である。
１０１ 整合フィルタ（ＭＦ） １０１ａ ｎ段のシフトレジスタ １０１ｂ ｎ個の乗算器 １０１ｃ 加算器 １０２ 判定帰還型等化器（ＤＦＥ） １０３ ｎ個の相関器 １０４ 制御回路（ＣＯＮＴ） １０５ 切替スイッチ １１０ 入力端子（ＩＮ） １２０ 出力端子（ＯＵＴ）
Claims (1)
- 【請求項１】 受信信号を波形等化するトランスバーサ
ルフィルタで構成された整合フィルタと、前記整合フィ
ルタの出力から判定帰還等化により符号間干渉を除去し
て出力判定信号を生じる判定帰還型等化器と、前記出力
判定信号と前記整合フィルタの各タップ上の受信信号と
の相関を取る相関器と、前記相関器の出力する相関値の
主応答をある特定のタップに固定してこの主応答を前記
整合フィルタの各タップ係数として与える制御手段とを
備えることを特徴とする適応受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204634A JP2943512B2 (ja) | 1992-07-31 | 1992-07-31 | 適応受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204634A JP2943512B2 (ja) | 1992-07-31 | 1992-07-31 | 適応受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653780A true JPH0653780A (ja) | 1994-02-25 |
| JP2943512B2 JP2943512B2 (ja) | 1999-08-30 |
Family
ID=16493728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4204634A Expired - Fee Related JP2943512B2 (ja) | 1992-07-31 | 1992-07-31 | 適応受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943512B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209495A (ja) * | 2001-12-28 | 2003-07-25 | Realtek Semiconductor Corp | ブロックコード伝送に用いられる受信器及びその受信方法 |
| KR20130014037A (ko) * | 2011-07-27 | 2013-02-06 | 아반스트레이트 가부시키가이샤 | 글래스 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161415A (ja) * | 1982-03-18 | 1983-09-26 | Ricoh Co Ltd | 自動等化器 |
| JPS59112714A (ja) * | 1982-12-20 | 1984-06-29 | Nippon Telegr & Teleph Corp <Ntt> | 自動波形等化装置 |
| JPS60206232A (ja) * | 1984-03-30 | 1985-10-17 | Hitachi Denshi Ltd | 自動等化方式 |
| JPS62166626A (ja) * | 1986-01-20 | 1987-07-23 | Nippon Telegr & Teleph Corp <Ntt> | トランスバ−サル形自動等化器 |
| JPH01188037A (ja) * | 1988-01-21 | 1989-07-27 | Matsushita Electric Ind Co Ltd | 分数間隔等化装置 |
| JPH03159424A (ja) * | 1989-11-17 | 1991-07-09 | Nec Corp | 判定帰還形等化器 |
-
1992
- 1992-07-31 JP JP4204634A patent/JP2943512B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161415A (ja) * | 1982-03-18 | 1983-09-26 | Ricoh Co Ltd | 自動等化器 |
| JPS59112714A (ja) * | 1982-12-20 | 1984-06-29 | Nippon Telegr & Teleph Corp <Ntt> | 自動波形等化装置 |
| JPS60206232A (ja) * | 1984-03-30 | 1985-10-17 | Hitachi Denshi Ltd | 自動等化方式 |
| JPS62166626A (ja) * | 1986-01-20 | 1987-07-23 | Nippon Telegr & Teleph Corp <Ntt> | トランスバ−サル形自動等化器 |
| JPH01188037A (ja) * | 1988-01-21 | 1989-07-27 | Matsushita Electric Ind Co Ltd | 分数間隔等化装置 |
| JPH03159424A (ja) * | 1989-11-17 | 1991-07-09 | Nec Corp | 判定帰還形等化器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209495A (ja) * | 2001-12-28 | 2003-07-25 | Realtek Semiconductor Corp | ブロックコード伝送に用いられる受信器及びその受信方法 |
| JP4551055B2 (ja) * | 2001-12-28 | 2010-09-22 | 瑞▲いー▼半導體股▲ふん▼有限公司 | ブロックコード伝送に用いられる受信器及びその受信方法 |
| KR20130014037A (ko) * | 2011-07-27 | 2013-02-06 | 아반스트레이트 가부시키가이샤 | 글래스 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2943512B2 (ja) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556179B2 (ja) | ダイバーシティ受信方式 | |
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| JP2669393B2 (ja) | 干渉波除去装置 | |
| KR100447201B1 (ko) | 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기 | |
| US5050186A (en) | Signal equalizing arrangement and a method of equalizing a received data signal | |
| JPH0590904A (ja) | 制御信号発生回路 | |
| JP4542775B2 (ja) | 判定帰還型等化器における帰還ループ遅延に関連する性能損失を軽減する回路及び方法 | |
| JPH09186634A (ja) | データ受信装置 | |
| JPH0661894A (ja) | 干渉波除去装置 | |
| JP2503715B2 (ja) | 適応受信機 | |
| JP2943512B2 (ja) | 適応受信機 | |
| KR20030022360A (ko) | Ｎ-개의 안테나 시스템을 위한 결합 타이밍 회복 및 등화 | |
| JPH0738560B2 (ja) | 自動等化器 | |
| JPH01258511A (ja) | 適応等化装置 | |
| WO2000059168A1 (en) | Adaptive filter equalisation techniques | |
| JPH0435546A (ja) | 干渉波除去方式 | |
| JPH08149056A (ja) | 移動通信における適応等化方式 | |
| JP2569903B2 (ja) | 干渉波除去装置 | |
| JPH0770947B2 (ja) | 適応受信機 | |
| JP2595282B2 (ja) | 判定帰還形等化器 | |
| JP3120815B2 (ja) | 干渉波除去装置 | |
| JP2989268B2 (ja) | 適応等化受信機及び最尤系列推定受信機 | |
| JPH05292139A (ja) | 最尤系列推定受信機 | |
| JPH0435547A (ja) | 干渉波除去装置 | |
| JPH03284014A (ja) | 判定帰還形等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |