JPH03159424A - 判定帰還形等化器 - Google Patents

判定帰還形等化器

Info

Publication number
JPH03159424A
JPH03159424A JP1299333A JP29933389A JPH03159424A JP H03159424 A JPH03159424 A JP H03159424A JP 1299333 A JP1299333 A JP 1299333A JP 29933389 A JP29933389 A JP 29933389A JP H03159424 A JPH03159424 A JP H03159424A
Authority
JP
Japan
Prior art keywords
tap
error signal
signal
taps
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1299333A
Other languages
English (en)
Other versions
JPH0831820B2 (ja
Inventor
Ichiro Tsujimoto
一郎 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1299333A priority Critical patent/JPH0831820B2/ja
Priority to GB9025086A priority patent/GB2238932B/en
Priority to US07/615,617 priority patent/US5119401A/en
Publication of JPH03159424A publication Critical patent/JPH03159424A/ja
Publication of JPH0831820B2 publication Critical patent/JPH0831820B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は判定帰還形等化器に関わり、特に、強度なマル
チパスフェージング伝搬で生した波形歪を除去する判定
帰還形等化器に関する。
(イ既要) 本発明は、従来の判定帰還形等化器がインパルス応答の
後縁(Postcursor)による符号間干渉に対し
てのみ、判定帰還による等化を行なっていたのを、セン
タータップをシフトさせることによりインパルス応答の
前縁(Precursor)に対しても判定帰還で等化
させ、従来以上の等化能力が得られる等化器構成および
マルチパスフエージングに対L,適応等化させるための
制御アルゴリズムを提供する。
(従来の技術) 従来、マルチパスフエージング回線などで生じた波形歪
を除去する目的で、適応等化器が用いられている。適応
等化器は第4図に示す線形等化器(LE)と第5図に示
す非線形等化器とに分類される。
両者は共にトランスバーサルフィルタで構成されており
、判定器人出力間の誤差信号εの自乗平均または絶対値
のm乗平均が最少となるようにタップ係泳がHil1御
される。
地上ディジタルマイクロ波通信では主に、線形等化器が
用いられている。しかし線形等化器では、符号間干渉を
除去する手段として、各タップ上に分布した符号間干渉
および雑音を含む受信信号にタップ係数を乗じて線形合
成するため、強度なマルパス歪に対しては、等化後の残
留符号間千砂が大きくなる。特に、伝送速度の高速化ま
たは伝1般区間の長距離化に伴い、送信シンボル長に対
するマルチバスの遅延分敗(Delay Spread
)が広がる厳しい選択性フェージングに対して、線形等
化器は十分等化できない。
非線形等化器は第5図に示すように、入力に対し線形な
前方等化器(FE)および非線形な後方等化器(BE)
から構戒される判定帰還形等化器(DFE)である。そ
のセンタータップは通常FEの最終タノプに設定され、
インパルス応答の前縁(Precursor)による符
号間干渉はFEで、後縁(Postcursor)によ
る符号間干渉はBEで除去される。判定器出力の判定信
号は符号間干渉も雑音も含まないため、BEの判定帰還
による等化能力は線形等化器より大きく、インパルス応
答のPostcursorによる符号間干渉、すなわち
主波に対し遅れ性のマルチパス歪は、BEのタップ範囲
内では完全に除去される。このためフエージングが遅れ
性のマルチパスによる場合(最小位相推移フェージング
)にはDFEの方がFEより優れている。一方、Pre
cursorによる符号間干渉、すなわち進み性のマル
チパス歪はBEではな<LEと等価なFEにより等化さ
れるため、進み性のマルチパスによるフェージング(非
最小位相推移フエージング)に対してDFEはLEと同
じ等化能力しか示さない。
従って、強い進み性のマルチパス状態が発生することも
ある地上ディジタルマイクロ波通信では、装置化が容易
なLEが主に用いられ、DFEはあまり用いられていな
い。
DFEの進み性マルチパスに対する等化能力を向上させ
る方式として、第6図に示すようなDFEの前段に適応
整合フィルタ(MF)を用いたMF/DFE受信方式が
ある。これは、1979年2月に電子通信学会、通信方
式研究会において「マルチパス伝送路における適応受信
方式J (CS78−203)として提案されたもので
ある。ここでは、MFによるSN比の最大化およびDF
Eによる歪の等化による最適受信を行なうことで、強度
の進み性マルチパスに対するDFEの等化能力を改善で
きること、またMFによる種々の効果が詳細に述べられ
ている。
第7図において、8lはMF人力前の回線のインノくル
ス応答で、82はMF出力後のインパルス応答である。
MFはインパルス応答を対称化するため、波形81の1
<0での強いPrecursor或分は、82に示すよ
うに、主応答に集束されると共に、一部の電力は1>0
のPostcursor或分にも分散される。すなわち
、進み性の歪の一部が遅れ性の歪に変換されることによ
り、FEに対する負担は減り、逆に増加したPostc
ursorは判定帰還のBEにより等化されるため、D
FEの進み性マルチパスに対する等化能力が改善される
。このように進み性のマルチパスに対してはMF/DF
Eの方がDFE単体より優れた等化能力を発揮できる。
しかしMF/DFEは、この方式がすでに実用化されて
いる見通し外通信のようにSN比が制約されているマル
チパスフエージング回線に対して、MFによるダイバー
シティ受信によりSN比を最大化することを第一優先と
しており、SN比が比較的高く、波形歪が問題となるよ
うな回線に対しては必ずしも最適であるとは限らない。
進み性マルチパス歪に対しては、DFE単体よりMF/
DFEの方がはるかに{憂れているが、遅れ性のマルチ
パス歪に対してはDFEより劣化する。これはMFによ
り新たに生じた波形歪のためで、多値QAM伝送の場合
、多値レベルの増加に伴いこの歪が無視できなくなる。
MFにより,生じる波形歪とは、MFと遅延分赦してい
るインパルス応答との畳込みにより、MF後のインパル
ス応答は第7図のように1=0の主応答に集束するが、
レベルは低いなからも応答が広がることによるもので、
これを等化するにはDFEのタップ数をがなり増大する
必要があり現実的ではない。
(発明が解決しようとする課題) 上述した従来の等化方式では、強度なマルチパスフェー
ジング条件下で多値QAMによる高速伝送を実現する上
で、等化能力が不足しているという問題点がある。本発
明は、この問題点を解決する目的で、従来方式以上の等
化能力が得られる等化器構戊および適応等化のための制
御アルゴリズムを提供することにある。
(問題点を解決するための手段) 本発明は、シンボル長T間隔のトランスバーサルフィル
タから構成された前方等化器(FE)においてセンター
タップc0位置をFE最終段より前段側へ、Nタノプだ
けシフトさせ、入力信号に対し線形な等化を行なう手段
と、シンボル長T間隔のトランスバーサルフィルタから
構成された後方等化器(BE)において人力信号に対し
非線形な等化を行なう手段と、判定器人出力間の差を取
り第1の誤差信号ε1を得る手段と、判定器入出力間の
第1の誤差信号ε1とFEおよびBEの各タップ上の信
号とからLMSアルゴリズムにより、タップ係数を求め
る通常のタップ修正の手段と、FEセンタータップから
FE最終段側までの各C。,c+i・・・・c+i・・
・c+Nタップ上の受信信号と判定器出力の判定信号と
の相関を取ることにより回線のインパルス応答の主応答
h。および前縁(Precursor) 3 1・h−
1−.−h−、を監視する手段と、FEセンタータップ
c0より後段の各c+11 0+21 ’・・c+i・
・・C+、タップと、BEタップ初段から順の各d1,
d2,・・・d1・・dNタップにおいて、FEのc+
iタップ乗算器出力とBEのdiタップ乗算器出力との
差を取り、その差と判定器出力との差を誤差信号εi+
1とする手段と、監l+1 視されたインパルス応答のPrecursor h−.
の主応答h。
に対する増大に応じて、センタータップc0からiタノ
プ後段のC.タップについてのLMSアルゴリズ+1 ムによるタップ修正を、第1の誤差信号ε、から誤差信
号εi+1に切換えて行ない、またPrecursor
 h ,の主応答に対する減少に応じて、誤差信号ε,
で制御さt+1 れていたタップ修正を、第lの誤差信号ε1に切換え、
さらにそのタップ係数に1より小さな係数を逐次乗じて
行い、またPrecursor h .が定常または零
となった場合、第1の誤差信号ε1を用いる通常のLM
Sアルゴリズムに戻す手段を備えたことを特徴とする。
(実施例) 次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例の構戒図である。第1図において、
1はNタップの前方等化器(FE)、1aは送信シンボ
ル長Tの遅延時間を有するN−4個の遅延素子、1bは
N個の乗算器、1cは合或器、2はMタップの後方等化
器(BE)、2aは送信シンボル長Tの遅延時間を有す
るM個の遅延素子、2bはM個の乗算器、2cは合戊器
、3は判定器、4, 5. 6および7は減算器、8は
2個の相関器、9はタップ係数制御回路I,10はタッ
プ係数制御回路IIである。
ここで送信シンボル列をan(n=一■・・・十■)、
FEに入力されるまでの伝送系のインパルス応答の離散
値をhとすると、受信信号の離散値rはrn=Σanh
h−n(1) k!一ω で示される。第1図にてrはFEに人力され、遅延素子
1aを通りの各タップ上にu−1’ uO’ u+11
 ””N−2としてrr=−r   の順で分布し、乗
算器1bによりn−1’  n’   n十N −2 各タップにて、タップ係数C+1”O”−1””−N+
2が乗ぜられ、合戒器1cにより合威された後、FEか
ら出力される。非線形素子である判定器3は減算器4に
よりFE出力とBE出力との差を取られた信号yを入力
としており、yoに対する判定信号(識別信号)Aoを
出力する。一方、判定信号AはBEに入力され、遅延素
子2aを通り、各タップ上の判定信号”n−1・・・ゑ
。−8はそれぞれタップ係数d,・・・dMを乗算器2
bにより乗ぜられ、合戒器2cにより合成された後、B
E出力として減産器4にフイードバンクされる。従って
判定器入力のyは次式で示される。
また減算器5は判定器3の人出力間の差を取り、第1の
誤差信号 ε1=yo−^。            (3)を・
出力する。DFEが等化器として動くためには、線形等
化器(ウィーナーフィルタ)と同様に判定器の誤差信号
ε1の自乗平均値 2 氏、=E[e1]   (Eは期待値を示す)(4)が
最小となるようにFEおよびBEのタノプ係数が設定さ
れる必要がある。従ってタップ係数はより求まり、 次の正規方程式を解くことにより タップ係数の理想値が得られる。
ここで、 本は複素共役を示し、 タップ係数は次の タップ係数のベクトルとして示される。
また(5)式左辺の小行列Aを含む(N + M) X
 (N + M)の行列はDFE全体に対する相関行列
であり、また となっている。上記Aは相関係数a.で構成されてlj おり、その要素はインパルス応答により次式で示される
+の a..=  Σ h  h”         (6)
n−In−1 1』n:一の 一方、第1図にてタップ係数制御回路■9はC+1タッ
プを除<FEタップ上信号u0・・・uN−2とBEタ
ツプ上信号”n−1””n−Mおよび誤差信号ε1を人
力として、通常のLMS(least mean sq
uare)アルゴリズムすなわちcl+   =cl+
 +vε1a,’:e  Q==i−・・M)    
   (8)により、FEのタップ係数C。・・・c−
N+2およびd1・・・dMをシンボル毎に逐次算出す
る。ここでタップ修正係数pおよびVを収束範囲内に設
定することにより、(5)式の正規方程式を解かずにタ
ップ係数が得られる。ところで以上までの動作および第
1図の6. 7, 8.10を除く構成要素は通常のD
FEと同じであるが、第1図の実施例ではセンタータノ
プC。をFE最終段より1タップだけシフトさせている
。これは本発明のDFEを地上デイジタルマイクロ波通
信に適用する場合の実施例で、通常の地上デイジタルマ
イクロ波通信でのマルチパス伝搬は主に、主波に対し進
みまたは遅れ性のマルチパスがl波存在ずる2波モデル
にて近似されることが知られており、主波とマルチパス
波との遅延時間差はシンボル長Tを越えることはほとん
ど息い。このようなマルチパスフェージング回線に対し
ては、FEoセンタータツプC。を従来のFE最終タッ
プ位置より1タップ分だけFE入力側ヘシフトさせるだ
けで、逃み性のマルチパス歪に対し従来のDFE以上の
等化能力を発揮することが正規方程式より導かれる。こ
のことを第2図を用いて説明する。
第2図において、20は送信シンボル列、21は2波モ
デルで示されたマルチパス回線のインパルス応答、22
は本発明のDFEの一実施例、22aはシフトレジスタ
で示されたFE各タップ、22bは乗算器、22cは合
或器、22dはシフトレジスタで示されたBE各タップ
、22eは乗算器、22fは合戊器、22g, 22h
, 22i,22jは減算器、22kは判定器である。
第2図にて、インパルス応答21は、進み性のマルチパ
スにより、t=−Tでのインパルス応答の前縁(Pre
cursor)h−1が主応答h。とほぼ同レベルで逆
位相で存在するという極めて厳しいマルチパス回線を示
している。これを周波数領域で表現すると、変調波信号
帯域のキャリア周波数レベルに極めて深いくさび状の落
込み(デイップ)が生じる。送信シンボル列20(・・
a−1aoa+1.・)はインパルス応答21と畳み込
まれ、DFE22に入力される。判定器22kの出力が
Δ。の時FEのセンタータップC。上の受信信号はr。
=hoao+h−1a+1となり、この中でh。aoが
主応答h。による希望信号或分であり、ha  がPr
ecursor h 4による符号間干渉でーl+1 ある。Co以外の各タノプにも第2図に示すように受信
信号が分布している。
通常のDFEの場合は、第2のDFE22においてC+
1タップの無い状態(センタータップC。がFE最終段
)で、FEの各タップ上に分布している信号にタップ係
数が乗じられた後、合戊器22cにて、符号間干渉が除
去されるように線形合或されるため、BEは動作しない
。例えば、第2図のC。タップ出力はC。
(hoao+h−1a+1)となる。ここで符号間干渉
或分はC。
ha  であり、このa による干渉を除去するため−
1  +1             +1に、coよ
りlタップ前段のc−1タップ上に分布する主応答戒分
のh。a+1にC−、が乗じられ、合戒器22cにおい
てC。タップおよびC−1タップ出力を合或することで
a による干渉が除去される。しかしC−1タップ+l 上のPrecursorによる干渉或分h−1a+2に
もc4が乗ぜられ合或器22cで合威されるため、a+
2による干渉が生じる。これを除去するためには、さら
にC−2タップが必要である。C タノプ上にはa+3
による−2 干渉戒分が含まれており、これを除去するには、さらに
C− 3タップが必要になり、この動作を繰り返して行
くと無限のタップ数を必要とする。このように強力なP
recursorによる符号間干渉を有限タップ数で除
去する場合、従来のDFEは線形等化器(LE)同様、
等化不能となる。
ところで本発明によるDFEでは、センタータップを1
タップシフトさせたことにより、C タップ+1 が用意でき、このタップ上にはr−t”hoa ,+h
−1aoの受信信号が分布している。また第2図におい
て、主応答およびPrecursorを、ho=1.o
h−1=−o.99とした場合、22のDFEについて
(5)式の正規方程式を解くと、co, c−1, c
−2およびd2はほぼ零となり、c+1= −1.01
 d,=−1.01となっている。ここで、センタータ
ップのC。が零になることは通常の等化器では有り得な
いことで、センタータップ上に存在する希望信号戒分す
なわちh。aOが主信号として判定器まで導かれ、aO
と判定されるためには、coは零ではなく、必要十分な
大きさを持つ必要がある。しかし、上記正規方程式の解
では、coが零になる代わりに、C が−1.01とな
っているので、FE出力は、+1 C+1r−1一〇+1(hOa−l十h−1aO)=−
1,Ql・(1.Oa−1−0。99ao)=−1.0
1a−1+aoとなる。一方、BE出力はd131=−
1.01Δ一、となり、判定信号が誤っていない場合に
はΔ−1はa−1と近似できるため、FE出力とBE出
力との差を取ると、a−1による符号間干渉は完全に除
去され、aOのみが判定器に人力され、正しく判定され
る。すなわち、強いPrecursorに対しては、セ
ンタータノプ上の主応答による希望信号威分h。aoで
はなく、センタータップをシフトさせたことにより設定
されているC タツプ上のPrecursorによる干
渉成分h,ao+1 のa。を主信号として、判定器にて判定させることによ
り、進み性マルチパス歪を等価的に遅れ性の歪に変換し
、判定帰還による強力な等化を行なうことができ、従来
方式では等化不能であった強度の進み性マルチパス歪に
対しても、極めて高い等化能力を実現できる。また従来
方式で進み性マルチパス歪に対して強いMF/DFE方
式と比較してみると、本方式では整合フィルタ(MF)
を用いていないため、MFによる波形歪が無く、比較的
少ないタップ数で、MF/DFEを越える等化能力が得
られる。また遅れ性のマルチバス歪に対しては、第2図
にて、センタータップC。が主信号ルートとなるよう、
そのタップ係数が支配的レベルとなり、従来のDFEと
同様の動作を行い、高い等化能力が得られる。
ところで、以上まではセンタータップをシフトさせたD
FEについて、正規方程式の解より、高い等化能力が得
られることを述べたが、適用等化させた場合、通常のL
MSアルゴリズムだけではタップ係数が収束しないこと
を次に説明する。
第2図において、FEは基本的に線形等化器で、BEが
動作しない時にはc+1タップはa。よりlシンボル先
行しているa,による符号間干渉を除去しようとする。
またBEが動作する場合、d1タップはa−1による符
号間干渉を除去しようとする。すなわちc+1とd1と
は等化しようとする対象が一致しており、センタータッ
プC。から見ると、c+1とd1は時間的に対応してい
ると言える。センタータップをシフトさせたDFEにお
いて、このように時間的に対応した(オーバーラノプし
た)FEのタップに対する相関行列の固有値が零に近ず
く場合があることを次に示す。
(5)の正規方程式より、 d=H c               (9)Φc
 ”’ Ho              (10)こ
こで、ΦはNタソブのFEのみに対するNXNの相関行
列で、 T傘 Φ=A−HH              (11)と
なっている。行列Aの対角戒分a. .(i=−N+2
,・..・・1)は自己相関係数で、 と実数となり、iに係わらず同し値をとり、その大きさ
はインパルス応答の主応答h。およびその近傍の応答・
・・h−2,h−,,h,h2・・・などのレベルの高
い戒分に依存している。
(11)式は、例えば第2図のDFEの構戊に対して次
のようになる。
ココで、BEのd1タップと時間的に対応したFEのc
+1タップに対する自己相関関数は■であり、こ11 れは上式より ■11=・・・十h−2h!2+h−1h杏、十h2h
2+h3h3+・・・となっており、主応答h。或分を
含んでおらず、第2図のインパルス応答21のPrec
ursor h  が犬の場一1 合、■は値を持つが、h が零、すなわち進み性11 
                  −1マルチバス
歪の無い場合、あるいは遅れ性のマルチバス状態で、h
1が値を持つような場合に対して、■1、は零に近ずく
。ところで相関行列Φに対して、固有ベクトルQおよび
固有値行列八が存在し、ΦQ=AQ (13) ここで、 を満足する。固有値行列Aは、相関行列Φに直交変換を
施し、その対角或分以外を0にずるJacobi法など
により求められるが、自己相関係数が零の場合、それに
対する固有値も零になる。上記に示したように、■1、
が零に近くなると、それに対する、すなわちc+1タッ
プに対する固有値λ1も零に近ずく。この現象は通常の
DFEでは見られないもので、センタータップをシフト
させた場合で、BEとオーバーラップしたFEのタップ
に対してのみ生じる。
ところで固有値が小さくなると、それに対応するタップ
係数の収束性が極めて悪く、零になれば、もはや収束し
ない。
(10)式のFEに対する正規方程式の解すなわち理想
タップ係数ベクトルをC とし、適応制御によるタップ
係数ベクトルCとの差を係数誤差ベクトルV==c−c
0p’           (14)として導入する
と、(4)式の評価関数E,1は次のように変形される
=弘.n+■Φ■ 二観。+AV           (15)ここで’
min ” !,1の最小値、■は■を固有ベクトルQ
によりユニタリ変換したもので、 v=QV と示される。すなわち評価関数E,1は固有値Aの2倍
を2階微分係数とするVの2次形式であり、固有値は孔
,の2次曲面の形状を決める。正規方程式の解によ?、
i番目のタツプC.に対する理想値c.optが存在す
る限り、氏1は係数誤差V■軸方向について、v.二〇
を最小とする2次曲線の変化を示す。しかし八の中の固
有値λが小さくなるに従い、曲線はしだいに平坦化し、
λ1が零になると、へ1はV.軸方向について直線とな
る。この状態でLMSアルゴリズムでタップ修正した場
合、もはや収束せず、タップは初期値をその1ま維持す
る。
第2図のDFEに対して、2波モデルのインパルス応答
が第3図に示すように変化した場合のタップ係数変化に
ついて説明する。
第3図において、31は主応答h。のみ存在する無歪状
態であり、これに対する正規方程式から求まるタップ係
数は同図34に示すとおりである。31に対しては等化
する必要が無いため、34ではFEのセンタータップC
。のみ値を持つ。第3図32は31に対し、t=−Tの
Precursor h  が少し増大した状態で、そ
一1 れに対するタップ係数は35に示すとおりである。
Precursorが主応答に比べ小さい場合には、正
規方程式の解は、通常のDFEと同様に歪はFEにより
等化されることを示しており、互いにオーバーラップし
ているc+1とd1は零である。第3図の33はPre
cursorがさらに増大した状態で、この場合の正規
方程式の解は36で、coではな<c+1を主信号ルー
トとし、Precursorによる歪を判定帰還である
BEのd1により等化させることを示している。次に進
み性マルチパスが増大方向にある場合、すなわち31→
32→33のインパルス応答変化に対して、タップ係数
の初期値を34に設定して、DFEの全タップをLMS
アルゴリズムでタップ修正させて求めたタップ係数変化
は37→38→39となる。31→32まではc+1タ
ップに対する固有値λ1は非常に小さく、38のC は
37の初期値0を保持する。従って、h による+1−
1 歪はC タップにより線形等化される。ところがさーl らにh が増大し、33のように強い進み性マルチパ−
1 ス状態になった場合、λ1が値を持つようになるが、c
o,c−1に対する固有値λ。,λ一、の方がはるかに
大であるため、co,c−1の方が速く収束し、39に
示すようにcoタップは主応答による信号或分h。ao
を主信号として保持し続け、h の増大に伴いC タッ
プはさら−1−1 に或長ずる。さらにc−1による等化で、ム。より2シ
ンボル後の信号含 からの干渉が生じ、C−2がこれを
+2 等化しようとする。このように無歪状態から進み性マル
チパスが増大する変動に対しては、センタータップをシ
フトしたDFEを通常のLMSアルゴリズムで動作させ
た場合、通常のDFEと同じ動作をし、第3図の36に
示した正規方程式の理想解に集束しない。次に、33→
32→31の変化、すなわち進み性マルチパスが減少方
向にある場合、タノプ係数の初期値を36の理想解に設
定してLMSアルゴリズムでDFEを動作させると、タ
ップ係故変化は42→41→40となる。
Precursor h − 1が32のように減少す
るとλ1は小さくなり、C のタップ修正がインパルス
応答の変動+1 に追随できず、41のC は42の時の値をほぼ保持す
+1 る。一方、C より大きな固有値を持つc−1タップは
+1 35の理想解に従い、h,による歪を等化しようとする
。ここでC。は35に比べ、比較的小さくなっているが
、これはC タップが大きく残っているためで、+1 C タソプにより、h−1による応答戒分h IAO中
の信+1 号へがセンタータツプC。からの主信号ルートに加えら
れ、coは35に示すほどレベルを必要としないからで
ある。他方、C が値を持つことにより、生じる+I 歪はオーバーラップしているd1が除去している。さら
に32から31の蝿歪状態になった場合、h による一
1 歪が黒いためC は零となり、c+1タップから供給さ
一l れる信号戒分h−1aoは零となるため、coは34と
同じ正規レベルに達する。しかしc+1およびd1は依
然41の状態を保持している。
以上は進み性マルチパスの変動に対する場合であるが、
遅れ性マルチパスの変動については、通常のLMSアル
ゴリズムで十分収束する。この場合はセンタータップよ
りFE終端側のタップ係数が零を保持したままで、BE
が動作するので、通常のDFEと全く等化であるといえ
る。
次にこの収束性の問題を解決するための等化器購戒およ
び制御アルゴリズムについて述べる。
第3図に示したインパルス応答変化32→33の変化に
対して、同図36の理想解のように収束しないのは、セ
ンタータノブが主信号ルートとなり、インパルス応答の
主応答によるh。aOのa。が’I’ll定器で判定さ
れ続けるためで、DFEの全タップをLMSアルゴノス
゛ムで修正している場合、一度瞬断などを起こして、主
信号ルートがC タノプに移り変わり、+1 Precursorによるh−1aoのa。が判定され
るようにならない限り、36の理想解に移行しない。と
ころで互いにオーバーラノプしているc+1とd1とは
独立ではなく、d1はc+1に従属している。とくにc
+1タップの固有値は他のタップに比へ、小であるため
、c+1タップ係数を理想値からずらせても評価関数甲
こ余り影響を与えない。これはC のずれにより生じる
+1 歪をd1タソプが従属的に等化するからである。これは
第3図の40の状態において残留歪が多少残るが、c+
1による歪がd1により等化されていることからも確認
,される。従って、進み性マルチパス或分が犬になるに
応じて、主信号がセンタータップC。上のa。
からc+1タノプ上のa。へ、次第に移行して判定され
るようにするには、C タップを通常のLMSアルゴ+
1 ノズムではなく、そのタノプを戊長させるようなアルゴ
リズムを導入する必要がある。またそれはDFEのfl
ill御系を著しく乱すものではいけない。ここではC
 の固有値が小さいこと、およびh の増+1−1 犬に応じて、その理想解のC タノプ係敗が犬とな+1 る現象に着目し、c+1タノプのタノプ修正を、判定器
の誤差信号ε1を用いた通常のLMSアルゴリズムでは
なく、h−1の増大に応じてc+1タソプが戒長する方
向に減少するような第2の誤差信号e2を導入し、巳2
を用いたLMSアルゴリズムによV)修正を行なう。
第1図に示すように、KW器6によりC タ・ノブ出力
+1 からd1タノプ出力を減じ、さらに減算器7により減算
器6出力から判定器30判定出力を減じたものを第2の
誤差信号ε2とし、lOのタップ係数制御回路IIは、
e2および10タソプ係数制御回路II10に人力され
たC タンプ上の受信信号U を用いて、次式によ+1
−1 ここでpは修正係数である。
第2図に示すように、c+1タソプ乗算器の出力c+1
(hoa−1+h4ao)からd1タップ出力d1a,
を減算器22gで減じ、さらに減算器22hにより判定
器出力との差を取ったものが誤差信号ε2となっており
、判定信号が正しいとき、 ε2”C+1(hOa−1+h−1aO” IA−1 
”0”(C+1hO−d1)a−1+(c+1h−1−
 1冫a。    (17)と示され、c+1が零であ
るとd1も零となるため、上式のe2はーaoの値を持
つ。一方、u−1=hoa, +h−1aoであり、(
l6)式中の右辺第2項を平均すると誤差信号と入力信
号との相関となり、 E[ε2u−1*]= −h−1 の値を持つ。従って、(16)式でシンボル毎逐次修正
しているうちに、c+1の初期値が零であっても、h−
1の増大に伴いc+1が戒長を始める。c+1が値を持
ち始めると、c+1タップからのa−1についての干渉
が生じ、BEのd1がこれを等化し、(17)式2行目
の第1項は零に近ずく。c+1の値が十分でない場合、
(17)式2行目の第2項はC タップが主信号ルート
となるな+1 めの誤差信号としての値を持ち、(16)式でC タソ
+l プをililJ御しているうちに、C タソプが主信号
ルー+1 トとなるように、しだいに或長じてくる。
(16)式は判定器の誤差信号を用いていないため、通
常のLMSアルゴリズムとは言えないが、ε2の自乗平
均値 喝=E[e2]             (18)を
最小となるようにc+1タップ係数を修正する。
(18)式は次のように表現できる。
従って、孔2を最小とするc+1は、aF,/ac+1
=Oより、となり、h−1の増大に応じて、c+1が成
長することを示している。ところで、ここで挿入したe
2により、c+1タップ係数の1套正を行なった場合、
ε1により定義された(4)式の評価関数甲,tc+ 
1タップの値に従属し、c+1タップが(16)式のア
ルゴリズムによりタップ修正されている条件下で、判定
器の誤差信号ε1に対する評価関数へ1が最小となるよ
うに、c+1タップを除く全タップがLMSアルゴリズ
ムで制御される。従って、この場合 ac+1 となり、(5)式の正規方程式ではc+1タップに関す
る項が削除され、第2図に示すDFE(FE4タップB
E2タップ)について、C+1タップをε2によりタッ
プ修正している時、c+1を除くタップについての正規
方程式は5×5の相関行列を持ち、(20)および(5
)式より次のようになる。
ここで、 また第2図において21のインパルス応答が例えば、h
,=1.o,h−、=−0.99となった場合、(21
)式は次のようになる。
(22) さらに(22)式左辺の相関行列の固有値を求めると、 ?−2=2.39λ−1=1.98λo=1.98λ1
=0.50λ2=1.00となっており、いずれも零に
はなっていない。
従って、(22)式の各タップはε■を用いたLMSア
ルゴリズムにより(22)式の行列解 に収束する。一方、c+1は(20)式によりあたえら
れるので、(23)のd1=−1.0を代入して、c+
1=−1.0となる。この結果は第2図のDFEにおい
てδF,1/ac+1= 0を含む(5)式の正規方程
式の解にほぼ等しい。すなわち第2の誤差信号ε2を導
入し、c+1のタップ修正にε2を用いても、判定器の
誤差信号ε1はe2に乱されることなく、最小となる解
があり、それはε、のみに着目した(5)の正規方程式
の解に近似できる。ところで、以上説明したのは(5)
式の理想.解とε2を導入した(20)および(21)
式からの解とがほぼ一致する例であるが、あくまでもP
recursor h  が増大している場−1 合の近似解であり、必ずしも完全に一致するとは限らな
い。このような場合については、e2を用いる(16)
のアルゴリズムにより(20)および(21)式で与え
られる近似解に一度収束させておいて、c+1タップの
{1コ正を(7)式と同様にε1を用いたLMSアルゴ
リズムに切換えることにより、(5)式の理想解に収束
させる、二とが出来る。これはh−iがh。に対し比較
的太となっているので、”+1タノプをε1で{1(正
した場合のC タップに対する固有値は他のタップに比
べ小+1 さいが、零ではなく値を持っているため、ε2で一度理
想解に近い状態にしておけば、C 係数が十分戒+1 長し、主信号ルートがC タップに移行しているの+1 で、C1に切換えても理想解に収束するからである。
しかしこのように適応アルゴリズムを切換えることは適
応動作に不連続性を与えることになるが、一般にタップ
修正係数が十分小さいことと、マルチパスフェージング
の変動の速さが伝送速度に比較して十分遅いことにより
、適応動作にほぼ連続性が保たれる。ところでh が増
大方向にあって一l も、h−1がh。に比べ、ある値より小さい場合には(
5)の正規方程式の解は、主信号ルートがC。に保持さ
れた通常のDFEのタップ係数に近くなる。このような
場合にはε2によるタツプ11}正は必要としない。
従って、このc+1に対する適応アルゴリズムの切換え
時点については、h が増大し、ある値を越えてーl いる場合にε2を使用し、その後定常となった場合には
ε1に切換える。
次にh−1が減少している場合、(20)式の22によ
るタップ修正を用いていると、主信号ルートがc+1タ
ップに保持され続け、(5)式に対する理想解に収束し
ない。この場合にはc+1タップの修正にe1を用い、
さらにC タップ係数を減少させ、しだいに主+1 信号ルートをセンタータップC。に戻すために、次式の
タンプ1優正アルゴリズムを導入する。
c   =(c+1−pc, u−1*)−(1 −p
)     (24)+l (24)式において、c+1のタップ{呟正にe1を用
いる通常のLMSアルゴリズムに(1−p)が乗ぜられ
ているので、第3図での33→32→31のインパルス
応答変化に対ずる42→4l→40のタップ係数変化に
おいて、C が一+1 定の値を保持するのではなく、しだいに減少する。
この場合、c+1の値が(5)式の理想解に一致すると
は限らないが、このc+1の理怨.解からのずれによる
歪はBEのd1により除去されるため、伝搬によるマル
チパス歪の等化動作に影響を与えない。またh がーI 減少方向にあり、途中で、定常状態となった場合には(
24)式にて(1−p)乗ぜず、h−1が増大方向で定
常となった場合と同様に、(7)弐のe1による通常の
LMSアルゴリズムによるタノプ修正を行なう。以上の
C タノプの修正アルゴリズムの切換えにおい+1 で、と2は主信号ルートをc+1タノプに移行させ、近
似解を得るための手段として、また(24)式のように
(1−11)乗ずるのは主信号ルートをセンタータノプ
C。
に戻す手段として主に用いられており、h の増大−1 または減少のいずれに対しても、最終的にはh−1が定
常となっている時のε1によるタノプ修正により、(5
)の正規方程式の理想解に収束される。またフェージン
グの速さは伝送速度に比べ十分遅いため、h が長周期
的に変動していても、短周期的に−1 は定常と見なせる状態が続くので、上記のタップ修正ア
ルゴリズムの切換え操作により、進み′注マルチパスの
変動に対してセンタータップをシフトさせたDFEを収
束させることが出来る。一方、h−1が零となり、遅れ
性マルチパスとなる場合1二対しては、前述したように
、c+tタップの修正はε1によるLMSアルゴリズム
で十分収束するため、このようなタノプ1]骸正アルゴ
リズムの切換えを必要としない。
以上説明したように本発明のDFEでは、タノブ修正ア
ルゴリズムの切換え制御のために、インパルス応答の主
応答h。に対するPrecursor h −iの変動
を監視する必要があり、その手段としては、第1図に示
すように、2個の相関器8にDFE出力の判定信号含と
FEのC。,c+1上の受信信号U。およびu−1を入
カし、相関器8が出力する相関値の絶対値Wおよび0 W を利用する。第2図に示すようにC。,c+1タッ
フ+1 上の受信信号は uo ” haao + h−J a +1  u−1
” hoa−, + h−] aoとなっているので判
定器出力5。どの相関を取ると、W。=+ho+   
W+1=+h−,+となり、インパルス応答の主応答h
。とt=−TでのPrecursor h−1が得られ
、hoに対するh−iの変動を監視できる。従ってタッ
プ係数+IrtJ御回路II 10は相関器8の出力W
。,W+1と判定器の誤差信号ε1と減算器7の出力の
誤差信号ε2とFEc+1タソプ上の受信信号U とを
人力としており、シンボル毎の相関値の絶−1 対値WnおよびW nより、次に示すようにタツプ0+
1 修正アルゴリズムを切替え、C+1タップ係数をシンボ
ル毎に逐次算出する。
■W+1n〉γかつW+1。〉W+1 の場合:n  
 n* C+1    ”C+1  lie1u−1■w  0
=w   またはw’=oの場合:+1     +1
           +1n   n* C+1=C+1−l1ε1u−1 ■W nくW  の場合: +1      +1 c   =(C+1−F1u−、*)・(1 −p)+
1 上記■および■にてγは、Precursor h−1
が主応答hoに比べ小さく、通常のDFEのようにh,
による歪がFEにより等化される領域では、主信号ルー
トがC タップに移行させないようにするための制御用
+1 しきい値である。
以上の動作により、進み性および遅れ性マルチパス歪の
両者に対し、タップ係数を収束させることができ、進み
性マルチパス歪に対しても遅れ性の場合と同様、判定帰
還による等化を施すことができ、従来のDFEが弱点と
していた進み性マルチパスによるフェージング(非最小
位相推移フエージング)を強力に等化できる。
(発明の効果) 本発明は、以上説明したように、判定帰還形等化器(D
FE)のセンタータップをシフトさせ、回線のインパル
ス応答を監視し、それに応じてタップ1[蒼正アルゴリ
ズムを切換え制御することにより、従来のDFEが線形
等化していた進み性マルチバスによるフェージング(非
最小位相推移フエージング)に対しても、判定帰還によ
る強力な適応等化を行うことができ、比較的少ないタノ
プ数で、従来の等化方式を上回る等化能力が得られるた
め、厳しいマルチパスフエーシング回線での多値QAM
伝送において、より一層の伝送速度の高速化および回線
区間の長距離化を可能とする効果がある。
【図面の簡単な説明】
rJ. 第1図は本発明の一実施例を示す構戒図、第2図は第1
図の実施例のための動作説明図、第3図は第1図の実施
例における適応等化を説明するための図、第4図は従来
技術の線形等化器の構戒図、第5図は従来技術の判定帰
還形等化器の構戒図、第6図は従来技術のMF/DFE
受信機の構戒図、第7図は整合フィルタ(MF)による
効果を説明するための図である。 図において、1・・・前方等化器(FE)、1a・・・
遅延素子、1b・・・乗算器、IC・・・合戊器、2・
・・後方等化器(BE)、2a・・・乗算器、2b・・
・乗算器、2C・・・合戒器、3・・・判定器、4, 
5, 6. 7・・・減算器、8・・・相関器、9・・
・タップ係数制御回路■、10・・.タップ係数制御回
路IIである。

Claims (1)

    【特許請求の範囲】
  1. シンボル長T間隔のトランスバーサルフィルタから構成
    された前方等化器(FE)においてセンタータップc_
    0位置を前方等化器最終段より前段側へ、Nタップだけ
    シフトさせ、入力信号に対し、線形な等化を行なう手段
    と、シンボル長T間隔のトランスバーサルフィルタから
    構成された後方等化器(BE)において入力信号に対し
    非線形な等化を行なう手段と、判定器入出力間の差を取
    り第1の誤差信号ε_1を得る手段と、判定器入出力間
    の第1の誤差信号ε_1と前方等化器および後方等化器
    の各タップ上の信号とからLMSアルゴリズムにより、
    タップ係数を求める通常のタップ修正の手段と、FEセ
    ンタータップからFE最終段側までの各c_0、c_+
    _1・・・c_+_i・・・c_+_Nタップ上の受信
    信号と判定器出力の判定信号との相関を取ることにより
    回線インパルス応答の主応答h_0および前縁h_−_
    1・・・h_−_i・・・h_−_Nを監視する手段と
    、FEセンタータップc_0より後段の各c_+_1、
    c_+_2、・・・c_+_i・・・c_+_Nタップ
    と、BEタップ初段から順の各d_1、d_2、・・・
    d_i・・・d_Nタップにおいて、FEのc_+_i
    タップ乗算器出力とBEのd_iタップ乗算器出力との
    差を取り、その差と判定器出力との差を誤差信号ε_i
    _+_1とする手段と、監視されたインパルス応答の前
    縁h_−_iの主応答h_0に対する増大に応じて、セ
    ンタータップc_0からiタップ後段のC_+_iタッ
    プについてのLMSアルゴリズムによるタップ修正を、
    第1の誤差信号ε_1から誤差信号ε_i_+_1に切
    換えて行ない、また前縁h_−_iの主応答に対する減
    少に応じて、誤差信号ε_i_+_1で制御されていた
    タップ修正を、第1の誤差信号ε_1に切換え、さらに
    そのタップ係数に1より小さな係数を逐次乗じて行い、
    また前縁h_−_iが定常または零となった場合、第1
    の誤差信号ε_1を用いる通常のLMSアルゴリズムに
    戻す手段を備えたことを特徴とする判定帰還形等化器。
JP1299333A 1989-11-17 1989-11-17 判定帰還形等化器 Expired - Lifetime JPH0831820B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1299333A JPH0831820B2 (ja) 1989-11-17 1989-11-17 判定帰還形等化器
GB9025086A GB2238932B (en) 1989-11-17 1990-11-19 Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response
US07/615,617 US5119401A (en) 1989-11-17 1990-11-19 Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1299333A JPH0831820B2 (ja) 1989-11-17 1989-11-17 判定帰還形等化器

Publications (2)

Publication Number Publication Date
JPH03159424A true JPH03159424A (ja) 1991-07-09
JPH0831820B2 JPH0831820B2 (ja) 1996-03-27

Family

ID=17871196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1299333A Expired - Lifetime JPH0831820B2 (ja) 1989-11-17 1989-11-17 判定帰還形等化器

Country Status (1)

Country Link
JP (1) JPH0831820B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284012A (ja) * 1990-03-30 1991-12-13 Nec Corp 判定帰還形等化器
JPH03284014A (ja) * 1990-03-30 1991-12-13 Nec Corp 判定帰還形等化器
JPH0653780A (ja) * 1992-07-31 1994-02-25 Nec Corp 適応受信機
KR950013074A (ko) * 1993-10-18 1995-05-17 씨. 엔. 멜본 기호식별 방법
JP2004520782A (ja) * 2001-05-29 2004-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 判定帰還型等化器における帰還ループ遅延に関連する性能損失を軽減する回路及び方法
EP1538750A2 (en) * 2003-12-03 2005-06-08 Pioneer Corporation Receiver
WO2015052879A1 (ja) * 2013-10-09 2015-04-16 株式会社デンソー 歪み補償システム及び通信装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284012A (ja) * 1990-03-30 1991-12-13 Nec Corp 判定帰還形等化器
JPH03284014A (ja) * 1990-03-30 1991-12-13 Nec Corp 判定帰還形等化器
JPH0653780A (ja) * 1992-07-31 1994-02-25 Nec Corp 適応受信機
KR950013074A (ko) * 1993-10-18 1995-05-17 씨. 엔. 멜본 기호식별 방법
JP2004520782A (ja) * 2001-05-29 2004-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 判定帰還型等化器における帰還ループ遅延に関連する性能損失を軽減する回路及び方法
EP1538750A2 (en) * 2003-12-03 2005-06-08 Pioneer Corporation Receiver
EP1538750A3 (en) * 2003-12-03 2009-04-29 Pioneer Corporation Receiver
WO2015052879A1 (ja) * 2013-10-09 2015-04-16 株式会社デンソー 歪み補償システム及び通信装置

Also Published As

Publication number Publication date
JPH0831820B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
CA2274173C (en) Method and apparatus for adaptive equalization in the presence of large multipath echoes
US5119401A (en) Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response
CA2028873C (en) Equalizer
US5175747A (en) Equalizer
EP0615347B1 (en) Adaptative equalizing receiver and maximum likelihood sequence estimation receiver
JP2770839B2 (ja) 適応受信機
US5402445A (en) Decision feedback equalizer
US4633482A (en) Method of and arrangement for determining the optimum position of the reference tap of an adaptive equalizer
JPH08274724A (ja) データ通信装置で使用する装置及び方法
JPH09186634A (ja) データ受信装置
JPH0590904A (ja) 制御信号発生回路
NO300830B1 (no) Fremgangsmåte og innretning for utjevning av dispersive, lineære eller tilnærmet lineære kanaler for overföring av digitale signaler
WO2004059899A2 (en) Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
KR100859946B1 (ko) 판정 피드백 등화기 및 판정 피드백 등화 방법
GB2344496A (en) A decision feedback equalizer
US20050084046A1 (en) Timing recovery circuit and timing recovery method
JPH03159424A (ja) 判定帰還形等化器
JP2503715B2 (ja) 適応受信機
JPH04264823A (ja) 判定帰還形自動等化器
JP2907217B2 (ja) フィルタ手段係数調整方法
JP2003529241A (ja) チャネル等化するための方法
JPH06252700A (ja) 自動等化器
JPH03284014A (ja) 判定帰還形等化器
JP2016163117A (ja) 信号歪み補償回路
JPH03284012A (ja) 判定帰還形等化器