JP6406061B2 - 信号歪み補償回路 - Google Patents

Description

本発明は、データ伝送時に生じる歪みを補償するための信号歪み補償回路に関する。

複数の通信ノードが、伝送線路を通じて互いにデータ通信するとき、データレートが高くなるに従い伝送波形が歪む。このとき伝送波形の歪みがシンボル間干渉となり、正常なデジタル通信処理を妨げる。波形歪みを改善する技術としては、ＤＦＥ(Decision Feedback Equalizer) と称される技術がある。ＤＦＥ技術は、受信部が受信波形を用いて歪みを補償する技術である。なお、本願に関連する技術として、下記の非特許文献１に開示されている技術がある。

河野 健、他２名、「偏角原理に基づく安定性制約によって定まる実行可能領域」、平成２０年１１月１２日〜１４日、信号処理シンポジウム，[平成２７年２月９日検索]、インターネット＜URL : http://www.mk.ecei.tohoku.ac.jp/papers/data/F03560013.pdf＞

前述のＤＦＥ技術は、一般にフィードフォワードフィルタとフィードバックフィルタとを組み合わせて構成され、フィードバックフィルタはＩＩＲフィルタを用いて構成される。しかしながら、ＩＩＲフィルタを多段で構成すると安定性の判断が難しくなる。この結果、外部の伝送線路の条件に応じて安定点に落ち着くことなく発振してしまう可能性が高くなる。

本発明の目的は、伝送線路の条件に関わらず安定性の判断を容易にでき、これにより安定して信号処理できるようにした信号歪み補償回路を提供することにある。

請求項１記載の信号歪み補正回路は、伝送線路を通じて受信した受信信号の歪みを補正しデータ信号を復元する回路を対象としている。この請求項１記載の信号歪み補正回路は、第１フィルタと、第２フィルタと、加算手段と、を備える。第１フィルタは、受信信号を入力すると受信信号をフィルタ処理し、第２フィルタは第１フィルタの出力信号をフィルタ処理する。このとき、第２フィルタは、２段以下の遅延器を備え当該遅延器の出力信号をフィードバック処理するＩＩＲフィルタ、及び、遅延器の出力信号をＦＩＲフィルタ処理するＦＩＲフィルタにより構成されるものであり、加算手段は、ＩＩＲフィルタのフィードバック処理信号とＦＩＲフィルタの出力信号を加算して出力する。このとき、第２フィルタは、ＩＩＲフィルタ及びＦＩＲフィルタにより構成されているため、ＩＩＲフィルタを多段で構成する必要がなくなり、フィルタ安定性の判断が容易になり、安定して信号処理できるようになる。

第１実施形態に係る信号歪み補償回路の電気的構成例を概略的に示すブロック図 マスタスレーブ通信形態例を概略的に示す構成図 ＤＦＥ処理部の電気的構成例を概略的に示す図 第２フィルタの構成例を概略的に示す電気的構成図 ３タップのＩＩＲフィルタ（比較例）のシミュレーション例 ２タップのＩＩＲフィルタのシミュレーション例 第２実施形態に係るエラー出力部の構成例を概略的に示すブロック図 第３実施形態に係る第２フィルタの構成例を概略的に示す電気的構成図 第４実施形態に係る第２フィルタの構成例を概略的に示す電気的構成図 第５実施形態に係る第２フィルタの構成例を概略的に示す電気的構成図

以下、信号歪み補正回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態において同一又は類似の機能を備えた構成要件については同一又は類似の符号を付し、第２実施形態以降については必要に応じて説明を省略する。

（第１実施形態）
図１〜図６は第１実施形態を示す。例えば車両内には各種のＥＣＵ（Electronic Control Unit）や各種装置がネットワーク接続されている。これらを模式的に示すと、図２に示すように、マスタ通信装置１とスレーブ通信装置２ａ、２ｂ…２ｄとが例えばバスなどの伝送線路３を介して接続されていることになる。マスタ通信装置１は、各種データ指令信号をスレーブ通信装置２ａ、２ｂ…２ｄに出力する。スレーブ通信装置２ａ、２ｂ…２ｄは、このマスタ通信装置１からデータ指令信号を受信するとこのデータ指令信号に応じた処理を行い、マスタ通信装置１に応答信号を出力する。マスタ通信装置１は応答信号を受信する。

このようなマスタ通信装置１とスレーブ通信装置２ａ、２ｂ…２ｄの関係は、図１に示す送信器４と受信器５の関係に置き換えることができる。この送信器４と受信器５は伝送線路３により接続されている。マスタ通信装置１の送信器４が動作しているときには、スレーブ通信装置２の受信器５が動作している。スレーブ通信装置２の送信器４が動作しているときには、マスタ通信装置１の受信器５が動作している。

送信器４は信号発生部６及び送信部７を備える。また、受信器５は、Ａ／Ｄ変換器８、ＤＦＥ（Decision Feedback Equalizer）処理部９、及び、信号処理部１０を備える。
送信器４において、信号発生部６は、例えばマイクロコンピュータにより構成され数百ＭＨｚ程度でデータ変調されたデータ信号を生成し送信部７に出力する。送信部７は、データ信号を差動信号として伝送線路３に出力する。受信器５においては、Ａ／Ｄ変換器８は、送信器４から伝送線路３を介して送信される信号を受信する。ＤＦＥ処理部９は、Ａ／Ｄ変換器８の出力信号をエンファシス処理して信号歪み補正処理し、信号処理部（信号処理手段相当）１０及びデータ処理部（データ処理手段相当）１１に出力する。信号処理部１０及びデータ処理部１１は、例えばマイクロコンピュータにより構成されている。

信号処理部１０は、図示しないクロック信号を第１フィルタ１２、第２フィルタ１３に出力する。信号処理部１０は、後述するエラー出力部（エラー出力手段相当）１５を備えて構成され、エラーerrorをＤＦＥ処理部９に出力する。ＤＦＥ処理部９は、エラー出力部１５のエラーerror又はこのエラーerrorに基づく信号に基づいて第１及び第２フィルタ１２及び１３のタップ係数を調整する。データ処理部１１は、ＤＦＥ処理部９から入力された信号をデータ信号として処理する。

図３はＤＦＥ処理部９の電気的構成例の一部を概略的に示している。ＤＦＥ処理部９は、第１フィルタ１２、第２フィルタ１３、加算器（加算手段相当）１４を備えると共に、信号処理部１０の中のエラー出力部（エラー出力手段相当）１５を接続して構成されている。

第１フィルタ１２は、Ａ／Ｄ変換器８の出力信号を入力し例えばＦＩＲフィルタ処理によりフィルタ処理し第２フィルタ１３に出力する。第２フィルタ１３は、第１フィルタ１２の出力信号を入力してフィルタ処理し加算器１４に２信号を出力する。加算器１４は、これらの第２フィルタ１３が出力した２信号（処理データ）を加算してデータｚとして出力する。このデータｚは信号処理部１０内のエラー出力部１５に入力される。本実施形態において、エラー出力部１５はスライサ１６ａ及び減算器１６ｂを備える。減算器１６ｂは、スライサ１６ａの入力信号からスライサ１６ａによりスライスされた出力信号（ＤＦＥ処理部９の出力データ）を減算した信号差をエラーerrorとして出力する。

図４は特に第２フィルタ１３の構成例を概略的に示している。第２フィルタ１３は、ＩＩＲフィルタ１７とＦＩＲフィルタ１８を備える。特に、第２フィルタ１３は、ＩＩＲフィルタ１７を前段に備えると共にＦＩＲフィルタ１８を後段に備える。ＩＩＲフィルタ１７は、２段の遅延器１９，２０と２段の乗算器２１，２２と加算器２３と減算器２４とを組み合わせて構成される。前段の遅延器１９は、減算器２４からデータを入力し、図示しないクロック信号に応じて遅延し、この遅延データを後段の遅延器２０及び乗算器２１に出力する。後段の遅延器２０は、クロック信号に応じてデータを遅延し、後段のＦＩＲフィルタ１８及び乗算器２２に出力する。

各乗算器２１，２２は、遅延器１９，２０の出力データと各係数ａ１、ａ２を乗算し、加算器２３に出力する。加算器２３は、これらの乗算器２１，２２の出力を加算し、減算器２４に出力する。減算器２４は、第１フィルタ１２の出力からこの加算器２３の出力を減算し、このフィードバック処理信号を前段の遅延器１９に出力すると共に加算器１４に出力する。また、ＦＩＲフィルタ１８は、複数段の遅延器２５，２６，２７…と複数段の乗算器２８，２９，３０…とを縦続接続すると共に、乗算器２８，２９，３０…の出力を加算器３１により加算するように構成される。また加算器１４は、ＩＩＲフィルタ１７のフィードバック処理信号となる減算器２４の出力信号とＦＩＲフィルタ１８の加算器３１の出力信号とを加算し、これらの加算信号をデータｚとして出力する。

前述した構成について作用を説明する。送信器４が送信部７により伝送線路３に送信したデータは伝送線路３を通じて受信器５に伝達されると信号波形が鈍る。受信器５は伝送線路３を通じて伝達された信号をＡ／Ｄ変換器８によりＡ／Ｄ変換するが、Ａ／Ｄ変換処理後のデータは前記の伝送線路３による信号波形の歪みがシンボル間干渉として現れることになる。そこで、ＤＦＥ処理部９は、この受信データのシンボル間干渉を第１フィルタ１２、第２フィルタ１３を用いて歪みを補償し元の信号を再現し、信号処理部１０（エラー出力部１５）及びデータ処理部１１に出力する。信号処理部１０は、エラー出力部１５から出力される出力データｚのエラーerrorをＤＦＥ処理部９に出力する。ＤＦＥ処理部９は、このエラーerrorを最小値（例えば所定値より小）とするように、各第１フィルタ１２、第２フィルタ１３のタップ係数を順次調整してタップ係数を決定する。ＤＦＥ処理部９は、最終的に決定されたタップ係数を用いて受信データを復元する。

従来、このような回路構成では第２フィルタ１３にはＩＩＲフィルタが用いられている。ＩＩＲフィルタは、３タップ以上の場合には伝送線路３に適合したフィルタのタップ係数についてその安定性を判断することが難しい（例えば非特許文献１参照）。そこで、本実施形態では、ＩＩＲフィルタ１７として２タップのフィルタを用いており、その後段にＦＩＲフィルタ１８を構成し、加算器１４が、ＩＩＲフィルタ１７のフィードバック処理信号とＦＩＲフィルタ１８の出力信号とを加算して出力データｚとしている。ここで、ＩＩＲフィルタ１７は２タップ以内であれば、安定性を容易に判断でき、安定的な極やタップ係数を容易に算出できる。また、ＦＩＲフィルタ１８は、極が無い為、常に安定性が保証されており、受信器５が如何なる信号データを受信したとしても発振しない。

特に、伝送線路３の長さの程度に比較して伝搬信号の周波数が比較的高いときには、信号は伝送線路３にて遅延を生じやすくなる。この場合、ある受信信号データを受信したときに、当該受信信号データが到来する前の受信信号データの影響を受けやすくなり、受信信号データをエラーなく復元するためには、当該受信信号データが到来する相当前の受信信号データの影響を反映させると良く、ＩＩＲフィルタ１７とＦＩＲフィルタ１８の合計タップ数を少なくとも３タップ以上にすると良い。

また特に、例えば車両内の伝送線路３に適用した場合、図２に示すように、様々なＥＣＵ、センサ、アクチュエータ等がバス接続されている。したがって、高周波（数百ＭＨｚ程度）の信号周波数が伝送線路３を伝播すると、マスタ通信装置１及びスレーブ通信装置２ａ〜２ｄ間で例えば多重反射を生じやすく、理論的な安定性の設計が難しくなる。したがって、ＩＩＲフィルタを適用し、安定解となるタップ係数を算出しようとすると、安定性の判断を行うことが難しくなる。

本実施形態では、前段に２タップ以内のＩＩＲフィルタ１７を設けると共に後段に複数タップのＦＩＲフィルタ１８を設け、ＩＩＲフィルタ１７のフィードバック処理信号とＦＩＲフィルタ１８の出力信号とを加算することで、ある受信信号データを受信する相当前の受信信号データの影響を当該受信信号データに反映可能にすると共に、安定性の判断を容易に行うことを可能にしつつ、エラーerrorの少ない極やタップ係数を容易に導出できるようにしている。

＜シミュレーション結果＞
例えば、図５（ａ）及び図５（ｂ）は簡単な比較例を示すもので、図５（ａ）に示すＩＩＲフィルタの３タップフィルタモデル５０を適用した場合のインパルス応答に応じた出力データの収束性のシミュレーション結果を示している。これらの図５（ａ）及び図５（ｂ）は、例えば、車両内の伝送線路３に適合するように、エラーerrorを収束して算出される極値と、タップ係数ｂ１、ｂ２、ｂ３（但し負値）を用いたときのデータ出力例を示している。図５（ａ）に示すように、３タップフィルタモデル５０は、遅延器５１〜５３、乗算器５４〜５６、加算器５７〜６０、スライサ６１を図示のように組み合わせて構成されている。この３タップフィルタモデル５０を用いたとき、最適な各乗算器５４〜５６のタップ係数を求めるため、スライサ６１の前後の差分データのエラーerrorを０に収束させようとしても、３つの極値が−１．１，０．２，０．２、タップ係数が（ｂ１，ｂ２，ｂ３）＝（０．７，−０．４，０．０４４）と不安定点が導出された。

このような場合、出力データの時間経過を図５（ｂ）に示すように、これら一組のタップ係数（ｂ１，ｂ２，ｂ３）を用いたとしても、出力データが発振してしまい出力データが収束しない。すなわち、車内ネットワークなどの伝送線路３に適合するように最適なタップ係数を求めようとする場合、前述したように複雑な伝送線路３の反射特性、伝播特性を生じるため、安定性の判断が比較的困難な３段以上のＩＩＲフィルタを適用することは望ましくない。

図６（ａ）及び図６（ｂ）は本実施形態で挙げた２段のＩＩＲフィルタの２タップフィルタモデル７０を適用した場合のインパルス応答に応じた出力データの収束性のシミュレーション結果を示している。図６（ａ）に示すように、２タップフィルタモデル７０は、遅延器７１，７２、乗算器７３，７４、加算器７５，７６、スライサ７７を組み合わせて構成されている。これらの図６（ａ）及び図６（ｂ）に示すシミュレーション結果でも同様に、例えば、車両内の伝送線路３に適合するように、エラーerrorを収束して算出される極値とタップ係数ｂ１、ｂ２を用いたときのデータ出力例を示している。

この２タップフィルタモデル７０を用いた例では、最適なタップ係数を求めるため、スライサ７７の前後の差分データのエラーerrorを０に収束させようとするとき、２つの極値が０．３、−０．７、タップ係数が（ｂ１，ｂ２，ｂ３）＝（０．４，−０．２１）と安定的な解を容易に導出できた。ここで、２タップフィルタモデル７０を用いた場合には、一般公開されている既存の技術を利用すれば、簡易な式を用いて安定性を判定可能となる。

以上説明したように、本実施形態では、第２フィルタ１３を、２段のＩＩＲフィルタ１７と複数段のＦＩＲフィルタ１８とにより構成し、加算器１４がＩＩＲフィルタ１７のフィードバック処理信号とＦＩＲフィルタ１８の出力信号とを加算するように構成した。これにより、ＩＩＲフィルタ１７の安定性の判断を容易にできるようになり、エラーerrorの少ない極やタップ係数を容易に導出できるようになり、安定したフィルタ処理を行うことができる。しかも設計の容易性を向上できる。

（第２実施形態）
図７は第２実施形態の追加説明図を示す。第２実施形態では、エラー出力部（エラー出力手段）１５の他の構成例を説明する。本実施形態のエラー出力部１１５は、トレーニングパターン生成器（training pattern generator）１１６ａ及び減算器１１６ｂを備える。トレーニングパターン生成器１１６ａは、送信器４と受信器５との間で予め定められたデータ系列を備えた疑似ランダム符号によるトレーニングパターンを生成するブロックであり、このトレーニングパターンを減算器１１６ｂに出力する。減算器１１６ｂは出力データｚとトレーニングパターンとを比較減算してエラーerrorとして出力する。信号処理部１０はエラーerrorをＤＦＥ処理部９に出力し、ＤＦＥ処理部９は当該ＤＦＥ処理部９の中の第１フィルタ１２と第２フィルタ１３のタップ係数を減算器１１６ｂの出力エラーerrorが最小値（所定値より小）となるように決定する。この結果、伝送線路３の影響を考慮したタップ係数を設定できる。本実施形態においても、前述実施形態と同様の効果を奏する。

（第３実施形態）
図８は第３実施形態の追加説明図を示す。第３実施形態では、第２フィルタの他の構成例を説明する。
ＤＦＥ処理部９に代わるＤＦＥ処理部２０９は、第１フィルタ１２、第２フィルタ２１３、及び、加算器１４を図示形態に備える。第２フィルタ２１３は、１段のＩＩＲフィルタ２１７と、その後段に接続された１又は複数段のＦＩＲフィルタ２１８とを備える。

ＤＦＥ処理部２０９は、１段のＩＩＲフィルタ２１７のタップ係数ａ１、１又は複数段のＦＩＲフィルタのタップ係数ａ３、ａ４、ａ５…を入力し、伝送線路３における信号歪みを補償し元の信号を再現し信号処理部１０に出力する。このとき、信号処理部１０はエラーerrorをＤＦＥ処理部２０９に出力し、ＤＦＥ処理部２０９は出力データｚのエラーerrorを最小値（例えば所定値より小）とするように、第２フィルタ２１３のタップ係数ａ１、ａ３、ａ４…を調整し、タップ係数を決定する。本実施形態に示すようにＩＩＲフィルタ２１７を１段としても良い。これにより、前述実施形態と同様の効果を奏する。

（第４実施形態）
図９は第４実施形態の追加説明図を示す。第１実施形態で説明した第２フィルタ１３（ＩＩＲフィルタ１７）と、第３実施形態で説明した第２フィルタ２１３（ＩＩＲフィルタ２１７）と、を切換可能にしても良い。例えば、図９に示すＤＦＥ処理部３０９は、第１フィルタ１２と第２フィルタ３１３と加算器１４とを備えており、第２フィルタ３１３は、ＩＩＲフィルタ３１７を前段に備えると共にＦＩＲフィルタ１８を後段に備える。

ＩＩＲフィルタ３１７は、遅延器１９，２０、乗算器２１，２２、加算器２３、減算器２４を備えると共に、遅延器２０の直前にオンオフスイッチ８０を挿入すると共に乗算器２２と加算器２３との間にオンオフスイッチ８１を挿入し、さらに、遅延器１９の出力とＦＩＲフィルタ３１８の入力との間にオンオフスイッチ８２を挿入して構成されている。信号処理部１０がオンオフスイッチ８０，８１，８２をオンオフ切換可能に構成されている。これにより、ＩＩＲフィルタ１７の構成とＩＩＲフィルタ２１７の構成とを切換えることができる。すなわち、ＩＩＲフィルタ３１７のタップ数を、複数の第１タップ数（２段以下：例えば２）とした場合、この第１タップ数を少なくする（例えば１）ことができる。この結果、ＩＩＲフィルタ３１７を２段以下としながら、伝送線路３に応じてＩＩＲフィルタ３１７のタップ数を動的に切換えることができる。

この場合、伝送線路３の信号伝播状況（伝送線路３の線路長、設定値（例えば信号周波数）等）に応じてタップ数を動的に切換えると良い。例えば伝送線路３の線路長を短くした場合にはタップ数を少なくし、伝送線路３の線路長を長くした場合にはタップ数を多くすると良い。例えば伝送線路３を伝播する信号周波数を高くした場合にはタップ数を多くし、伝送線路３を伝播する信号周波数を低くした場合にはタップ数を少なくすると良い。

本実施形態によれば、伝送線路３に応じてＩＩＲフィルタ３１７のタップ数を調整可能にしているため、たとえ伝送線路３が変更されたり、伝送線路３の信号伝播状況が変更されたりしても柔軟に適応できる。

（第５実施形態）
図１０は第５実施形態の追加説明図を示す。第４実施形態と同様に、ＦＩＲフィルタも段数（タップ数）を切換可能にしても良い。例えば、図１０に示すＤＦＥ処理部４０９は、第１フィルタ１２と第２フィルタ４１３と加算器１４とを備えており、第２フィルタ４１３は、ＩＩＲフィルタ１７を前段に備えると共にＦＩＲフィルタ４１８を後段に備える。
ＦＩＲフィルタ４１８は、遅延器２５，２６，２７…、乗算器２８，２９，３０…、加算器３１を備えると共に、乗算器３０の直前にオンオフスイッチ８３を挿入すると共に、遅延器２７の直前にオンオフスイッチ８４を挿入して構成されている。信号処理部１０はオンオフスイッチ８３，８４をオンオフ切換可能に構成されている。これにより、ＦＩＲフィルタ４１８のタップ数を動的に切換えることができる。すなわち、ＦＩＲフィルタ４１８のタップ数を、複数の第２タップ数（例えば２）とした場合、この第２タップ数を少なくする（例えば１）ことができる。この結果、伝送線路３に応じてＦＩＲフィルタ４１８のタップ数を動的に切換えることができる。

この場合、伝送線路３の信号伝播状況（伝送線路３の線路長、設定値（例えば信号周波数）等）に応じてＦＩＲフィルタ４１８のタップ数を動的に切換えると良い。例えば伝送線路３の線路長を短くした場合にはタップ数を少なくし、伝送線路３の線路長を長くした場合にはタップ数を多くすると良い。例えば伝送線路３を伝播する信号周波数を高くした場合にはタップ数を多くし、伝送線路３を伝播する信号周波数を低くした場合にはタップ数を少なくすると良い。

本実施形態によれば、伝送線路３に応じてＦＩＲフィルタ４１８のタップ数を調整可能にしているため、伝送線路３が変更されたり、伝送線路３の信号伝播状況が変更されたりしても柔軟に適応できる。

また特に、第４及び第５実施形態の技術は組み合わせることができる。
（他の実施形態）
本発明は前述した実施形態に限られるものではなく様々な変形又は拡張が可能である。半２重通信又は全２重通信でも適用できる。Ｐ２Ｐ（peer to peer）による通信方式も適用できる。タップ係数の決定処理は信号処理部１０が行っても良い。前述した車両用に限らず車両外の他用途に適用できる。各実施形態の構成を互いに組み合わせて適用することも可能である。

図面中、９，２０９，３０９，４０９はＤＦＥ処理部、１０は信号処理部、１１はデータ処理部、１２は第１フィルタ、１３，２１３，３１３は第２フィルタ、１４は加算器（加算手段）、１５，１１５はエラー出力部（エラー出力手段）、１７，２１７，３１７はＩＩＲフィルタ、１８，４１８はＦＩＲフィルタ、を示す。

Claims (10)

1. 伝送線路（３）を通じて受信した受信信号の歪みを補正しデータを復元する信号歪み補正回路であって、
   前記受信信号を入力すると前記受信信号をフィルタ処理する第１フィルタ（１２）と、
   前記第１フィルタの後段に接続され前記第１フィルタの出力信号をフィルタ処理するフィルタであり、２段以下の遅延器（１９，２０）を備え当該遅延器の出力をフィードバック処理するＩＩＲフィルタ（１７，２１７，３１７）と、前記遅延器の出力信号をＦＩＲフィルタ処理するＦＩＲフィルタ（１８，４１８）とにより構成された第２フィルタ（１３，２１３，３１３）と、
   前記第２フィルタのうち前記ＩＩＲフィルタのフィードバック処理信号と前記ＦＩＲフィルタの出力信号を加算する加算手段（１４）と、を備えることを特徴とする信号歪み補正回路。
2. 前記ＩＩＲフィルタは前記ＦＩＲフィルタよりも前段に構成されていることを特徴とする請求項１記載の信号歪み補正回路。
3. 前記ＩＩＲフィルタはそのタップ数が２段以下とされていることを特徴とする請求項１または２記載の信号歪み補正回路。
4. 前記ＩＩＲフィルタ（３１７）は複数段の第１タップ数により構成され、
   前記複数段の第１タップ数は前記伝送線路に応じて調整可能に構成されていることを特徴とする請求項１から３の何れか一項に記載の信号歪み補正回路。
5. 前記ＦＩＲフィルタ（４１８）は複数段の第２タップ数により構成され、
   前記複数段の第２タップ数は前記伝送線路に応じて調整可能に構成されていることを特徴とする請求項１から４の何れか一項に記載の信号歪み補正回路。
6. 前記伝送線路はバスにより構成されることを特徴とする請求項１から５の何れか一項に記載の信号歪み補正回路。
7. 前記加算手段の出力信号を入力し当該入力信号に基づいてエラーを出力するエラー出力手段（１５，１１５）を備えることを特徴とする請求項１から６の何れか一項に記載の信号歪み補正回路。
8. 前記エラー出力手段（１５）は、前記加算手段の出力信号を入力し当該入力信号をスライスした信号との信号差をエラーとして出力することを特徴とする請求項７記載の信号歪み補正回路。
9. 前記第１フィルタ及び前記第２フィルタは伝送線路に伝達されるトレーニングパターンを入力してフィルタ処理し、
   前記エラー出力手段（１１５）は、前記加算手段の出力信号を入力し前記トレーニングパターンとの信号差をエラーとして出力することを特徴とする請求項７記載の信号歪み補正回路。
10. 車両用の伝送線路に適用したことを特徴とする請求項１から９の何れか一項に記載の信号歪み補正回路。

Images