JPH03145827A

JPH03145827A - 等化器

Info

Publication number: JPH03145827A
Application number: JP28522689A
Authority: JP
Inventors: Keiji Murakami; 村上　圭司
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-10-31
Filing date: 1989-10-31
Publication date: 1991-06-21
Anticipated expiration: 2010-04-19
Also published as: JPH0736537B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタル無線通信、ディジタル移動体通
信等で用いられる受信機内に設けられる等他界に関する
ものである。

〔従来の技術〕

第３図は例えば、「計測と制御」第２５巻第１２号ｐ２
２〜２８（昭和６１年１２月）に示された従来の等他界
の構成を示す図である。

図において、１は受信信号入力端子、１０〜１３はこの
入力端子に入力した信号を時刻Ｔだけ遅延させる遅延素
子、２０〜２３はこの遅延素子１０〜１３で遅延された
信号および入力信号に重みａ、（ｎ）　〜ａ、（ｎ）（
以後、タップ係数と称す）を乗じて出力する重み付け回
路、３０はこの重み付け回路２０〜２３の出力を加算し
て出力する加算器、４０はこの加算器３０の加算結果を
出力する出力端子、５０は既知信号系列である基準信号
ｄ　（ｎ）を入力する信号入力端子、３１はこの基準信
号入力端子５０から入力した既知信号系列である基準信
号と、前記加算器３０の出力との差をとる加算器、６０
はこの加算器３１の出力を誤差信号ε（ｎ）として出力
する誤差信号出力端子である。ここで、遅延素子１０〜
１３、重み付け回路２０〜２３、加算器３ｏよりなる部
分を等化回路８０と呼ぶ。

また、等化器の構成については第３図に示したフィード
フォワード形以外に、第４図に示したフィードバック形
、及び第５図に示した判定帰還形、さらに、第３図と第
５図とを組み合わせて、フィードフォワード部とフィー
ドバック部を併用した判定帰還形がある。ここで、第４
図、第５図において、第３図と同一符号は同一部分を示
す。

第５図の７０は判定器であり、たとえば２値判定の場合
、加算器３０の出力結果が２値データ（＋１．−１）の
どちらにより近いかにより＋１、又は−１を判定し、そ
の判定結果を出力信号ｙ（ｎ）とするものである。

第４図に示したフィードバック形の等化器は、第５図に
おける判定器を用いず、判定をせずに帰還部の遅延素子
１０の入力信号とするものである。

また、第６図は伝送路特性を推定するための既知信号系
列と、ランダムデータ系列からなるパケットデータの構
成を示す図である。

次に、動作について説明する。

第３図のような構成の等化器において、受信信号入力端
子１に入力した受信信号ｘ　（ｎ）；　　（ｎ：離散時
刻ｔ＝ｎを示す引数）は、部分されて、−方は遅延素子
１０に入力し、他方はタップ係数ａ０（ｎ）をもつ重み
付け回路２０に入力し、重み付けされて出力される。同
様に、上記遅延素子１０の出力は、ｔ−（ｎ−１）にお
ける受信信号Ｘ（ｎ−１）となり、該信号は部分されて
、一方は遅延素子１１に入力し、他方はタップ係数ａ、
（ｎ）をもつ重み付け回路２１に入力し、重み付けされ
て出力される。このような動作をＮ個の遅延素子および
Ｎ＋１個の重み付け回路の全てに対して行うと、時刻ｎ
における加算器３０の出力ｙ　（ｎ）は次式となる。

これは線形な時変フィルタであり、この時変フィルタの
伝達関数の２変換は次式となる。

ところで、伝送路が、例えば、フェージング回線のよう
に時々刻々その特性が変化する未知伝送路の場合には、
良好な伝送品質を得るために、等化器を導入してフェー
ジング特性を時々刻々補正する必要がある。すなわち、
式（１）、　（２）で示したタップ係数ａｉ　　（ｎ）
；　　（ｉ＝０．１．”・、Ｎ）は時刻を示す引数ｎの
関数であり、各時刻毎に最適になるよう適応的に制御し
なければならない。

その制御方法の代表的な例として、第３図のような基準
信号入力端子５０からの既知信号系列である基準信号ｄ
　（ｎ）を用いる方法がある。この基準信号は、第６図
に示すようにデータを送るに先立って送られる既知信号
系列である。この既知信号系列が送信されている間に、
伝送路の特性を推定して、タップ係数を補正し、理想的
な伝送特性を実現するものである６通常は基準信号ｄ　
（ｎ）と出力信号ｙ　（ｎ）との差で与えられる誤差信
号ε（ｎ）、 ε（ｎ）−ｄ　（ｎ）−Ｙ　（ｎ）　　　・・・（３）
上記誤差信号ε（ｎ）によって、その誤差が小さくなる
ようにタップ係数は適応制御される。

また、タップ係数の適応制御のための適応制御アルゴリ
ズムとして、以下に述べるような各種のアルゴリズムが
考えられ、例えば、ＬＭＳ　（Ｌｅａｓｔ　Ｍｅａｎ　
５ｑｕａｒｅ　）アルゴリズムでは、ａ　（ｎ＋１）−
ａ　（ｎ）＋με（ｎ）ｘ　（ｎ）・・・（４）となり
、ここで、μはタップ利得パラメータ、ε（ｎ）は（３
）式で与えられる誤差値である。

また、カルマンフィルタは、以下のように示され、ａ　（ｎ＋１）　−ａ　（ｎ）　（”Ｅｘ　（ｉ）　ｘ
〒　（ｉ））−’ｉ箇Ｏ ε　（ｎ）ｘ　　（ｎ）　　　　　　・・・（５）ただ
し、ｘ”（ｉ）はｘ　（ｉ）の転置行列である。

このように、上記のような適応制御アルゴリズムにより
、伝送路特性を推定し、タップ係数の制御が行われる。

上記のように、既知信号系列の基準信号により、伝送路
特性を推定し、タップ係数を補正制御した後、第６図に
示すように既知信号系列の後に送られてくるランダムデ
ータ系列の等化を行う方法として、次のような等化方法
がある。１つは、第４図に示した構成のフィードバック
形であり、既知信号系列による基準信号により定めた等
化器のタップ係数を固定して、ランダムデータ部の等化
を行う方法である。他の１つは第５図に示した判定帰還
形であり、既知信号系列により定めたタップ係数を初期
値としてランダムデータ部における出力信号ｙ　（ｎ）
を判定し、その結果を基準信号ｄ（ｎ）とみなして適応
的にランダムデータ部の等化を行う方法である。これら
の方法により、ランダムデータ部の等化が行われる。

〔発明が解決しようとする課題〕

従来の等化器は以上のように構成されているので、例え
ば、伝送路の特性の変化が速い場合に、既知信号系列で
伝送路を推定しそのタップ係数を固定してデータ部の等
化を行う等化器では、データ部の後方になるに従って、
その特性の変動に追随できず、データの品質が低下する
という問題がある。また、既知信号系列により設定した
タップ係数を初期値として用い、データ部を適応的に等
化する判定帰還形の等化器では、タップ係数を求める演
算量が膨大になり、実際に伝送可能なデータの伝送速度
に制限が加えられる等の問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、伝送速度に制限を加えることなく、伝送路の
特性変動が速い場合にもその変動に追随できる等化器を
得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る等化器は、既知信号系列に基づいて収束
の速い第１アルゴリズムにより伝送路を推定しタップ係
数を定める第１演算部と、該第１演算部により設定され
たタップ係数を初期値として等化され判定された信号に
基づいて演算量の少ない第２アルゴリズムによりタップ
係数を定める第２演算部とを備え、上記それぞれ相異な
るアルゴリズムからなる２つの演算部によりタップ係数
を更新するようにしたものである。

〔作用〕

この発明における等化器は、以上のように構成したので
、伝送路の変動に対する追随が可能となり、また、演算
量を削減でき、伝送速度が規制されないようになり、高
速伝送にも対応可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による等化器の構成を示す図
である。

図において、１は受信信号入力端子、１０〜１５は遅延
素子、２０〜２７は重み付け回路、３０〜３２は加算器
、４０は出力端子、７０は判定器である。第３図と同一
構成部分は、その説明を省略する。１００．．１０１は
出力端子４０に出力される等化出力と、入力端子１に入
力した受信信号と同一の入力信号ｘ　（ｎ）（１１０）
、ｘ　（ｎ）（１１１）から、ある定まったタップ係数
を更新アルゴリズムにより演算して、フィードフォワー
ド部に対するタップ係数Ｃ！　（ｎ）（１２０）。

Ｃｉ　　’（ｎ）　　（１２１）　　；　　（ｉ＝０．
　１．　　・・・、　　Ｎｌ　　）と、フィードバック
部に対するタップ係数ＤＪ　　（ｎ）（１３０）、ＤＪ
’（ｎ）（１３１）：　（ｊ＝０．１、・・・、Ｎ２）
とを出力する演算部である。

ここで、Ｎｌ　、Ｎ２はフィードフォワード部２００、
フィードバック部３００のタップ数である。

１５０は判定器７０の出力信号、又は、基準信号ｄ　（
ｎ）のいずれかを選択するスイッチであり、スイッチ１
５０′と連動し、スイッチ１５０゛はそれぞれの信号に
応じて演算部１００，１０１にそれらの信号を入力させ
る。また、２００はフィードフォワード部、３００はフ
ィードバック部を示しており、この構成部２００，３０
０はそれぞれ第３図、第５図の等化器であり、それらを
併用した判定器帰還形の等化器を構成している。

次に、動作について説明する。

先ず、入力端子１に入力された受信信号ｘ　（ｎ）は、
フィードフォワード部２００を介して、フィルタリング
が行われ、（］）式で示したように、加算器３０からとして出力される。遅延素子１０〜１２は１シンボル周
期をＴとした時、Ｔ／Ｔｐ＝ｐ　（整数）で表わされる
遅延量Ｔｐをもつものである。ｐ＝１の場合が従来例の
第３図で示したものとなる。

方、判定器７０では出力端子４０に出力される等化出力
を従来例と同様に判定し、その結果を出力する。

スイッチ１５０は、既知信号系列である基準信号を用い
て伝送路の推定を行いタップ係数を設定する場合に、先
ず、等化部であるフィードバック部３００へ既知信号系
列である基準信号を入力させる。また、ランダムデータ
系列の等化を行う場合には、判定器７０の出力結果をフ
ィードバック部３００へ入力させるように動作する。ま
た、スイッチ１５０”は上記スイッチ１５０と連動して
動作する。

本発明の等化器は、タップ係数更新アルゴリズムとして
２種類のアルゴリズム演算部１００，１０１を内蔵して
いる。ここで、第２図のようなパケットデータに対して
、それぞれの系列に対応したアルゴリズムを有するタッ
プ利得更新アルゴリズム演算部により処理を行う、先ず
、タップ利得更新アルゴリズム演算部１００は、演算量
が多（でも収束特性の速いアルゴリズムである、例えば
、従来例で述べたカルマンフィルタの適応制御アルゴリ
ズムを用い、既知信号系列の１シンボル毎に伝送路推定
を行うことにより、既知信号系列の終了時刻ｔ＝１での
フィードフォワード部タップ係数（１２０）及びフィー
ドバック部タップ係数（１３０）を、Ｃ１（ｆ）−（ＧＯ（ｆ）、・・・、Ｃ□（１））ＤＪ
　　（ｊり　　＝　　（Ｄｏ　　（ｊり、　　・・・、
ＤＮ！　（ｚ））と定める。ここで、Ｎｌ　、Ｎ２はフ
ィードフォワード部２００．フィードバック部３００の
タップ数である。上記のようなアルゴリズムを用いるこ
とにより、できるだけ短い既知信号系列で、伝送路推定
を行え、データの伝送効率を上げることができる。

次に、上記タップ係数更新アルゴリズム演算部１００に
より設定されたフィードフォワード部タップ係数（１２
０）であるＣ！　　（ｆ）、フィードバック部タップ係
数（１３０）であるＤＪ　　（ｚ）を初期値として用い
て、ランダムデータ部の等化が行なわれる。この時点で
のタップ係数は、はぼ伝送路特性に対し補正を完了させ
ており、タップ係数更新アルゴリズム演算部１０１は、
ドツプラー周波数等のゆるやかな変動のみを補正すれば
よい、すなわち、データ部の等化アルゴリズムとして、
収束特性が多少遅くても演算回数の少ないアルゴリズム
、例えば、グラデイエンド法などを用いて補正し、フィ
ードフォワード部のタップ係数（１２１）であるＣ五’
（ｆ）、フィードバック部のタップ係数（１３１）であ
るＤｊ’（ｊりを決定すればよい、これにより、演算時
間がデータの伝送速度の上限を決定する決定的要因とは
ならず、ゆっくりした伝送路の変動に十分追随すること
が可能となる。

以上のように、２種類のアルゴリズムからなる演算部に
より、伝送路推定と、データの等化におけるタップ係数
の更新を行う。

なお、（３）式に相当する誤差信号を、本実施例ではタ
ップ係数更新アルゴリズムの演算部１００゜１０１内で
等化出力とその判定値とから算出した結果を用いたが、
第１図の判定器７０でその入力値と出力値とから算出し
た値を用いるようにしてもよい。

なお、上記実施例では、タップ係数制御アルゴリズムに
、カルマンフィルタとグラデイエンド法を用いるものと
したが、これに限定されるものでなく、それぞれの処理
に対する特性に適うものであれば別のアルゴリズムを用
いてもよい。

また、上記実施例では、タップ係数更新アルゴリズムの
演算部を並列に２個配置して、それぞれにタップ係数の
更新を受は持たせたが、例えば、タップ係数更新の演算
部にＤ　Ｓ　Ｐ　（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐ
ｒｏｃｅｓｓｏｒ）を用い、同一のハードウェアにおい
て、２種類のタップ係数制御アルゴリズムに応じたソフ
トフェアの変更を行うようにしてもよく、同様の効果を
奏する。

さらに、上記実施例では、フィードフォワード部とフィ
ードバック部の両方を内蔵した判定帰還形の等化器につ
いて示したが、そのいずれか一方だけのフィードフォワ
ード形、フィードバック形の等化器であってもよい。

また、上記実施例では、ベースバンド伝送をモデルとし
た構成について示したが、直交変調等のような変調方式
に対しては、上記構成を拡張して同相と直交の両成分か
ら成る二次元のベースバンドモデルを考え、同相から直
交へ及び直交から同相への各成分の干渉を考慮した等化
器を構成してもよく、上記実施例と同様の効果を奏する
。

〔発明の効果〕

以上のようにこの発明によれば、タップ係数の更新にお
いて、既知信号系列を用い収束の速い第１アルゴリズム
により伝送路を推定してタップ係数を定める第１演算部
と、該第１演算部で設定されたタップ係数により得られ
た判定器の出力信号を用いて演算量の少ない第２アルゴ
リズムによりタップ係数を定める第２演算部とを備え、
上記２種類のアルゴリズムからなる演算部によりタップ
係数更新を行うようにしたので、伝送路の変動に対する
追随が可能となり、また、演算量の削減により伝送速度
が規制されないようになり、高速伝送にも対応可能とな
る効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による等化器の構成図、第
２図はこの発明の動作を示すタイミングチャート図、第
３図は従来のフィードフォワード形等化器の構成図、第
４図は従来のフィードバック形等化器の構成図、第５図
は従来の判定帰還形等化器の構成図、第６図はパケット
の構成例を示す図である。１・・・信号入力端子、１０〜１５・・・遅延素子、２
０〜２７・・・重み付け回路、３０〜３２・・・加算器
、４０・・・等化出力端子、５０・・・基準信号入力端
子、７０・・・判定器、１００，１０１・・・第１及び
第２のタップ係数更新アルゴリズムの演算部、１５０゜
１５０′・・・スイッチ、２００・・・フィードフォワ
ード部、３００・・・フィードバック部。なお図中同一符号は同−又は相当部分を示す。第１図

Claims

【特許請求の範囲】

（１）複数個の遅延素子、重み付け回路および加算器よ
り成り、入力データ信号を、設定されたタップ係数に従
って複数回積和演算する等化部と、前記等化部の出力信
号を受けてその判定を行う判定器と、前記判定器出力信号と、伝送路特性推定のための既知信
号系列である基準信号とを切替えるスイッチと、上記基準信号、および上記データ信号を入力とし、高速
の収束性をもつ第１アルゴリズムにより伝送路特性推定
を行いタップ係数を設定する第１演算部と、上記入力データ信号、および該信号が上記第１演算部に
よるタップ係数を持つ上記等化器に入力したときの上記
判定器の出力信号を入力とし、演算量の少ない第２アル
ゴリズムによりタップ係数を設定し、タップ係数を更新
する第２演算部とを備えたことを特徴とする等化器。