JP2004229282A - タップ係数更新方法及びタップ係数更新回路 - Google Patents

Abstract

【課題】 チャンネル等化器の係数更新方法及び係数更新回路を提供する。
【解決手段】 チャンネル等化器のエラーが可視臨界値の範囲内に収斂するか否かを評価し、ＬＭＳアルゴリズムまたはカルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数の更新如可を選択するための制御信号の状態を決定する方法。前記ＬＭＳアルゴリズムはデフォルトエラー訂正方法であり、前記カルマンアルゴリズムは前記制御信号が訓練信号の存在を指示する時に使われる。これにより、カルマンアルゴリズム及びＬＭＳアルゴリズムを選択的に使用できるので、カルマンアルゴリズムの有する計算量の多さ及び発散問題を解決できる。
【選択図】 図３

Description

本発明はチャンネル等化器の係数更新方法及び係数更新回路に係り、より詳細には、カルマンアルゴリズム及び最小平均自乗（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕｉｒｅ：ＬＭＳ）アルゴリズムを選択的に使用して、チャンネル等化器の係数を更新できる係数更新方法及び係数更新回路に関する。

チャンネル等化は、デジタル通信システムに一般的に使われる信号処理技術である。チャンネル等化の基本的な目的は、チャンネルノイズ、チャンネル歪曲、多重経路干渉及びマルチユーザ干渉から通信システムの性能を向上させるためのものである。
チャンネル等化器は、家電機器、例えば、デジタルＴＶ及び個人通信システムに主に使われ、前記家電機器に使われる多様な等化器は入力信号対雑音比を増加させ、入力信号のシンボルエラー率を減少させる。

改善されたテレビシステム委員会（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍｓ Ｃｏｍｍｉｔｔｅｅ：ＡＴＳＣ）は、デジタル高鮮明ＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ：ＨＤＴＶ）に関する標準を提供する。
非特許文献１はデジタルＴＶについての承認された標準を記述し、非特許文献２はこの標準の利用についての指示を提供する。

このような標準は、地上放送、ケーブル、または衛星チャンネルを通じて送信されたビデオ信号に統合された特定のトレーニングシーケンスについて記述している。非特許文献２はチャンネル歪曲を補償するように等化器のフィルタ応答を適応させる方法を開示している。

このような公知の方法で、等化器が最初に始められる時、等化器の係数は大体チャンネル歪曲を補償するように設定されていない。等化器係数の収斂を強制するために、公知の元来のトレーニングシーケンスが送信される。エラー信号は、適応等化器の出力からトレーニングシーケンスの局部的に発生した複写本を減算して形成される。係数は、エラー信号を最小化するように設定され、等化器のトレーニングシーケンスとの適応後に、等化器は入力信号のフィルタリングのために利用される。

通常的なチャンネル等化方法で線形フィルタを使用する。しかし、通信チャンネルによるインパルスノイズ及び非線形歪曲を効果的に除去し、等化器の性能を向上させるためにフィードバックタイプの非線形フィルタを使用している。
等化器のタップ係数更新アルゴリズムとして、構造が簡単であり、計算量が少ないＬＭＳアルゴリズムが使われている。

ＬＭＳアルゴリズムは、遅い収斂速度を有する一方、少ない計算量を有する。順次的に通信伝送速度が速くなり、長い遅延を有する多重経路環境に適合した等化器を具現するために、短い訓練信号間に早い収斂特性を有するチャンネル等化器が必要になった。

早い収斂特性を有するアルゴリズムのうち、代表的なアルゴリズムがカルマンアルゴリズムである。カルマンアルゴリズムは、強力な性能にも関わらず、多くの計算量を必要とするので、実際通信システムの適用には多くの限界がある。しかし、ハードウェアの急速な発展でカルマンアルゴリズムの使用が多く台頭してきている。

しかし、カルマンアルゴリズムでは多くの計算量を要すること及び発散(divergence)の問題があることは相変らず問題となっており、最適のチャンネル等化を実行するために効果的にカルマンアルゴリズムの計算量を減らす方法が必要である。
ＡＴＳＣ文書Ａ５３Ｂ（２００１.８.７） ＡＴＳＣ文書Ａ５４（１９９５.１０.４）

本発明が解決しようとする技術的な課題は、発散を防止しつつ計算量を減少させうるチャンネル等化器のタップ係数更新方法及びタップ係数更新回路を提供することである。

前記課題を達成するために、本発明のタップ係数更新方法は、チャンネル等化器のタップ係数を更新するタップ係数更新方法において、前記チャンネル等化器のエラーが可視臨界値の範囲内に収斂するか否かを判断する段階と、前記エラーが前記可視臨界値の範囲内に収斂する場合、または前記エラーが前記可視臨界値の範囲内に収斂せずに制御信号が第１状態にある場合、ＬＭＳアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新し、前記エラーが前記可視臨界値の範囲内に収斂せずに前記第１制御信号が第２状態にある場合、カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する段階と、を備えることを特徴とする。

前記チャンネル等化器のエラーが可視臨界値の範囲内に収斂するか否かを判断する段階は、前記チャンネル等化器のエラーの自乗が前記可視臨界値より大きいかどうかにより判断する段階であることを特徴とする。

前記制御信号の第２状態は、訓練信号であることを特徴とする。
前記エラーは、前記訓練信号と前記チャンネル等化器から出力される信号間の差であることを特徴とする。
前記エラーは、前記チャンネル等化器の出力信号と決定回路の出力信号間の差であり、前記決定回路の出力信号は前記チャンネル等化器の出力信号に対応するいずれの値を有することを特徴とする。

前記チャンネル等化器のタップ係数が前記ＬＭＳアルゴリズムを利用して更新される場合、前記チャンネル等化器のタップ係数は次の数学式によって更新されることを特徴とする。
ｃ（ｎ）＝ｃ（ｎ−１）＋μｅ（ｎ）ｙ（ｎ）
ここで、ｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）は更新される直前の前記チャンネル等化器のタップ係数ベクトルを示し（またはｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトル）、μはステップサイズを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示し、ｙ（ｎ）は前記チャンネル等化器に入力されるデータを示す。

前記チャンネル等化器のタップ係数が前記カルマンアルゴリズムを利用して更新される場合、前記チャンネル等化器のタップ係数は次の数学式によって更新されることを特徴とする。
ｃ（ｎ）＝ｃ（ｎ−１）＋Ｋ（ｎ）ｅ（ｎ）
ここで、ｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）は更新される直前の前記チャンネル等化器のタップ係数ベクトルを示し、Ｋ（ｎ）はカルマン利得ベクトルを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示す。

チャンネル等化器のタップ係数を更新するタップ係数更新回路において、前記チャンネル等化器の受信されたエラーが可視臨界値の範囲内に収斂するか否かを判断する構造を有する収斂調査比較（ＣＥＣ：Ｃｏｎｖｅｒｇｅｎｃｅ Ｅｘａｍｉｎｉｎｇ ＆ Ｃｏｍｐａｒｉｎｇ）器と、前記エラーが前記可視臨界値の範囲内に収斂する場合、または前記エラーが前記可視臨界値の範囲内に収斂せずに制御信号が第１状態にある場合、ＬＭＳアルゴリズムを適用し、前記エラーが前記可視臨界値の範囲内に収斂せずに前記第１制御信号が第２状態にある場合、カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する構造を有する更新回路と、を備えることを特徴とする。

前記チャンネル等化器の更新回路は、前記制御信号の第２状態が訓練信号である場合、前記カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新することを特徴とする。

前記チャンネル等化器の更新回路が前記ＬＭＳアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する場合、前記チャンネル等化器のタップ係数は次の数学式によって更新されることを特徴とする。
ｃ（ｎ）＝ｃ（ｎ−１）＋μｅ（ｎ）ｙ（ｎ）
ここでｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）はｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトルを示し、μはステップサイズを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示し、ｙ（ｎ）は前記チャンネル等化器に入力されるデータを示す。

前記更新回路が前記カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する前記チャンネル等化器のタップ係数は、次の数学式によって更新されることを特徴とする。
ｃ（ｎ）＝ｃ（ｎ−１）＋Ｋ（ｎ）ｅ（ｎ）
ここでｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）はｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトルを示し、Ｋ（ｎ）はカルマン利得ベクトルを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示す。

チャンネル等化器のタップ係数を更新するタップ係数更新回路において、チャンネル等化器出力信号を発生するチャンネル等化器と、前記チャンネル等化器出力信号に相応するいずれの値を決定し、前記いずれの値に相応するスライサ出力信号を発生するスライサと、制御信号、前記スライサ出力信号及び訓練信号を受信し、前記制御信号に応答して前記スライサ出力信号または前記訓練信号を選択信号出力信号として出力する選択回路と、前記選択回路出力信号から前記チャンネル等化器の出力信号を減算し、エラー出力信号を発生する減算器と、可視臨界値の範囲と前記エラー出力信号とを比較し、前記エラー出力信号が前記可視臨界値の範囲内に収斂する場合、第１収斂調査比較信号を発生し、前記エラー出力信号が前記可視臨界値の範囲内に収斂しない場合、第２収斂調査比較信号を発生するＣＥＣ器と、前記制御信号及び前記ＣＥＣ器の出力信号を受信し、デコーダ出力信号を発生するデコーダと、前記デコーダ出力信号に応答して前記チャンネル等化器のタップ係数を更新する更新回路と、を備え、前記更新回路は、前記デコーダ出力信号が第１状態にある時、ＬＭＳアルゴリズムを利用して前記チャンネル等化器のタップ係数を更新し、前記デコーダ出力信号が第２状態にある時、カルマンアルゴリズムを利用して前記チャンネル等化器のタップ係数を更新することを特徴とする。

前記エラー出力信号が前記可視臨界値の範囲内に収斂するか、または前記制御信号が第１状態にある時、前記デコーダ出力信号は前記第１状態であり、前記エラー出力信号が前記可視臨界値の範囲内に収斂せずに前記制御信号が第２状態にある時、前記デコーダ出力信号は前記第２状態であることを特徴とする。

前記第１制御信号は前記第２状態であり、前記選択回路出力信号は訓練信号であることを特徴とする。

前記更新回路の第１部分は、数学式ｃ（ｎ）＝ｃ（ｎ−１）＋μｅ（ｎ）ｙ（ｎ）を実行するＬＭＳアルゴリズムを使用して前記チャンネル等化器のタップ係数を更新し、前記更新回路の第２部分は、数学式ｃ（ｎ）＝ｃ（ｎ−１）＋Ｋ（ｎ）ｅ（ｎ）を実行するカルマンアルゴリズムを使用して前記チャンネル等化器のタップ係数を更新することを特徴とする。ここで、ｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）はｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトルを示し、μはステップサイズを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示し、ｙ（ｎ）はチャンネル等化器に入力されるデータを示し、Ｋ（ｎ）はカルマン利得ベクトルを示す。

チャンネル等化器のタップ係数を更新する回路において、チャンネル等化器の出力信号を発生するチャンネル等化器と、前記出力等化器の出力信号の値に相応する決定信号を発生する手段と、制御信号、前記決定信号及び訓練信号を受信し、前記決定信号または訓練信号を選択的に出力する手段と、エラー信号を発生する手段と、前記エラー信号と可視臨界値とを比較し、比較器出力信号を発生する手段と、前記制御信号の状態及び前記比較器出力信号の状態に基づいて、ＬＭＳアルゴリズムまたはカルマンアルゴリズムを使用して前記タップ係数を選択的に更新する手段と、を備えることを特徴とする。

前記決定信号を発生する手段はスライサであり、前記制御信号、前記決定信号及び前記訓練信号を受信する手段はマルチプレクサであり、前記エラー信号を発生する手段は減算器であり、前記エラー信号と可視臨界値とを比較し、比較器出力信号を発生する手段は、ＣＥＣ器であることを特徴とする。

本発明によるチャンネル等化器のタップ係数更新方法及びタップ係数更新回路は、カルマンアルゴリズム及びＬＭＳアルゴリズムを選択的に使用できるので、カルマンアルゴリズムの有する計算量の多さ及び発散問題を解決できる。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を充分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載されている内容を参照しなければならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は同じ部材を示す。

ＬＭＳアルゴリズムは、小さな計算量及び安定性を有するという長所があるが、収斂速度が遅いという短所がある。ＬＭＳアルゴリズムを適用するチャンネル等化器のエラーｅ（ｎ）及び更新されたチャンネル等化器の係数ｃ（ｎ）は数１で表現される。

ここで、ｅ（ｎ）は、ｎという瞬間的な時間でのチャンネル等化器で既知の訓練信号と前記チャンネル等化器のフィルタリング回路を通過した信号との差（すなわち、エラー）を示し、ｓ^＊（ｎ）は、更新された係数を有するチャンネル等化器の出力値、等化された出力値を示し、ｙ^＊Ｔは、前記チャンネル等化器に入力されるデータを示し、ｙ^＊Ｔ＝ｙ^Ｔである。ｙ^＊はｙの共役複素数を示し、ｙ^Ｔはｙの変換行列を示す。

そして、ｃ（ｎ）は時間ｎでタップ係数ベクトルを示し、ｃ（ｎ−１）は更新される直前の前記チャンネル等化器のタップ係数ベクトルを示し、μはステップサイズを示し、ｙ（ｎ）は前記チャンネル等化器に入力されるデータを示す。
ＬＭＳアルゴリズムを適用してチャンネル等化器のタップ係数を更新する場合の計算量はＮである。ここで、Ｎはタップの数に比例する。

カルマンアルゴリズムは、早い収斂速度を有するという長所があるが、多量の計算量及びメモリを有して発散するという問題点がある。また、８−ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ：残留側波帯）システムに使われるカルマンアルゴリズムは、早い収斂特性で多重経路チャンネル環境で短い訓練時間の間に収斂を保障するが、多量の計算量及びメモリを有して発散するという問題点がある。

カルマンアルゴリズムを適用するチャンネル等化器のエラーｅ（ｎ）及び更新されたチャンネル等化器のタップ係数ｃ（ｎ）は数２で表現される。

ここで、Ｋ（ｎ）はカルマン利得ベクトルを示し、Φ^−１（ｎ）は時間ｎでのエラーコバリアンスマトリックスを示し、Φ^−１（ｎ−１）は時間ｎより前の時間（ｎ−１）でのエラーコバリアンスマトリックスを示す。
カルマンアルゴリズムを適用してチャンネル等化器のタップ係数を更新する場合の計算量はＮ^２である。ここでＮはタップの数に比例する。

数２に示されたカルマン利得で共通された部分Ｊ及び変換式Ｊ^Ｔは数３の通りである。

したがって、数３を利用して本発明によるチャンネル等化器に適用できるカルマンアルゴリズムは数４に示される。

すなわち、Φ^−１（ｎ−１）ｙ（ｎ）の計算量がＮ^２である場合、数２に示された従来のカルマンアルゴリズムを適用するチャンネル等化器の計算量は３Ｎ^２である。
しかし、数４に示された本発明によるカルマンアルゴリズムを適用するチャンネル等化器の計算量は、Ｎ^２及びＪをＪ^Ｔに一回だけ置換すれば良い。したがって、チャンネル等化器の計算量は相当に減少する。

図１は、従来のエラーコバリアンスマトリックスのメモリ構造を示す。図１を参照すれば、従来のチャンネル等化器に適用されたエラーコバリアンスマトリックスΦ^−１（ｎ）のメモリ構造は、対角線（Ｐ１、Ｐ２、Ｐ３及びＰ４）を基準に相互対称である。
図２は、本発明の実施例によるエラーコバリアンスマトリックスΦ^−１（ｎ）のメモリ構造を示す。図２を参照すれば、チャンネル等化器に適用され、本発明の実施例によるエラーコバリアンスマトリックスΦ^−１（ｎ）のメモリは、対角線（Ｐ１、Ｐ２、Ｐ３及びＰ４）を基準に上側のメモリだけを使用する。

したがって、従来のエラーコバリアンスマトリックスΦ^−１（ｎ）のメモリサイズがＮ^２である場合、本発明の実施例によるエラーコバリアンスマトリックスΦ^−１（ｎ）のメモリサイズは０.５Ｎ^２に減少する。

数２及び図１を適用するエラーコバリアンスマトリックス構造を使用する従来のチャンネル等化器の総計算量が４Ｎ^２＋７Ｎである場合、数４及び図２を適用する本発明によるエラーコバリアンスマトリックス構造を使用するチャンネル等化器の総計算量が１.５Ｎ^２＋７Ｎに減少する。

以下では、数４及び図２を適用する本発明によるチャンネル等化器のタップ係数更新方法及びタップ係数更新回路を説明する。
図３は、本発明によるチャンネル等化器のブロック図を示す。図３を参照すれば、チャンネル等化器のフィルタリング回路４００は、Ｍタップフォワードフィルタ４１０、Ｎタップフィードバックフィルタ４２０及び加算器４３０を備える。フィルタリング回路４００の構造及び動作は公知のものであるので、ここでこれについての詳細な説明は省略する。
係数更新回路は、減算器５００、デコーダ５１０、更新回路５２０、決定回路５４０、選択回路５６０、訓練信号レジスタ５７０及びＣＥＣ器５９０を備える。選択回路５６０は、マルチプレクサで具現できる。

Ｍタップフォワードフィルタ４１０は、直列で接続されたＭ個のフィルタセル（またはタップ）を備える。Ｍタップフォワードフィルタ４１０は、入力されるデータｙ（ｎ）を前記Ｍ個のフィルタセル各々に保存し、前記各々のフィルタセルに保存されたデータ及び対応する等化器係数ｃ（ｎ）を乗算し、その結果を加算器４３０に出力する。

Ｎタップフィードバックフィルタ４２０は、直列で接続されたＮ個のフィルタセル（またはタップ）を備え、Ｎタップフィードバックフィルタ４２０は、選択回路５６０の出力信号である係数が更新された等化器の出力値Ｓ^＊（ｎ）を前記Ｎ個のフィルタセル各々に保存し、前記各々のフィルタセルに保存されたデータ及び対応する等化器係数ｃ（ｎ）を乗算し、その結果を加算器４３０に出力する。

加算器４３０は、Ｍタップフォワードフィルタ４１０の出力信号及びＮタップフィードバックフィルタ４２０の出力信号を加え、その結果として、チャンネル等化器の出力信号ｙ^＊Ｔ（ｎ）ｃ（ｎ−１）を決定回路４４０及び減算器５００に出力する。
決定回路５４０は、加算器４３０の出力信号ｙ^＊Ｔ（ｎ）ｃ（ｎ−１）を特定値に決定し、その結果として係数が更新された等化器の出力値Ｓ^＊（ｎ）、すなわち、等化された出力値Ｓ^＊（ｎ）をデコーダ５１０に出力する。決定回路５４０は、スライサで具現できる。

ＭＵＸ５６０は、制御信号ＣＮＴＲに応答して訓練信号レジスタ５７０に保存された訓練信号または決定回路４４０の出力信号Ｓ^＊（ｎ）を、Ｎタップフィードバックフィルタ４２０、ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）（図示せず）及び減算器５００に出力する。
減算器５００は、ＭＵＸ５６０の出力信号Ｓ^＊（ｎ）から加算器４３０の出力信号ｙ^＊Ｔ（ｎ）ｃ（ｎ−１）を減算し、その減算した結果、すなわち、エラー信号ｅ（ｎ）をＣＥＣ器５９０及び第３乗算器５３０７に出力する。

ＣＥＣ器５９０は、可視臨界値（Ｔｈｒｅｓｈｏｌｄ Ｏｆ Ｖｉｓｉｂｉｌｉｔｙ：ＴＯＶ）及び減算器５００の出力信号ｅ（ｎ）を受信し、ＴＯＶとエラー信号ｅ（ｎ）の自乗とを比較し、その比較結果ＣＯＭＯをデコーダ５１０に出力する。
デコーダ５１０は、制御信号ＣＮＲＴ及びＣＥＣ器５９０の出力信号ＣＯＭＯをデコーディングし、その結果、ＥＮ／ＤＥＮをエラーコバリアンスレジスタ５２０１、カルマン利得レジスタ５２０３及びＭＵＸ ５２１１に出力する。

更新回路５２０は、カルマンアルゴリズムを具現したものであって、エラーコバリアンスレジスタ５２０１、カルマン利得レジスタ５２０３、カルマン利得更新部５２０５、第１乗算器５２０７、減算器５２０９、ＭＵＸ ５２１１、第２乗算器５３０９、第３乗算器５３０７、加算器５３０５、係数更新レジスタ５３０３及びデータレジスタ５３１３を備える。

更新回路５２０のうち第２乗算器５３０９、第３乗算器５３０７、加算器５３０５、係数更新レジスタ５３０３及びデータレジスタ５３１３は、ＬＭＳアルゴリズムを行える。すなわち、５３０はＬＭＳアルゴリズムを行うための回路である。
エラーコバリアンスレジスタ５２０１は、エラーコバリアンスマトリックスΦ^−１（ｎ）を保存し、カルマン利得レジスタ５２０３はカルマン利得Ｋ（ｎ）を保存する。

カルマン利得更新部５２０５は、カルマン利得レジスタ５２０３の出力信号Ｋ（ｎ）、エラーコバリアンスレジスタ５２０１の出力信号Φ^−１（ｎ−１）及びデータレジスタ５３１３から出力されるデータｙ（ｎ）に応答してカルマン利得Ｋ（ｎ）を更新し、更新されたカルマン利得Ｋ（ｎ）をカルマン利得レジスタ５２０３に出力する。

第１乗算器５２０７は、カルマン利得レジスタ５２０３の出力信号Ｋ（ｎ）、エラーコバリアンスレジスタ５２０１の出力信号Φ^−１（ｎ−１）及びデータレジスタ５３１３から出力されるデータｙ（ｎ）を受信し、これらを乗算し、その結果を減算器５２０９に出力する。
減算器５２０９は、エラーコバリアンスレジスタ５２０１の出力信号Φ^−１（ｎ−１）から第１乗算器５２０７の出力信号を減算し、その結果をエラーコバリアンスレジスタ５２０１に出力する。

ＭＵＸ ５２１１は、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して、カルマン利得レジスタ５２０３の出力信号Ｋ（ｎ）または第２乗算器５３０９の出力信号を第３乗算器５３０７に出力する。
第２乗算器５３０９は、ステップサイズμ及びデータレジスタ５３１３から出力されるデータｙ（ｎ）を受信し、これらを乗算し、その結果をＭＵＸ５２１１に出力する。
第３乗算器５３０７は、減算器５００の出力信号ｅ（ｎ）及びＭＵＸ５２１１の出力信号を受信し、これらを乗算し、その結果を加算器５３０５に出力する。

加算器５３０５は、第３乗算器５３０７の出力信号及び係数更新レジスタ５３０３の出力信号ｃ（ｎ−１）を受信し、これらを加算し、その結果を係数更新レジスタ５３０３に出力する。係数更新レジスタ５３０３は、加算器５３０５の出力信号を受信して等化器の係数を更新し、更新された等化器の係数ｃ（ｎ）をＭタップフォワードフィルタ４１０及びＮタップフィードバックフィルタ４２０に出力する。データレジスタ５３１３は、入力されるデータｙ（ｎ）を受信して保存する。

表１は、制御信号ＣＮＲＴ及びＣＥＣ器５９０の出力信号ＣＯＭＯをデコーディングした結果、ＥＮ／ＤＥＮによるエラーコバリアンスレジスタ５２０１、カルマン利得レジスタ５２０３の動作を示す。

エラーｅ（ｎ）^２がＴＯＶより小さな場合、比較器の出力ＣＯＭＯは１であり、エラーｅ（ｎ）^２がＴＯＶより大きい場合、比較器の出力ＣＯＭＯは０である。
デコーダ５１０は、制御信号ＣＮＲＴ及びＣＥＣ器５９０の出力信号ＣＯＭＯをデコーディングし、カルマンアルゴリズムを使用して等化器の係数を更新するか、またはＬＭＳアルゴリズムを使用して等化器の係数を更新するかを決定する。

エラーコバリアンスレジスタ５２０１及びカルマン利得レジスタ５２０３が、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して非活性化される場合、ＭＵＸ５２１１はＬＭＳアルゴリズムを使用して等化器の係数を更新するために、第２乗算器５３０９の出力信号を第３乗算器５３０７に出力する。

しかし、エラーコバリアンスレジスタ５２０１及びカルマン利得レジスタ５２０３が、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して活性化する場合、ＭＵＸ５２１１はカルマンアルゴリズムを使用して等化器の係数を更新するために、カルマン利得レジスタ５２０３の出力信号Ｋ（ｎ）を第３乗算器５３０７に出力する。

図４は、本発明の実施例によるチャンネル等化器の係数更新方法を示す。図３及び図４を参照して、本発明によるタップ係数更新方法を説明すれば、次の通りである。
減算器５００の出力信号、すなわち、エラーｅ（ｎ）は数１及び数２に示されたように、加算器４３０（または等化器の出力信号）の出力信号ｙ^＊Ｔ（ｎ）ｃ（ｎ−１）及びＭＵＸ５６０の出力信号ｓ^＊（ｎ）、すなわち、訓練信号または決定回路４４０の出力信号の差で表現される。

まず、ＣＥＣ器５９０は、チャンネル等化器のエラーｅ（ｎ）がＴＯＶ範囲内に収斂するか否かを判断し（２１０段階）、その結果ＣＯＭＯを出力する。本発明で、ＣＥＣ器５９０は、表１に示されたようにエラーｅ（ｎ）の自乗がＴＯＶの範囲内に収斂するか否かを判断し、その判断結果ＣＯＭＯを出力する。
エラーｅ（ｎ）の自乗がＴＯＶより小さな場合を収斂すると仮定した場合、ＣＥＣ器５９０の出力信号は活性化（例えば、論理１）する。

チャンネル等化器のエラーｅ（ｎ）がＴＯＶの範囲内に収斂する場合、エラーコバリアンスレジスタ５２１０及びカルマン利得レジスタ５２０３は、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して非活性化し、ＭＵＸ５２１１は、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して第２乗算器５３０９の出力信号を第３乗算器５３０７に出力できる。
すなわち、更新回路５２０は、チャンネル等化器のエラーｅ（ｎ）がＴＯＶの範囲内に収斂する場合、更新回路５２０は、ＬＭＳアルゴリズムを利用して前記チャンネル等化器のタップ係数を更新する（２４０段階）。

図３を参照すれば、第２乗算器５３０９は、ステップサイズμ及びデータレジスタ５３１３から出力されるデータｙ（ｎ）の積をＭＵＸ５２１１に出力し、ＭＵＸ５２１１は、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して第２乗算器５３０７の出力信号を第３乗算器５３０７に出力する。第３乗算器５３０７は、ＭＵＸ５２１１の出力信号及び減算器５００の出力信号ｅ（ｎ）の積を加算器５３０５に出力する。
加算器５３０５は、係数更新レジスタ５３０３の出力信号ｃ（ｎ−１）及び第３乗算器５３０７の出力信号の和ｃ（ｎ）を係数更新レジスタ５３０３に出力する。

しかし、チャンネル等化器のエラーｅ（ｎ）がＴＯＶの範囲内に収斂しない場合、チャンネル等化器は、入力される制御信号ＣＮＴＲが訓練信号であるか否かを判断する（２２０段階）。
制御信号ＣＮＴＲが訓練信号である場合、更新回路５２０は、カルマンアルゴリズムを利用して前記チャンネル等化器のタップ係数を更新する（２３０段階）。

表１及び図４を参照すれば、エラーコバリアンスレジスタ５２１０及びカルマン利得レジスタ５２０３は、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して活性化し、ＭＵＸ５２１１は、デコーダ５１０の出力信号ＥＮ／ＤＥＮに応答して、カルマン利得レジスタ５２０３の出力信号を第３乗算器５３０７に出力できる。

第３乗算器５３０７は、ＭＵＸ５２１１の出力信号Ｋ（ｎ）及び減算器５００の出力信号ｅ（ｎ）の積を加算器５３０５に出力する。
加算器５３０５は、係数更新レジスタ５５０の出力信号ｃ（ｎ−１）及び第３乗算器５３０７の出力信号の和ｃ（ｎ）を、係数更新レジスタ５５０に出力する。
制御信号ＣＮＴＲが訓練信号ではない場合（例えば、制御信号が実際データである場合）、更新回路５２０は、ＬＭＳアルゴリズムを利用して前記チャンネル等化器のタップ係数を更新する（２４０段階）。

ＬＭＳアルゴリズムまたはカルマンアルゴリズムを通じて等化器の係数が更新された後、決定回路５４０は、加算器４３０の出力信号を受信し、これを特定値に決定する。
本発明は図面に示された一実施例を参考として説明されたが、これは例示的なものに過ぎず、当業者なら、これから多様な変形及び均等な他の実施例が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。

本発明によるタップ係数更新方法及びタップ係数更新回路は、チャンネル等化器に使用できる。

従来のエラーコバリアンスマトリックスを示すメモリ構造である。 本発明の実施例によるエラーコバリアンスマトリックスを示すメモリ構造である。 本発明によるチャンネル等化器を示すブロック図である。 本発明の実施例によるチャンネル等化器の係数更新方法を示すフローチャートである。

符号の説明

４００ フィルタリング回路
４１０ Ｍタップフォワードフィルタ
４２０ Ｎタップフィードバックフィルタ
４３０ 加算器
５００ 減算器
５１０ デコーダ
５２０ 更新回路
５４０ 決定回路
５６０ 選択回路
５７０ 訓練信号レジスタ
５９０ ＣＥＣ器
５２０１ エラーコバリアンスレジスタ
５２０３ カルマン利得レジスタ
５２０５ カルマン利得更新部
５２０７ 第１乗算器
５２０９ 減算器
５２１１ ＭＵＸ
５３０３ 係数更新レジスタ
５３０５ 加算器
５３０９ 第２乗算器
５３１３ データレジスタ

Claims (17)

1. チャンネル等化器のタップ係数を更新するタップ係数更新方法において、
   前記チャンネル等化器のエラーが可視臨界値の範囲内に収斂するか否かを判断する段階と、
   前記エラーが前記可視臨界値の範囲内に収斂する場合、または前記エラーが前記可視臨界値の範囲内に収斂せずに制御信号が第１状態にある場合、最小平均自乗アルゴリズムを適用して前記チャンネル等化器のタップ係数を更新し、
   前記エラーが前記可視臨界値の範囲内に収斂せずに前記第１制御信号が第２状態にある場合、カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する段階と、を備えることを特徴とするタップ係数更新方法。
2. 前記チャンネル等化器のエラーが可視臨界値の範囲内に収斂するか否かを判断する段階は、前記チャンネル等化器のエラーの自乗が前記可視臨界値より大きいかどうかにより判断する段階であることを特徴とする請求項１に記載のタップ係数更新方法。
3. 前記制御信号の第２状態は、訓練信号であることを特徴とする請求項１に記載のタップ係数更新方法。
4. 前記エラーは、前記訓練信号と前記チャンネル等化器から出力される信号間の差であることを特徴とする請求項３に記載のタップ係数更新方法。
5. 前記エラーは、前記チャンネル等化器の出力信号と決定回路の出力信号間の差であり、前記決定回路の出力信号は、前記チャンネル等化器の出力信号に対応するいずれの値を有することを特徴とする請求項１に記載のタップ係数更新方法。
6. 前記チャンネル等化器のタップ係数が前記最小平均自乗アルゴリズムを利用して更新される場合、前記チャンネル等化器のタップ係数は次の数学式によって更新されることを特徴とする請求項１に記載のタップ係数更新方法。
   ｃ（ｎ）＝ｃ（ｎ−１）＋μｅ（ｎ）ｙ（ｎ）
   ここで、ｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）は更新される直前の前記チャンネル等化器のタップ係数ベクトルを示し（またはｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトル）、μはステップサイズを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示し、ｙ（ｎ）は前記チャンネル等化器に入力されるデータを示す。
7. 前記チャンネル等化器のタップ係数が前記カルマンアルゴリズムを利用して更新される場合、前記チャンネル等化器のタップ係数は次の数学式によって更新されることを特徴とする請求項１に記載のタップ係数更新方法。
   ｃ（ｎ）＝ｃ（ｎ−１）＋Ｋ（ｎ）ｅ（ｎ）
   ここで、ｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）は更新される直前の前記チャンネル等化器のタップ係数ベクトルを示し、Ｋ（ｎ）はカルマン利得ベクトルを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示す。
8. チャンネル等化器のタップ係数を更新するタップ係数更新回路において、
   前記チャンネル等化器の受信されたエラーが可視臨界値の範囲内に収斂するか否かを判断する構造を有する収斂調査比較器と、
   前記エラーが前記可視臨界値の範囲内に収斂する場合、または前記エラーが前記可視臨界値の範囲内に収斂せずに制御信号が第１状態にある場合、最小平均自乗アルゴリズムを適用し、
   前記エラーが前記可視臨界値の範囲内に収斂せずに前記第１制御信号が第２状態にある場合、カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する構造を有する更新回路と、を備えることを特徴とするタップ係数更新回路。
9. 前記チャンネル等化器の更新回路は、 前記制御信号の第２状態が訓練信号である場合、前記カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新することを特徴とする請求項８に記載のタップ係数更新回路。
10. 前記チャンネル等化器の更新回路が前記最小平均自乗アルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する場合、前記チャンネル等化器のタップ係数は次の数学式によって更新されることを特徴とする請求項８に記載のタップ係数更新回路。
    ｃ（ｎ）＝ｃ（ｎ−１）＋μｅ（ｎ）ｙ（ｎ）
    ここでｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）はｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトルを示し、μはステップサイズを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示し、ｙ（ｎ）は前記チャンネル等化器に入力されるデータを示す。
11. 前記更新回路が前記カルマンアルゴリズムを適用して前記チャンネル等化器のタップ係数を更新する前記チャンネル等化器のタップ係数は、次の数学式によって更新されることを特徴とする請求項８に記載のタップ係数更新回路。
    ｃ（ｎ）＝ｃ（ｎ−１）＋Ｋ（ｎ）ｅ（ｎ）
    ここでｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）はｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトルを示し、Ｋ（ｎ）はカルマン利得ベクトルを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示す。
12. チャンネル等化器のタップ係数を更新するタップ係数更新回路において、
    チャンネル等化器出力信号を発生するチャンネル等化器と、
    前記チャンネル等化器出力信号に相応するいずれの値を決定し、前記いずれの値に相応するスライサ出力信号を発生するスライサと、
    制御信号、前記スライサ出力信号及び訓練信号を受信し、前記制御信号に応答して前記スライサ出力信号または前記訓練信号を選択信号出力信号として出力する選択回路と、
    前記選択回路出力信号から前記チャンネル等化器の出力信号を減算し、エラー出力信号を発生する減算器と、
    可視臨界値の範囲と前記エラー出力信号とを比較し、前記エラー出力信号が前記可視臨界値の範囲内に収斂する場合、第１収斂調査比較信号を発生し、前記エラー出力信号が前記可視臨界値の範囲内に収斂しない場合、第２収斂調査比較信号を発生する収斂調査比較器と、
    前記制御信号及び前記収斂調査比較器の出力信号を受信し、デコーダ出力信号を発生するデコーダと、
    前記デコーダ出力信号に応答して前記チャンネル等化器のタップ係数を更新する更新回路と、を備え、
    前記更新回路は、
    前記デコーダ出力信号が第１状態にある時、最小平均自乗アルゴリズムを利用して前記チャンネル等化器のタップ係数を更新し、
    前記デコーダ出力信号が第２状態にある時、カルマンアルゴリズムを利用して前記チャンネル等化器のタップ係数を更新することを特徴とするタップ係数更新回路。
13. 前記エラー出力信号が前記可視臨界値の範囲内に収斂するか、または前記制御信号が第１状態にある時、前記デコーダ出力信号は前記第１状態であり、
    前記エラー出力信号が前記可視臨界値の範囲内に収斂せずに前記制御信号が第２状態にある時、前記デコーダ出力信号は前記第２状態であることを特徴とする請求項１２に記載のタップ係数更新回路。
14. 前記第１制御信号は前記第２状態であり、前記選択回路出力信号は訓練信号であることを特徴とする請求項１３に記載のタップ係数更新回路。
15. 前記更新回路の第１部分は、数学式ｃ（ｎ）＝ｃ（ｎ−１）＋μｅ（ｎ）ｙ（ｎ）を実行する最小平均自乗アルゴリズムを使用して前記チャンネル等化器のタップ係数を更新し、
    前記更新回路の第２部分は、数学式ｃ（ｎ）＝ｃ（ｎ−１）＋Ｋ（ｎ）ｅ（ｎ）を実行するカルマンアルゴリズムを使用して前記チャンネル等化器のタップ係数を更新することを特徴とする請求項１２に記載のタップ係数更新回路。
    ここで、ｃ（ｎ）は前記チャンネル等化器の更新されたタップ係数ベクトルを示し、ｃ（ｎ−１）はｃ（ｎ）を得るために更新される前記チャンネル等化器のタップ係数ベクトルを示し、μはステップサイズを示し、ｅ（ｎ）は前記チャンネル等化器のエラーを示し、ｙ（ｎ）はチャンネル等化器に入力されるデータを示し、Ｋ（ｎ）はカルマン利得ベクトルを示す。
16. チャンネル等化器のタップ係数を更新する回路において、
    チャンネル等化器の出力信号を発生するチャンネル等化器と、
    前記出力等化器の出力信号の値に相応する決定信号を発生する手段と、
    制御信号、前記決定信号及び訓練信号を受信し、前記決定信号または訓練信号を選択的に出力する手段と、
    エラー信号を発生する手段と、
    前記エラー信号と可視臨界値とを比較し、比較器出力信号を発生する手段と、
    前記制御信号の状態及び前記比較器出力信号の状態に基づいて、ＬＭＳアルゴリズムまたはカルマンアルゴリズムを使用して前記タップ係数を選択的に更新する手段と、を備えることを特徴とするチャンネル等化器のタップ係数更新回路。
17. 前記決定信号を発生する手段はスライサであり、
    前記制御信号、前記決定信号及び前記訓練信号を受信する手段はマルチプレクサであり、
    前記エラー信号を発生する手段は減算器であり、
    前記エラー信号と可視臨界値とを比較し、比較器出力信号を発生する手段は、収斂調査比較器であることを特徴とする請求項１６に記載のチャンネル等化器のタップ係数更新回路。

Images